(CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps
|
|
- そう かりこめ
- 5 years ago
- Views:
Transcription
1 HL-LHC ATLAS
2 (CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps
3 LHC HL-LHC ATLAS ATLAS ATLAS ASIC ASIC DAQ ASIC FE-I FPGA ToT Digital scan Analog scan
4 HL-LHC ATLAS ASIC PCI Express A FE-I4 73 A A A.3 FE-I B HL-LHC ATLAS ASIC 79 B.1 PCI Express B.2 PIO DMA B B.4 PCI Express
5 1.1 LHC [1] ATLAS ATLAS [3] [3] [3] ( )HL-LHC ATLAS [4] SCT Pixel ( )Pixel HL-LHC ATLAS [4] 200 ( ) Layer 0,Layer 1,... ( ) ( ) Ring 0,Ring 1, µm Al ASIC 1 ASIC [4] (ASIC) FE-I4 FE-I FE-I4 [6] Time-over-Threshold 2 ( ) ToT 1 ( ) ToT
6 2.4 FE-I4 RJ-45 Rx Tx FPGA Ethernet KC705 Ethernet PCI Express FMC SFP/SFP+ SMA [20] FE-I Deserializer ( )LVDS FPGA ( )FE-I4 V CM 2 2 V OD = V OH V OL FPGA LVDS FE-I4 1kΩ FE-I4 LVDS LVDS ( ) ( ) FE-I4 ( VC707 ) FPGA FE-I4 Ethernet FPGA Ethernet
7 MHz ( ) ( ) RunMode RunMode FE-I MHz ( ) ( ) S-curve 0.5 Q th ToT ( ) ToT ( ) ToT ToT ToT ToT Digital scan Analog Injection PCI Express ASIC FPGA FPGA PCI Express CPU PCI Express (FPGA )
8 3.2 YARR ([14] ) ASIC ASIC DMA Wishbone Bus Write Read DMA 32 bit DMA RMS DDR3 DMA (A+B+C) ( )DMA Read ( )DMA Write (A+C) ( )Read DMA ( )Write DMA A.1 [8] TCP UDP FE-I B.1 PIO ( ) DMA ( ) DMA
9 1.1 ATLAS Pixel ASIC [4][6][7] RD53A 1.28 Gbps Ethernet PCI Express -FPGA A.1 Trigger and Fast Commands A.2 Slow Commands B.1 PCI Express PCI Express 2.0 x
10 1 1.1 LHC 1.2 ATLAS 1.3 ATLAS ASIC LHC Large Hadron Collider (LHC) (CERN) 170 m 26.7 km 2009 LHC 4 (ATLAS, ALICE, CMS, LHCb) TeV 13 TeV cm 2 s 1 Fig.1.1 LHC LHC 40 MHz HL-LHC LHC LHC High-Luminosity Large Hadron Collider HL- LHC 2026 HL-LHC cm 2 s
11 Fig. 1.1: LHC の全体図 [1] ATLAS はスイス フランスの国境付近の地下に設置されて いる 4000 fb 1 を達成することを予定している [2] ルミノシティを高めることにより より高 統計量のデータを用いた解析が可能になり 新粒子の探索 精密測定 稀なプロセスなど の研究を詳細に進めることが可能になる ATLAS 実験 概要 A Troidal AparatuS (ATLAS) 実験は LHC 実験のうちの一つであり 標準理論の中で 質量の起源と考えられているヒッグス粒子の性質の精密測定や 超対称性粒子 余剰次元 物理の現象の探索など新物理の発見を目的とする 実験に使用される大型汎用粒子検出器 を ATLAS 検出器と呼ぶ ATLAS 検出器全体 (Fig.1.2) は 直径 25 m 長さ 44 m の円筒形で 陽子同士の衝突点 から生じる粒子を検出できる構造になっている また 多数の検出器の複合体であり 内 側から層状に 内部飛跡検出器 電磁カロリメータ ハドロンカロリメータ ミューオン 検出器の順に配置されている これらの複数の検出器を組み合わせることにより 粒子の 追跡と識別をすることが可能になる 次節以降では本研究に関係する内部飛跡検出器につ いて取り扱う 9
12 Fig. 1.2: ATLAS 検出器の全体図 [3] 10
13 1.2.2 内部飛跡検出器 2018 年現在の内部飛跡検出器 (Inner Detector; ID) は 内側からシリコンピクセル検出 器 (Pixel) シリコンストリップ検出器 (SemiConductor Tracker; SCT) ストローチュー ブ検出器 (Transition Radiation Tracker; TRT) から構成されており それぞれ衝突点で生 じた荷電粒子の通過位置を測定する 内部飛跡検出器の構造を Fig.1.3 に示す 大きさは 直径 2.1 m 全長は 6.2 m である 各検出器での粒子の通過位置の情報から粒子の飛跡を 再構成することにより 二次粒子発生点を精密に測定できる また 外部にはソレノイド 磁石を配置しており 荷電粒子の飛跡が 2 T の内部磁場によって曲げられるため 運動量 が測定できる Fig. 1.3: 現行の内部飛跡検出器の断面図 [3] Pixel Pixel は 微小な読み出しチャンネルを 2 次元格子状に多数並べたピクセルタイプのシ リコン検出器の層である 読み出しチャンネル毎のセンサーサイズが小さいため位置分 解能が高く 粒子密度の高い最内層でも粒子の飛跡の再構成の性能を維持する 現在の ピクセル検出器 (Fig.1.4) は 円筒状のバレル部分に 4 層 ディスク状のエンドキャップ部 分に 3 層ある バレル部最内層は Insertable B-Layer (IBL) と呼ばれるピクセルサイズが µm2 の層で 2014 年に導入された 残りのバレル部分の 3 層はピクセルサイズ が µm2 である ピクセルの読み出しチャンネルの総数は約 9360 万である 11
14 SCT(SemiConductor Tracker) SCT 1 80 µm 128 mm 2 40 mrad SCT 630 TRT(Transition Radiation Tracker) TRT 144 cm 4 mm 37 cm 4 mm π TRT 35 Fig. 1.4: [3] 12
15 1.2.3 HL-LHC ATLAS ATLAS 14 TeV cm 2 s 1 HL-LHC HL-LHC 7.5 HL-LHC HL-LHC Pixel SCT TRT Fig.1.5 HL-LHC Pixel 5 5 SCT 4 6 Fig. 1.5: ( )HL-LHC ATLAS [4] SCT Pixel ( )Pixel 13
16 Pixel Pixel HL-LHC Pixel 5 Pixel (Application Specific Integrated Circuit; ASIC) ASIC HL-LHC Pixel 1 Fig % Fig. 1.6: HL-LHC ATLAS [4] 200 ( ) Layer 0,Layer 1,... ( ) ( ) Ring 0,Ring 1, µm ATLAS
17 ASIC HL-LHC AT- LAS Fig.1.7 p n + n + p + n n p p Fig. 1.7: Al ATLAS ASIC 15
18 ASIC ASIC ASIC Fig.1.8 ASIC ASIC 1 ASIC Fig. 1.8: ASIC 1 ASIC [4] ATLAS Pixel (IBL) FE-I4 ASIC HL- LHC Pixel 5 Pixel 200 khz 1 MHz 5 25 ASIC RD53[5] RD53A ASIC ASIC RD53A 1 ASIC 16
19 FE-I4 ATLAS Pixel Insertable B-Layer(IBL) ASIC ASIC 20 mm 18.6 mm µm 250 µm RD53A RD53A 20 mm 11.8 mm RD53A ASIC HL-LHC 500 Mrad 500 Mrad Table 1.1 FE-I4 RD53A HL-LHC ASIC 5.12 Gbps 2 FE-I4 RD53A ASIC mm Columns Rows µm Mrad MHz 200 k 1 M 1 M Hz 160 M G 5.12 G bps Table 1.1: ATLAS Pixel ASIC [4][6][7] RD53A 1.28 Gbps 4 2 bps = bit per second. 1 17
20 1.4 HL-LHC ATLAS ASIC ASIC ASIC ASIC ASIC (DAQ) Fig.1.9 Fig. 1.9: (ASIC) FPGA FPGA Field-programmable gate array FPGA ASIC FPGA FPGA FPGA ATLAS 18
21 ASIC FPGA FPGA J.J Teoh [8][9] FPGA FPGA FPGA I/O [13] 19
22 2 ASIC DAQ FPGA FE-I ASIC HL-LHC ATLAS ASIC FE-I4 FPGA FPGA FPGA FPGA 3 FPGA 1 FPGA FPGA FPGA 1 SEABAS [10] SEABAS2 20
23 2.2 ピクセル検出器読み出し ASIC FE-I4 本章では FE-I4 2 を用いて読み出しシステムの動作を検証する FE-I4 ASIC との通信 テストが目的であり シリコンピクセルセンサーは接続されていない FE-I4 が実装され た基板の写真を Fig.2.1 に示す FE-I4 は細い金属ワイヤーにより基板上の回路パターン と電気的に接続されている 基板に FE-I4 が外部と通信をするためのコネクタ 電源供給 のためのコネクタ FE-I4 の動作設定を決めるためのジャンパーピン等が実装されている FE-I4 とのデジタル通信は 基板写真左下部の RJ-45 コネクタを介して行う Fig. 2.1: FE-I4 が実装された基板の写真 中央右の銀色の正方形のアルミカバーの上に置 かれたチップが FE-I4 である 信号処理回路の概要 この節では FE-I4 の内部の信号処理回路について述べる FE-I4 は各ピクセル毎に読 み出しチャンネルがあり チャンネル毎に独立したアナログ回路とデジタル回路をもつ また デジタル回路には回路の設定値を保存するレジスタが用意されている これらの概 要を説明する 2 FE-I4 はデザインのバージョンの違いにより現在 FE-I4A と FE-I4B があり 前者は FE-I4 のプロトタ イプ版かつ R&D 用に製造されたもので 後者の FE-I4B は ATLAS 検出器に搭載されているもので 2019 年から運転 (Run3) に対応するために Fig.1.5 の Barrel Layer 0 に配置されている この論文では FE-I4B を使用しており 全て FE-I4 と表記する 21
24 Fig.2.2 Q in V cal 2 2 AC 2 Fig (TDAC) (Time-over-Threshold; ToT) ToT FE-I4 40 MHz 1 (25 nsec) ToT ToT ASIC FE-I4 FE-I4 40 MHz FE-I4 FE-I FE-I4 RJ-45 3 RJ Fig Ethernet 22
25 Fig. 2.2: FE-I4 [6] Fig. 2.3: Time-over-Threshold 2 ( ) ToT 1 ( ) ToT 2 23
26 Fig. 2.4: FE-I4 RJ-45 Rx Tx 24
27 FE-I4 ( ) 2 FE-I TDAC GDAC FDAC PrmpVbpf FPGA Ethernet 4 FE-I4 Fig FPGA 1 FE-I4 FPGA [9] Fig. 2.5: FPGA Ethernet 4 Ethernet 1 IEEE
28 2.3.1 FPGA Xilinx, Inc. Kintex-7 FPGA KC705 Vitex-7 FPGA VC707 FPGA FPGA Ethernet PCI Express SFP/SFP+ SMA FPGA (FMC) 5 FPGA Fig.2.6 KC705 2 FE-I4 FPGA 10/100/1000 MHz Ethernet Ethernet TCP/IP 6 FE-I4 FPGA FE-I4 FPGA FPGA FPGA Mezzanine Card(FMC) FPGA 6 TCP/IP IP(Internet Protocol), TCP(Tansmission Control Protocol), UDP(User Datagram Protocol) RFC
29 Fig. 2.6: KC705 Ethernet PCI Express FMC SFP/SFP+ SMA [20] 27
30 2.3.2 FPGA FE-I4 [8][9] 7 KC705 VC707 FPGA 3 (HDL) 2 FPGA ASIC KC705/VC707 FPGA 1 1 FPGA 1 FPGA ASIC FPGA Xilinx Integrated Logic Analyzer (ILA) Fig.2.7 ASIC Data Transmitter(Tx) ASIC Data Receiver(Rx) Network Processor ASIC ASIC ASIC 7 SEABAS SEABAS2 28
31 Fig. 2.7: FPGA Fig.2.8 Fig.2.8 A.1 (Computer FPGA FE-I4) 1. FPGA TCP 8 2. UDP 9 (DAQ) FPGA 3. FPGA 8 Transmission Control Protocol RFC793 9 User Datagram Protocol RFC768 29
32 Fig. 2.8: FE-I4 30
33 4. FE-I4 5. ( A.1 ) 6. FPGA FE-I4 (FE-I4 FPGA Computer) 1. FE-I FIFO 5. TCP FPGA Fig.2.9 Fig.2.10 FE-I4 1 Fig.2.8 Deserializer 160 MHz MHz MHz 10 8b/10b 8 8 FIFO 125 MHz Fig.2.11 Fig.2.11 FPGA TCP FE-I4 FE-I4 8 FIFO FE-I4 FPGA FE-I4 FPGA 31
34 Fig. 2.9: Deserializer 10 Fig. 2.10: 32
35 Fig. 2.11: 33
36 Fig.2.1 Ethernet RJ-45 FE-I4 Fig FPGA FMC FPGA FE-I4 FPGA Fig.2.12 LVDS(Low voltage differential signaling)[12] Fig. 2.12: ( )LVDS FPGA ( )FE-I4 V CM 2 2 V OD = V OH V OL Fig kΩ Fig.2.14 FE-I4 RJ mm FMC ( ;TB- FMCL-PH) FPGA FMC FE-I4 FPGA Fig High Low 34
37 Fig. 2.13: インタフェースカードの回路図 上図は FPGA からの LVDS 信号を FE-I4 用 の信号電圧に変換する回路を示す 電圧レベルは 1kΩ の抵抗により下げている 下図は FE-I4 からの LVDS 信号を LVDS 信号で出力するバッファ回路である Fig. 2.14: インタフェースカードの写真 (左) 裏面 (右) 表面 35
38 Fig. 2.15: FE-I4 ( VC707 ) FPGA FE-I4 Ethernet FPGA Ethernet 36
39 2.4 FPGA FE-I4 FPGA FE-I4 FPGA ToT FPGA FE-I4 (Fig.2.12) FPGA 2 10 MΩ DC FPGA FE-I4 7 Ethernet (1 m) Fig.2.16 Fig.2.17 Fig.2.17 V CM 670 mv HIGH V OH 730 mv LOW V OL 600 mv mv Fig
40 Fig. 2.16: 38
41 Fig. 2.17: FPGA Fig.2.18 Fig.2.18 RJ-45 FE-I4 LEMO 50Ω AC Fig.2.19 RunMode Run- Mode FE-I MHz FE-I4 FE-I4 (PLL) 160 MHz 39
42 Fig. 2.18: Fig. 2.19: 40 MHz ( ) ( ) RunMode RunMode
43 ASIC FE-I4 Fig.2.20 RJ-45 FE-I4 50Ω AC 1 m Ethernet 20 cm Fig.2.21 Fig. 2.20: FE-I4 Fig.2.21 FE-I4 FE-I4 FPGA FPGA 41
44 Fig. 2.21: 40 MHz ( ) ( ) Fig.2.22 FE-I4 10 8B/10B Decoder 10 8 Fig b/10b FE-I4 Fig.2.22 FPGA Fig.2.3 TDAC 5 GDAC 5 42
45 Fig. 2.22: [8] 1. Fig.2.3 C inj1 C inj S S-curve S-curve Fig S-curve erf 1 f(q inj ) = 1 2 (1 + erf(q inj Q th 2σ )) (2.1) 1 erf(x) = 2 π x 0 e t2 dt 43
46 Q inj Q th σ Q th GDAC TDAC GDAC TDAC Fig. 2.23: S-curve 0.5 Q th 3600 Fig ToT ToT ToT ToT Fig.2.25 ToT ToT 44
47 # pixels Target threshold : 3600e Blue : Before tuning Red : After tuning Threshold [e] Fig. 2.24: 3600 ToT PrmpVbpf 8 FDAC 4 ToT ToT [8] 1. Fig.2.2 C inj1 C inj2 ToT 2. PrmpVbpf ToT ToT ToT = a PrmpVbpf + b (2.2) 3. ToT PrmpVbpf 4. FDAC TDAC 45
48 Fig. 2.25: -ToT ( ) ToT ( ) ToT 46
49 20000 ToT 10 ToT Fig.2.26 ToT Target ToT : 10 for 20000e Blue : Before tuning Red : After tuning ToT Fig. 2.26: ToT ToT ToT 50 ToT 8 ToT 10 ToT Digital scan Analog scan Fig.2.2 FE-I4 2 Analog injection Digital injection Analog injection Digital injection Analog scan Digital scan 47
50 FPGA FE-I4 Digital scan Analog scan FE-I4 FE-I4 10 Digital scan Fig.2.27 Digital scan 2 Fig.2.27 Column 41 Column Z Rows Digital Injection Result Columns 0 Fig. 2.27: Digital scan FE-I4 FPGA 48
51 Analog scan Fig.2.28 Analog scan Analog scan Digital scan Fig.2.28 Column 40 Column Rows Analog Injection Result Columns 0 Fig. 2.28: Analog Injection FE-I4 FPGA 2.5 Kintex-7 FPGA KC705 Vitex-7 FPGA VC707 FPGA FE-I4 ToT FE-I4 HL-LHC ASIC 5.12 Gbps FPGA 5.12 Gbps FPGA 49
52 Ethernet 1 Gbps J.J.Teoh [8] 1. FPGA Gigabit Ethernet TCP Gbit Ethernet TCP/IP FPGA 3. 1 ASIC FPGA FPGA Gbit Ethernet TCP/IP FPGA IP 12 3 FPGA FPGA GB 12 50
53 3 HL-LHC ATLAS ASIC HL-LHC ATLAS ASIC FPGA 3.1 ASIC 3.2 FPGA HL-LHC ATLAS ASIC FPGA HL-LHC ATLAS ASIC ASIC 5.12 Gbps FE-I4 FPGA PCI Express Kintex-7 FPGA KC705 (Fig.2.6 ) FPGA 51
54 3.1.2 Fig.3.1 ASIC FPGA FPGA ASIC FPGA Fig. 3.1: PCI Express ASIC FPGA FPGA PCI Express CPU PCI Express (FPGA ) Fig.3.1 ASIC FPGA FPGA ASIC FPGA FPGA 2.0 Gbps HL-LHC ATLAS ASIC 1.28 Gbps 4 FPGA FPGA 52
55 FPGA PCI Express FPGA FPGA PCI Express FPGA Kintex-7 FPGA KC705 PCI Express PC PCI Express B.1 ASIC 5.12 Gbps FPGA PCI Express 2.0 x4 1 FPGA PCI Express 2 16 Gbps PCI Express FPGA ASIC FPGA PCI Express FPGA PIO(Programmed Input/Output) DMA(Direct Memory Access) PIO CPU 1 PCI Express Gbps PCI Express 4 x4 2 53
56 DMA CPU DMA B.2 FPGA DMA DMA FPGA CPU PCI Express DMA YARR 3 [14] YARR YARR KC705 FPGA IP FPGA YARR Fig FPGA PCI Express ASIC ASIC (TxCore) ASIC FPGA (Rx- Core) FPGA FPGA DMA DMA B.3 3 Yet Another Rapid Readout 54
57 (Computer FPGA ASIC) 1. FPGA PCI Express FPGA 2. FPGA 3. TxCore FPGA ASIC 4. FPGA ASIC (ASIC FPGA Computer) 1. ASIC 2. RxCore 3. FPGA 4. DMA DMA FPGA DMA PCI Express 2 Ethernet Table 3.1 PCI Express DMA 3.3 Ethernet PCI Express I/F Ethernet PCI Express 1.0 Gbps 6.4 Gbps TCP/IP DMA Table 3.1: Ethernet PCI Express -FPGA 55
58 Fig. 3.2: YARR ([14] ) ASIC ASIC DMA Wishbone Bus 56
59 3.2 PCI Express KC705 FPGA DMA Fig.3.2 ASIC ASIC FPGA FPGA FPGA FPGA DMA DMA FPGA Fig.3.3 Linux OS 2 FPGA 4 FPGA DMA FPGA [13] FPGA 57
60 Fig. 3.3: Write Read Fig Byte Byte DMA DMA FPGA DMA FPGA 5.12 Gbps DMA 4 Linux [17] 5 1 Byte = 8 bit 58
61 Fig. 3.4: DMA 32 bit
62 Write (PC FPGA ) DMA FPGA DDR3 3. Read (FPGA PC ) 1. FPGA DMA FPGA DDR (Data Transfer Time) DMA gettimeofday Data Size Transfer speed = (3.1) Data Tansfer Time 1 KiB (RMS) Fig KiB 50 KiB Read Write 300 KiB 750 MB/s Read 512 KiB MB/s 91.0 %(DMA 800 MB/s 100 % ) Byte 1 KiB( ) SI 10 3 Byte 1 KB( ) 60
63 1000 DDR3 DMA Transfer Benchmark Transfer speed [MByte/s] Gbps(640MB/s) DMA WRITE (PCtoFPGA) DMA READ (FPGAtoPC) Data Size [KiB] Fig. 3.5: DMA RMS DMA PCI Express 2 PCI Express GB/s DMA 200 MHz MB/s 800 MB/s 100 % [18] PCI Express 7 16 Byte 8 ( ) 256 Byte 6.25 % (3.1) 6.25 % 94.1 % 7 (TLP) 8 TLP 3 DW 4 DW DW Double Word 1 DW=32 bit 61
64 CPU DMA DMA 256 Byte 91.0 % DMA 5.12 Gbps (640 MB/s) 200 KiB DMA DMA DMA DMA DMA FPGA DMA DMA DMA = (A)+DMA (B)+ (C) (3.2) UNIX gettimeofday 1 KB FPGA DMA Read FPGA DMA Write Read Write 100 Fig.3.6 Fig.3.7 DMA gettimeofday 62
65 1 DMA Read Time 70 1 DMA Write Time Time [msec] Time [msec] Data size [KiB] Data size [KiB] 0 Fig. 3.6: DDR3 DMA (A+B+C) ( )DMA Read ( )DMA Write Time [msec] Without DMA Read Time Time [msec] Without DMA Write Time Data size [KiB] Data size [KiB] 0 Fig. 3.7: (A+C) ( )Read DMA ( )Write DMA 63
66 0.1% Fig KiB Read Write Fig.3.6 Fig KiB 0 KiB 60 KiB 70 KiB DMA 100 KiB DMA 32 bit PC FPGA DMA FPGA PC DMA (BER) (3.3) [19] N BER N CL BER E BER E/N ln (1 CL) BER upper limit = N (3.3) Table % HL-LHC ATLAS ASIC 64
67 [KiB] Iterations Total Data [GiB] Error BER upper limit (CL=95%) Table 3.2: ToT 8 26 ASIC FPGA FPGA FPGA PCI Express 200 KiB Fig KiB 5.12 Gbps 1 FPGA 1 (1 BER) N BER N = = BER ( ) 1 = % 1 HL-LHC ATLAS [4] Fig % ( ) [ch] 0.02 [%/ch] =
68 1 95% ( ) = FPGA PCI Express DMA FPGA MB/s (5.83 Gbps) DMA 95% Gbps FPGA AISC FPGA ASIC ASIC ASIC FPGA ASIC FPGA YARR FPGA ASIC 1 FPGA 2 ASIC 5.12 Gbps Gbps DMA DMA 200 MHz Gbps 250 MHz 64 66
69 16 Gbps DMA 2 ASIC FPGA PCI Express PCI Express PCI Express 2.0 x4 PCI Express PCI Express DMA DMA PCI Express 67
70 4 HL-LHC ASIC RD53A 2 FPGA ATLAS ASIC FE-I4 FPGA FE-I4 FE-I4 HL-LHC ATLAS ASIC FPGA 5.12 Gbps PCI Express DMA FPGA 5.83 Gbps 95% FPGA FPGA ASIC PCI Express FPGA ASIC RD53A 68
71 [1] Philippe Mouche, Overall view of the LHC [2] G.Apollinari, O.Bruening, T.Nakamoto, L.Rossi, High Luminosity Large Hadron Collider HL-LHC (2017). [3] ATLAS Collaboration, The ATLAS Experiment at the CERN Large Hadron Collider, JINST 3 S08003 (2008). [4] ATLAS Collaboration, Technical Design Report for the ATLAS Inner Tracker Pixel Detector (2017). [5] [6] FE-I4 Collaboration, The FE-I4B Integrated Circuit Guide, Version 2.3 (2012). [7] Garcia-Sciveres, Maurice, RD53A Integrated Circuit Specifications, Version 3.2 (2015). [8] Teoh Jia Jian, Development of SiTCP Based Readout System for The ATLAS Pixel Detector Upgrade (2012). [9] SEABAS DAQ Page for ATLAS Pixel Upgrade. seabaspixeldaq [10] T.Uchida and Y.Arai, SEABAS User Manual Rev.02 (2008). [11] T.Uchida, Hardware-Based TCP Processor for Gigabit Ethernet, IEEE Trans. Nucl. Sci., Vol 55, No.3, , pp [12] An Overview of LVDS Technology, Texas Instruments, AN-971, July http: // 69
72 [13] Yet Another Rapid Reaodut. [14] Timon Heim, YARR - A PCIe based Readout Concept for Current and Future AT- LAS Pixel Modules (2017). [15] OpenCores,WISHBONE,Revision B.4 Specification (2010). org/howto/wishbone [16] Simon Deprez, Technical Specification Gennum GN4124 Core For FMC Projects (2010). [17] Jonathan Corbet, Alessandro Rubini, and Greg Kroah-Hartman. Linux Device Drivers, 3rd Edition. O Reilly Media Inc, [18], PCI Express (CQ ) (2010) [19] XILINX, AR# BER measure and test time. support/answers/66799.html [20] [21] 70
73 ATLAS (KEK) Fermilab KEK SVX FE-I4 KEK Fermilab DAQ FPGA FPGA ATLAS DAQ FE-I4 YARR Timon Heim 71
74 Bee Beans Technologies SiTCP SiTCP KEK FPGA SiTCP KC705 FE-I4 DAQ FE-I4 DAQ DAQ SVX FE-I4 SEABAS Jia Jian Teoh FE-I4 DAQ FE-I4 ATLAS 6 72
75 A FE-I4 2 FE-I4 A.1 Network Processor Ethernet FPGA SiTCP SiTCP(Silicon Transmission Control Protocol) KEK Xilinx FPGA [11] TCP/IP SiTCP Ethernet FPGA PC SiTCP TCP/IP 1 Gigabit Ethernet 10 Mbps 1 Gbps 1 73
76 (DAQ) UDP FPGA FPGA 125 MHz Registers DAQ FPGA FPGA 1 8 Command Generator FE-I4 FPGA FE-I4 Registers Manchester Encoder FE-I4 DC( ) Deserializer FE-I (Fig.2.9 ) 10 8B/10B Decoder ASIC 160 Mbps MHz 74
77 8B/10B Decoder FE-I4 8b/10b MHz 8b/10b DC FIFO FIFO First In, First Out 8B/10B Decoder SiTCP FIFO SiTCP 75
78 A.2 FE-I4 [9] J.J Teoh [8] FE-I4 Fig.2.2 Fig.A.1 1. FPGA TCP 2. FE-I4 3. FE-I4 4. FE-I4 5. FPGA 6. FPGA 7. FE-I4 8. FPGA 8B/10B 9. FPGA
79 Fig. A.1: [8] TCP UDP FE-I4 77
80 A.3 FE-I4 FE-I4 Trigger Fast Slow 3 (Table A.1) Trigger LV1 Fast BCR ECR CAL 3 Slow Table A LV1 BCR ECR CAL Digital scan Analog scan ToT Slow FE-I4 Name Field1 Field2 size(bits) 5 4 Descriptions LV Level 1 Trigger BCR Bunch Counter Reset ECR Event Counter Reset CAL Calibration Pulse Slow Slow command header Table A.1: Trigger and Fast Commands Name Field3 Field4 Field5 Field6 size(bits) Descriptions RdRegister 0001 ChipID Address - Read addressed global memory registe WrRegister 0010 ChipID Address Data Write into addressed global memory register WrFrontEnd 0100 ChipID xxxxxx Data Write conf data to selected shift register(s) GlobalReset 1000 ChipID - - Reset command; Puts the chip in its idle state GloablPulse 1001 ChipID Width - Has variable pulse width and functionality RunMode 1010 ChipID sssccc - Sets RunMode or ConfMode Table A.2: Slow Commands 78
81 B HL-LHC ATLAS ASIC B.1 PCI Express PCI 1 Express 1 CPU PCI Express / PCI Express PCI Express Table B.1 2 Revision (MB/s/Lane) Table B.1: PCI Express PCI Express 2.0 x4 1 Peripheral Component Interconnect 2 79
82 B.2 PIO DMA PIO DMA PIO (Pogrammed Input/Output) PCI Express DMA (Direct Memory Access) PIO DMA PIO PCI Express Fig.B.1 PIO DMA PIO I/O DMA I/O DMA 80
83 Fig. B.1: PIO ( ) DMA ( ) DMA B Fig.3.2 Host computer 2 Ethernet FPGA PCI Express 3 FPGA PIO Wishbone Bus Wishbone 1 FPGA [15] Fig.3.2 FPGA Wishbone TxCore Wishbone
84 Wishbone express core PCI Express FPGA Wishbone PCI Express FPGA DMA DMA Fig.3.2 TxCore TxCore FPGA ASIC ASIC TxCore FE-I4 FE-I4 (Command Generator) (Manchester Encoder) FPGA ASIC RxCore ASIC ASIC FPGA FPGA RxCore 8b/10b 64b/66b 4 Memory Controller External Memory RxCore FPGA DDR3 5 DMA b/10b 25% 64b/66b 3.125% RD53A 5 DDR3 SDRAM Double-Data-Rate3 Synchronous Dynamic Random Access Memory 82
85 KC705 VC707 1 GB DDR3 FPGA DMA Controller DMA FPGA DMA 200 MHz MB/s DMA [16] B.4 PCI Express CPU : Intel Core TM i7-7700k Processor (8M Cache, up to 4.50 GHz) Motherboard : ASRock Z270 Pro4 Memory : 4GB Samsung DDR x2 Operating System : CERN CentOS Linux release
ATLAS 2011/3/25-26
ATLAS 2011/3/25-26 2 LHC (Large Hadron Collider)/ATLAS LHC - CERN - s=7 TeV ATLAS - LHC 1 Higgs 44 m 44m 22m 7000t 22 m 3 SCT( ) SCT(SemiConductor Tracker) - - 100 fb -1 SCT 3 SCT( ) R eta=1.0 eta=1.5
More informationアトラスバレルSCT用量産モジュールの品質保証のシステム
1 2 (LHC) ( ) CERN 2006 4 14 TeV LHC 1989 2000 (LEP) LHC 40 MHz 10 34 cm 2 1 ( 3 10 33 cm 2 s 1 ) LHC 10 (ATLAS) LHC LHC 22 m 46 m 15,000 t (SCT) (TRT) SCT (Semi-Conductor Tracker) ( ) SCT SCT 4 ASIC12
More information日本物理学会草稿
ATLAS 実験アップグレードに向けたレベル 1 ミューオントリガーにおける読み出し系の開発 日本物理学会 2012 年秋季大会於 : 京都産業大学 大谷育生, 坂本宏, 結束晃平, 二ノ宮陽一, 佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGCグループ東大素セ 高エ研 A 京都大 B Open-It C 目次 研究の背景となる LHC
More informationCTA 82: CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D
CTA 82 CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D LST LST LST に 1855 の 23m Dragon FrontEndBoard 7 の から み し 14 30 ns SiTCP を FPGA に デ タ は TCP/IP その は UDP で われる 1 が1 のトリガで するデ タは {(2
More informationATLAS muon triggerにおけるTCPを用いたDAQ
ATLAS muon triggerにおける TCPを用いたDAQ 東京大学素粒子物理国際研究センター大谷育生 目次 ATLAS のアップグレードに関する読み出しプロトタイプの開発について o ミューオントリガーシステムのアップグレード o SiTCP および GTX Transceiver の検証 o SL プロトタイプの開発について ATLAS ミューオントリガーにおける TCP の導入例 o
More information02_Matrox Frame Grabbers_1612
Matrox - - Frame Grabbers MatroxRadient ev-cxp Equalizer Equalizer Equalizer Equalizer 6.25 Gbps 20 Mbps Stream channel Control channel Stream channel Control channel Stream channel Control channel Stream
More informationCyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
More informationmatrox0
Image processing products Hardware/Software Software Hardware INDEX 4 3 2 12 13 15 18 14 11 10 21 26 20 9 8 7 6 5 Hardware 2 MatroxRadient 3 MatroxSolios MatroxMorphis MatroxVio 10 MatroxOrionHD 11 MatroxConcord
More informationLEPS
LEPS2 2016 2 17 LEPS2 SPring-8 γ 3 GeV γ 10 Mcps LEPS2 7 120 LEPS Λ(1405) LEPS2 LEPS2 Silicon Strip Detector (SSD) SSD 100 µm 512 ch 6 cm 3 x y 2 SSD 6 3072 ch APV25-s1 APVDAQ VME APV25-s1 SSD 128 ch
More information26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1
FPGA 272 11 05340 26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA skewed L2 FPGA skewed Linux
More informationIP IP DHCP..
NICE 2008 4 14 1 NICE 2 1.1.................... 2 2 3 2.1........................................ 3 2.2....................................... 5 2.3.................................... 6 2.4...................................
More informationR1RW0416DI シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
More informationNios® II HAL API を使用したソフトウェア・サンプル集 「Modular Scatter-Gather DMA Core」
ALTIMA Company, MACNICA, Inc Nios II HAL API Modular Scatter-Gather DMA Core Ver.17.1 2018 8 Rev.1 Nios II HAL API Modular Scatter-Gather DMA Core...3...3...4... 4... 5 3-2-1. msgdma... 6 3-2-2. On-Chip
More informationCANON_IT_catalog_1612
Image processing products Hardware /Software MatroxRadient Pro CL 7 HDR-26 HDR-26 Data Clock CC [4] UART Data Clock CC [4] UART Camera Link Interface w/ PoCL Camera Link Interface w/ PoCL Image Reconstruction
More informationLHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 A
LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGC グループ東大素セ, 高エ研 A, 京都大 B, Open- ItC 1 L1
More informationPowerPoint プレゼンテーション
LSI Web Copyright 2005 e-trees.japan, Inc. all rights reserved. 2000 Web Web 300 Copyright 2005 e-trees.japan, Inc. all rights reserved. 2 LSI LSI ASIC Application Specific IC LSI 1 FPGA Field Programmable
More informationstrtok-count.eps
IoT FPGA 2016/12/1 IoT FPGA 200MHz 32 ASCII PCI Express FPGA OpenCL (Volvox) Volvox CPU 10 1 IoT (Internet of Things) 2020 208 [1] IoT IoT HTTP JSON ( Python Ruby) IoT IoT IoT (Hadoop [2] ) AI (Artificial
More informationXAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices
XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2
More informationSerialATA ATA Embedded Clocking 8B10B coding 2 pair Hot Plug ATA ATA (150MB/s ) 10 roadmap 2004/2/17 SATA Overview Page 2
2004.2.17 akinori_maeda@agilent.com SerialATA ATA Embedded Clocking 8B10B coding 2 pair Hot Plug ATA ATA (150MB/s ) 10 roadmap 2004/2/17 SATA Overview Page 2 SATA PC JBOD 2004/2/17 SATA Overview Page 3
More informationuntitled
LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device
More information組込みシステムシンポジウム2011 Embedded Systems Symposium 2011 ESS /10/20 FPGA Android Android Java FPGA Java FPGA Dalvik VM Intel Atom FPGA PCI Express DM
Android Android Java Java Dalvik VM Intel Atom PCI Express DMA 1.25 Gbps Atom Android Java Acceleration with an Accelerator in an Android Mobile Terminal Keisuke Koike, Atsushi Ohta, Kohta Ohshima, Kaori
More informationR1RW0408D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
More information1 5 1.1................................ 5 1.2 MPGD.......................................... 6 1.2.1 GEM...................................... 6 1.2.2
19 GEM 2 2008/3/13 1 5 1.1................................ 5 1.2 MPGD.......................................... 6 1.2.1 GEM...................................... 6 1.2.2 MICROMEGAS................................
More informationATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発
Open It FPGA 研 究 会 汎 用 VME マザーボード PT6 の 開 発 東 京 大 学 大 学 院 理 学 系 研 究 科 物 理 学 専 攻 素 粒 子 物 理 国 際 研 究 センター 坂 本 研 究 室 神 谷 隆 之 2011 年 2 月 16 日 2011/2/16 1 1. 開 発 の 背 景 2011/2/16 2 LHC と ATLAS のアップグレード LHC 加
More informationW 1983 W ± Z cm 10 cm 50 MeV TAC - ADC ADC [ (µs)] = [] (2.08 ± 0.36) 10 6 s 3 χ µ + µ 8 = (1.20 ± 0.1) 10 5 (Ge
22 2 24 W 1983 W ± Z 0 3 10 cm 10 cm 50 MeV TAC - ADC 65000 18 ADC [ (µs)] = 0.0207[] 0.0151 (2.08 ± 0.36) 10 6 s 3 χ 2 2 1 20 µ + µ 8 = (1.20 ± 0.1) 10 5 (GeV) 2 G µ ( hc) 3 1 1 7 1.1.............................
More informationJAJP.indd
Agilent Data Sheet www.agilent.co.jp/find/pcie 2 Gen 2 Ready TCL Windows DCOM Agilent E2960B N2X E2960A PCIe TM 2.0 GUI PCIe 2.0 E2960B API E2960AGen 1 API Gen 1 Gen2 PCI Express Gen 1 E2960B PCI Express
More informationShonan Institute of Technology MEMOIRS OF SHONAN INSTITUTE OF TECHNOLOGY Vol. 41, No. 1, 2007 Ships1 * ** ** ** Development of a Small-Mid Range Paral
MEMOIRS OF SHONAN INSTITUTE OF TECHNOLOGY Vol. 41, No. 1, 2007 Ships1 * ** ** ** Development of a Small-Mid Range Parallel Computer Ships1 Makoto OYA*, Hiroto MATSUBARA**, Kazuyoshi SAKURAI** and Yu KATO**
More information5988_7780JA.qxd
PCI Express PCI Express PCI /OS PCI Express 1. PCI Express 1000 PCI PCI-X CPU 10 GHz PCI Express PCI PCI Express PCI ExpressPCI/PCI-X33/133 MHz 2.5 Gbps PCI Express32 80 Gbps PCI Express Point-to- Point
More informationCANON_IT_catalog_201709
Image processing products Hardware /Software Image processing products Hardware /Software INDEX P7 MatroxRadient Pro CL P8P17 MatroxRadient ev-cxp MatroxRadient ev-cl MatroxSolios MatroxSolios MatroxSolios
More informationDual Stack Virtual Network Dual Stack Network RS DC Real Network 一般端末 GN NTM 端末 C NTM 端末 B IPv4 Private Network IPv4 Global Network NTM 端末 A NTM 端末 B
root Android IPv4/ 1 1 2 1 NAT Network Address Translation IPv4 NTMobile Network Traversal with Mobility NTMobile Android 4.0 VPN API VpnService root VpnService IPv4 IPv4 VpnService NTMobile root IPv4/
More informationuntitled
4 1 4.1................................................. 1 4.1.1........................................ 1-1 4 17 11 30 4.1 2001 49% 2,400 47% 6,000 2001 390 8% 2005 3000 1000 IT 1 ADSL(Asymmetric Digital
More informationR1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
More informationR1LV0416Dシリーズ データシート
Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C
More informationJPS_draft.pptx
LHC-ATLAS 実験における高い運動量を持つジェットの b- タグの開発及び評価 小林愛音 江成祐二 A 川本辰男 A 東大理 東大素セ A 9pSK-6 9th September 4 日本物理学会 4 年秋季大会 Introduction 5 年から始まる LHC の運転では高い運動量を持った物理の解析が重要 新しい重いレゾナンスの探索 (à WW, tt, hhà jets) VHà bb
More informationJIIAセミナー
Digital Interface IIDC URL teli.co.jp/ E-Mail http://www.toshiba-teli.co.jp teli.co.jp/ s-itokawa@toshiba-teli.co.jpteli.co.jp EIA,NTSC EIA,NTSC 4-5 JIIA JIIA - / Digital Interface Digital Interface IEEE1394
More informationCdTe γ 02cb059e :
CdTe γ 02cb059e : 2006 5 2 i 1 1 1.1............................................ 1 1.2............................................. 2 1.3............................................. 2 2 3 2.1....................................
More informationuntitled
4 1 1 7 7 10 10 HDD 15 CD-ROM 15 FDD 16 16 17 18 BIOS 18 BIOS 18 OSWindowsXP 22 22 30 33 IC CPU ICAND,OR NOT IC CPU IC IC 1-1 (Hard Disk Drive) CD-ROM (Floppy Disk Drive) 1 Input Output CPU CPU CPU CPU
More information160311_icm2015-muramatsu-v2.pptx
Linux におけるパケット処理機構の 性能評価に基づいた NFV 導 の 検討 村松真, 川島 太, 中 裕貴, 林經正, 松尾啓志 名古屋 業 学 学院 株式会社ボスコ テクノロジーズ ICM 研究会 2016/03/11 研究 的 VM 仮想 NIC バックエンド機構 仮想化環境 仮想スイッチ パケット処理機構 物理環境 性能要因を考察 汎 IA サーバ NFV 環境に適したサーバ構成を検討
More information単位、情報量、デジタルデータ、CPUと高速化 ~ICT用語集~
CPU ICT mizutani@ic.daito.ac.jp 2014 SI: Systèm International d Unités SI SI 10 1 da 10 1 d 10 2 h 10 2 c 10 3 k 10 3 m 10 6 M 10 6 µ 10 9 G 10 9 n 10 12 T 10 12 p 10 15 P 10 15 f 10 18 E 10 18 a 10 21
More informationProLiant ML110 Generation 4 システム構成図
HP ProLiant ML110 Generation 5 2010 4 16 1 OVERVIEW ProLiant ML110 Generation 5 ProLiant ML110 Generation 5 1, 2 LED LED ( ) ( ) ( ) Lights-Out 100c ( ) 2 3 6 USB SATA ML110 G5 ProLiant ML110 G5 SATA /
More informationDS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
More informationR1RP0416D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
More information23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h
23 FPGA CUDA Performance Comparison of FPGA Array with CUDA on Poisson Equation (lijiang@sekine-lab.ei.tuat.ac.jp), (kazuki@sekine-lab.ei.tuat.ac.jp), (takahashi@sekine-lab.ei.tuat.ac.jp), (tamukoh@cc.tuat.ac.jp),
More informationスライド 1
swk(at)ic.is.tohoku.ac.jp 2 Outline 3 ? 4 S/N CCD 5 Q Q V 6 CMOS 1 7 1 2 N 1 2 N 8 CCD: CMOS: 9 : / 10 A-D A D C A D C A D C A D C A D C A D C ADC 11 A-D ADC ADC ADC ADC ADC ADC ADC ADC ADC A-D 12 ADC
More informationLHC ALICE (QGP) QGP QGP QGP QGP ω ϕ J/ψ ALICE s = ev + J/ψ
8 + J/ψ ALICE B597 : : : 9 LHC ALICE (QGP) QGP QGP QGP QGP ω ϕ J/ψ ALICE s = ev + J/ψ 6..................................... 6. (QGP)..................... 6.................................... 6.4..............................
More informationA Responsive Processor for Parallel/Distributed Real-time Processing
E-mail: yamasaki@{ics.keio.ac.jp, etl.go.jp} http://www.ny.ics.keio.ac.jp etc. CPU) I/O I/O or Home Automation, Factory Automation, (SPARC) (SDRAM I/F, DMAC, PCI, USB, Timers/Counters, SIO, PIO, )
More informationTULを用いたVisual ScalerとTDCの開発
TUL を用いた Visual Scaler と TDC の開発 2009/3/23 原子核物理 4 年 永尾翔 目次 目的と内容 開発環境 J-Lab におけるハイパー核分光 Visual Scaler TDC まとめ & 今後 目的と内容 目的 TUL, QuartusⅡ を用いて実験におけるトリガーを組めるようになる Digital Logic を組んでみる 内容 特徴 TUL,QuartusⅡ
More informationuntitled
Network Product Guide Network Monitoring System Network Product Guide Time stamp Write to disk Filter Convert Summarise Network Product Guide Network Monitoring System TDS2 TDS24 Network Analysis Report
More informationOperation_test_of_SOFIST
ILC :SOFIST 2 29 1 18 SOI ILC SOI SOFIST SOFISTver.1 SOFISTver.1 SOFIST SOFISTver.1 S/N BPW 1 1 4 1.1............... 4 1.1.1... 4 1.1.2... 5 1.2 ILC... 6 1.2.1 ILC... 6 1.2.2 ILD...........................
More information25 3 4
25 3 4 1 µ e + ν e +ν µ µ + e + +ν e + ν µ e e + TAC START STOP START veto START (2.04 ± 0.18)µs 1/2 STOP (2.09 ± 0.11)µs 1/8 G F /( c) 3 (1.21±0.09) 5 /GeV 2 (1.19±0.05) 5 /GeV 2 Weinberg θ W sin θ W
More informationW Z Large Hadron Collider LHC ATLAS LHC ATLAS Higgs 1
LHC Higgs B054347 1 10 W Z Large Hadron Collider LHC ATLAS LHC ATLAS Higgs 1 1 4 6.1................... 6.................... 7.3.................. 8.4.......................... 9 3 10 3.1..............................
More informationtotal-all-nt.dvi
XI W I D E P R O J E C T 1 WIDE Reliable Multicast 1.1 TV 1 1 TCP WIDE JGN/JB SOI (DV) Reliable Multicast (RM) US Reliable Multicast IETF RMT-WG PGM Digital Fountain FEC Tornado Code Ruby Code 1.2 WIDE
More informationCMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
More informationProLiant ML115 Generation 1 システム構成図
HP ProLiant ML115 Generation 5 2010 4 16 1 OVERVIEW ProLiant ML115 Generation 5 ProLiant ML115 Generation 5 1 USB 2 3 6 SATA LED LED () Lights-Out 100c () 365W ML115 G5 ProLiant ML115 G5 SATA / AMD Athlon
More informationIPSJ SIG Technical Report Vol.2013-ARC-203 No /2/1 SMYLE OpenCL (NEDO) IT FPGA SMYLEref SMYLE OpenCL SMYLE OpenCL FPGA 1
SMYLE OpenCL 128 1 1 1 1 1 2 2 3 3 3 (NEDO) IT FPGA SMYLEref SMYLE OpenCL SMYLE OpenCL FPGA 128 SMYLEref SMYLE OpenCL SMYLE OpenCL Implementation and Evaluations on 128 Cores Takuji Hieda 1 Noriko Etani
More informationDVI
DVI December 2003 December 2003 ? December 2003 Page 3 Host Data Device Clock December 2003 Page 4 Data Skew Host Data Device Clock Setup Hold Data Skew December 2003 Page 5 Host Data Device Clock Setup
More informationuntitled
PC murakami@cc.kyushu-u.ac.jp muscle server blade server PC PC + EHPC/Eric (Embedded HPC with Eric) 1216 Compact PCI Compact PCIPC Compact PCISH-4 Compact PCISH-4 Eric Eric EHPC/Eric EHPC/Eric Gigabit
More informationBIOS 設定書 BIOS 出荷時設定 BIOS 設定を工場出荷状態に戻す必要がある場合は 本書の手順に従って作業をおこなってください BIOS 設定を変更されていない場合は 本書の作業は必要ありません BIOS 出荷時設定は以下の手順でおこないます スタート A) BIOS の Setup Uti
BIOS 出荷時設定 BIOS 設定を工場出荷状態に戻す必要がある場合は 本書の手順に従って作業をおこなってください BIOS 設定を変更されていない場合は 本書の作業は必要ありません BIOS 出荷時設定は以下の手順でおこないます スタート A) BIOS の Setup Utility を起動 B) BIOS 設定をデフォルトに戻す C) 工場出荷時状態に再設定 D) 設定状態をセーブして終了
More information計算機ハードウエア
計算機ハードウエア 209 年度前期 第 5 回 前回の話 (SH745) (32 bit) コンピュータバスの構成 インタフェース (6 bit) I/O (Input/ Output) I/O (22 bit) (22 bit) 割り込み信号リセット信号 コンピュータバスは コンピュータ本体 () と そのコンピュータ本体とデータのやり取りをする複数の相手との間を結ぶ 共用の信号伝送路である クロック用クリスタル
More informationOVERVIEW hp StorageWorks NAS 2000s hp StorageWorks NAS 2000s A 3.5 B 3.5 IDE DVD-ROM C LED LED Ultra320 SCSI ( ) NAS 2000s NAS 2000s NAS
システム構成図 2004 年 11 月 18 日 1 OVERVIEW hp StorageWorks NAS 2000s hp StorageWorks NAS 2000s A 3.5 B 3.5 IDE DVD-ROM C LED LED Ultra320 SCSI 0 5 15 1.6 1 ( ) NAS 2000s NAS 2000s NAS 2000s 364971-B21( ) 345645-001(
More informationtutorial_lc.dvi
00 Linux v.s. RT Linux v.s. ART-Linux Linux RT-Linux ART-Linux Linux kumagai@emura.mech.tohoku.ac.jp 1 1.1 Linux Yes, No.,. OS., Yes. Linux,.,, Linux., Linux.,, Linux. Linux.,,. Linux,.,, 0..,. RT-Linux
More information(Microsoft PowerPoint - E6x5C SDXC Demo Seminar [\214\335\212\267\203\202\201[\203h])
Atom プロセッサ E6x5C の紹介と FPGA IP Core 活 例の紹介 アイウェーブ ジャパン株式会社 神奈川県横浜市中区住吉町 3 丁目 29 番住吉関内ビル8 階 B Tel: 045-227-7626 Fax: 045-227-7646 Mail: info@iwavejapan.co.jp Web: www.iwavejapan.co.jp 2011/5/30 1 iwave Japan,
More informationTOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016
No. IB028901 Nov. 2016 1. 11 TOS7200 2. 14 3. 19 4. 23 5. 39 6. 49 7. 51 TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA5-15 125 Vac/10 A [85-AA-0003] 1 2.5 m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A
More informationHP ProLiant ML110 Generation 5 システム構成図
HP ProLiant ML110 Generation 5 Storage Server 2009 12 10 OVERVIEW (SATA ) 1 () 2 USB 3 6 3.5 SATA NH () DVD-ROM LED LED Smart E200/128 BBWC Lights-Out 100c ( ) 1TB-SATA x64 WSS2003R2 2TB-SATA x64 WSS2003R2
More information5 2 5 Stratix IV PLL 2 CMU PLL 1 ALTGX MegaWizard Plug-In Manager Reconfig Alt PLL CMU PLL Channel and TX PLL select/reconfig CMU PLL reconfiguration
5. Stratix IV SIV52005-2.0 Stratix IV GX PMA BER FPGA PMA CMU PLL Pphased-Locked Loop CDR 5 1 5 3 5 5 Quartus II MegaWizard Plug-In Manager 5 42 5 47 rx_tx_duplex_sel[1:0] 5 49 logical_channel_address
More informationVNXe3100 ハードウェア情報ガイド
EMC VNXe VNXe300 P/N 300-02-289 03 Copyright 202 EMC Corporation. All rights reserved. 202 0 EMC Corporation EMC Corporation EMC EMC 2 EMC EMC EMC Corporation EMC Web 2 EMC VNXe300 VNXe300...... 2... 2...
More informationDS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
More informationVersion1.5
Version1.5 Version Date Version1.0 Version1.1 Version1.2 Version1.3 Version1.4 Version1.5 Test J/K/SE0_NAK USB-IF Test Procedure FS Upstream Signal Quality Test Receiver Sensitivity Test DG2040 Packet
More informationプロセッサ・アーキテクチャ
2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface
More informationMicrosoft Word - Dolphin Expressによる10Gbpソケット通信.docx
Dolphin Express による 10Gbps ソケット通信 Dolphin Express は 標準的な低価格のサーバを用いて 強力なクラスタリングシステムが構築できる ハードウェアとソフトウェアによる通信用アーキテクチャです 本資料では Dolphin Express 製品の概要と 実際にどの程度の性能が出るのか市販 PC での実験結果をご紹介します Dolphin Express 製品体系
More informationHP ProLiant 500シリーズ
HPProLiant5 DL58/585 HPProLiant5 4 HPProLiant5 HPProLiant5 64 HPProLiant5 TPC-H@1GB 4, 34,99 SAP SD Benchmark Users QphH@1GB 3, 2, 1, 4, 3, 2, 1, DL58 G5, Xeon X735 DL585 G5, AMD Opteron 836SE 17,12 DL58
More informationProLiant BL20p Generation 4 システム構成図
HP ProLiant BL p-class Server BL20p Generation 4 2007 11 15 1 OVERVIEW ProLiantBL20p Generation 4 HP BladeSystem p-class Hardware Component BladeSystem p-class BladeSystem p-class BladeSystem p-class ()
More information21 20 20413525 22 2 4 i 1 1 2 4 2.1.................................. 4 2.1.1 LinuxOS....................... 7 2.1.2....................... 10 2.2........................ 15 3 17 3.1.................................
More informationKeysight Technologies マルチ・プロトコル & ロジック・アナライザ
Keysight Technologies & PCI Epress MIPI M-PHY /D-PHY SM DDR2/3/4 FPGA 16850 U4431A MIPI M-PHY 02 Keysight & 16850 www.keysight.co.jp/find/16850 16851A 34ch 1,985,989 16852A 68ch 2,541,361 16853A 102ch
More information電力線重畳型機器認証技術
1 電力線重畳型認証技術 RFID over Power Line System ソニー株式会社コーポレート R&D 新規事業創出部門ホームエネルギーネットワーク事業開発部 和城賢典 2012 年 4 月 17 日 2 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 3 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 4 RFID の原理
More information橡松下発表資料.PDF
... TV TV MPEG2 1394 JAVA HTML BML LSI Bluetooth 802.11 Linux PLC Internet ITRON 1. 2. TV -1-2 -3 3. 1. 2. TV -1-2 -3 3. 96 97 98 99 00 01 02 03 04 05 06 07 08 09 10 11 12 96/9 PerfecTV 98/4 SkyPerfecTV
More informationPCI PCI 5V/32bit 3.3V/32bit 5V/64bit 3.3V/64bit PCI I/O HBA 3.3V 5V I/O 3 3V 5V PCI v2 1 5V 3.3V PCI v2 2 3.3V 5V PCI v2 3 3 3v 5V
PCI PCI 5V/32bit 3.3V/32bit 5V/64bit 3.3V/64bit PCI I/O HBA 3.3V 5V I/O 3 3V 5V PCI v2 1 5V 3.3V PCI v2 2 3.3V 5V PCI v2 3 3 3v 5V 5V 3.3V HBA HBA 5V 3.3V HBA 5V HBA 3.3V HBA 5V 3.3V HBA PCI 1.91 0.05
More informationHP xw9400 Workstation
HP xw9400 Workstation HP xw9400 Workstation AMD Opteron TM PCI Express x16 64 PCI Express x16 2 USB2.0 8 IEEE1394 2 8DIMM HP HP xw9400 Workstation HP CPU HP CPU 240W CPU HP xw9400 HP CPU CPU CPU CPU Sound
More informationuntitled
FPGA SATA AE/ AVNET, INC. : 1921 : 1955 / : 1960 NYSE - AVT ( Sector : Technology ) CEO: Roy Vallee ( : : : 11,000 : KPMG LLP : 6 30 Fortune 500 ( 2006 212 ) InformationWeek 500 ( 2004 3 ) Fortune Top50
More informationuntitled
S ANIRTAO ANIR 1. 1.1. HAWAII-2 Rockwell Scientific Company(RSC: Teledyne) HAWAII-2 HAWAII-2 20482048 HgCdTe HAWAII-2 1 HAWAII-2 1 1 HAWAII-2 Rockwell Parameter Measured Performance Units Detector Interface
More informationNEC Storage series NAS Device
NEC Storage NV Series NAS Device Guide for Oracle Storage Compatibility Program Snapshot Technologies is-wp-04-001 Rev-1.00(J) Oct, 2004 NEC Solutions NEC Corporation. - 1 - Copyright 2004 NEC Corporation
More informationTCP/IP Internet Week 2002 [2002/12/17] Japan Registry Service Co., Ltd. No.3 Internet Week 2002 [2002/12/17] Japan Registry Service Co., Ltd. No.4 2
Japan Registry Service Co., Ltd. JPRS matuura@jprs.co.jp Internet Week 2002 [2002/12/17] Japan Registry Service Co., Ltd. No.1 TCP IP DNS Windows Internet Week 2002 [2002/12/17] Japan Registry Service
More informationGT-X830
NPD5108-00 ...5... 5... 6... 8...11 EPSON Scan...11 PDF...16 OCR...16...17...17...20 /...20...20...22...23...23...24...25...25...26...27 PDF...30...31 / EPSON Scan...34 EPSON Scan...34 EPSON Scan...36
More informationR1EV5801MBシリーズ データシート
1M EEPROM (128-kword 8-bit) Ready/Busy and function R10DS0209JJ0100 Rev.1.00 131072 8 EEPROM ROM MONOS CMOS 128 2.7V 5.5V 150ns (max) @ Vcc=4.5V 5.5V 250ns(max) @ Vcc=2.7V 5.5V 20mW/MHz (typ) 110µW (max)
More informationシステムユニット構成ツリーの見方
HP StorageWorks 1200 All-in-One Storage System 2008 8 28 10 24 HP ProLiant!! Web http://www.hp.com/jp/proliant_all_rack 1 OVERVIEW HP StorageWorks All-in-One Storage System(AiO) ( 3 14 100 ) 1 AiO AiO
More informationIO Linux Vyatta PC
IO syuu@openbsd.org IO Linux Vyatta PC socket queue Process(User) Process(Kernel) input queue SW Intr Handler HW Intr Handler NIC NIC:1GbE 10GbE CPU:1GHz 3.2GHz:CPU 1/10 CPU 1CPU NIC NIC socket queue Process(User)
More information1 138
5 1 2 3 4 5 6 7 8 1 138 BIOS Setup Utility MainAdvancedSecurityPowerExit Setup Warning Item Specific Help Setting items on this menu to incorrect values may cause your system to malfunction. Select 'Yes'
More information中性子散乱実験用位置敏感検出器、PSD2Kシステムの開発
PSD2K 35-81 1-1 7mm 4mm PSD2K 8 PSD2K PSD Position Sensitive Detector 198 SAN PSD 43 199 1993 VEGA PSD 25 VME VME (3) PSD 15 1994 1997 SIRIUS PSD 5 VME (2) PSD 5 PSD2K 1998 ADC - PSD 2 PSD98 PSD2K 22 3
More information5GHz 作 15-4 DFS 試験時の通信負荷条件定義について 2019 年 3 月 1 日 NTT 東芝 クアルコムジャパン 1
5GHz 作 15-4 DFS 試験時の通信負荷条件定義について 2019 年 3 月 1 日 NTT 東芝 クアルコムジャパン 1 経緯と提案 W53 における通信負荷率は ETSI のパルスパターンを採用する関係で 現行の 50 % から 30% に変更することが合意された ( パブコメの期間は終了 ) 第 13 回作業班で議論されたように ( 参照 :5GHz 作 13-6) 無線 LAN が検出することが可能なパルスパターンと通信負荷率の間には密接な関係がある
More information