Taro-DSﾉｰﾄ

Transcription

1 3.A/D,D/A 変換 振幅が連続しており, 時間軸方向にも切れ目がない信号をアナログ信号と呼ぶ. これに対して, 振幅が飛び飛びであり, 飛び飛びの時刻にのみ存在し, または からなる数値列で表した信号をディジタル信号と呼ぶ. アナログ信号をディジタル信号に変換する回路が A/D 変換器 (A-D 変換器,ADC) であり, その逆の操作を行う回路が D/A 変換器 (D-A 変換,DAC) である. シャノンの標本化定理 ( サンプリング定理 ) によれば, ディジタル信号の間隔が T である場合, アナログ信号に含まれる周波数成分が / (T ) よりも低ければ, アナログ信号をディジタル信号に変換しても, 変換後のディジタル信号を再度同一のアナログ信号に復元することが可能である. この定理がアナログ信号をディジタル信号に変換して処理できることを保証している. 一般に自然界の信号はアナログ信号であるので, 理想的な処理が行えるディジタル信号の世界とのインタフェースとして A/D 変換器や D/A 変換器は大変重要な回路である. 3. A/D 変換器および D/A 変換器の基礎 () 標本化 ( サンプリング ) と量子化アナログ信号からディジタル信号への変換は, 適当な時間間隔で信号を抽出する標本化 ( サンプリング ) と呼ばれる操作と, 標本化された信号振幅を最も近い離散化された値に変換する量子化と呼ばれる操作, さらに標本化および量子化された信号を または からなる数値に変換する符号化と呼ばれる操作からなる. ア5 ナロ4 グ電3 圧 (V) サンプリング 符号化 量子化入力アナログ信号 時間 サンプリング周期 T 図 3. サンプリング, 量子化, 符号化 () サンプリングによる高次成分発生量子化されたディジタル信号をアナログ信号に復元する際,/(T )(T : サンプリング周期 ) よりも短い周期の高次周波数成分が現れる. これは, ディジタル信号に合致する波形が複数あるためである. このため,DAC ではローパスフィルタが必要となる. ナログ電圧(V) 時間ア5 4 3 入力アナログ信号高周波数成分 図 3. 高次成分発生

2 (3) 理想 A/D 変換器, 理想 D/A 変換器 7/8 ディジタル出力 アナログ出力 6/8 5/8 4/8 3/8 /8 /8 /8 /8 3/8 4/8 5/8 6/8 アナログ入力 7/8 ディジタル入力 理想 A/D 変換器 理想 D/A 変換器 図 3.3 理想 A/D 変換器と理想 D/A 変換器 実際の ADC,DAC には積分非線形誤差, 微分非線形誤差, 理想識別レベル誤差, 利得誤差, オフセットによる誤差などが存在する. 3. D/A 変換器 ()D/A 変換器の回路方式 D/A 変換器には主に以下のような種類がある. 抵抗ストリング型 - 型 ( はしご型 ) 3 電流切り替え型 4 容量切り替え型 ( 容量アレイ型 ) () 抵抗ストリング型抵抗切り替え型の一種. ディジタル信号から対応するアナログ信号を得る直接的な方法は, 量子化ステップと等しい基準の信号を加算してディジタル信号に対応した信号を取り出すことである. 単位抵抗を直列に接続して基準電圧を分割して, ディジタル信号により選択して電圧を出力する. アナログ出力 Vout ディジタル入力 デコーダ 図 3-4 抵抗ストリング型

3 (3)- 型 ( はしご型 ) 抵抗切り替え型の一種. 抵抗ストリング型は分解能の数だけ抵抗とスイッチが必要になるが, 下図のように [W] と [W] の 種類の抵抗を使用した 進重み付き構成を利用することで, スイッチの数をディジタル信号のビット数まで減らすことができる. I I - I I - ディジタル入力 f アナログ出力 Vout 図 型 図では OP アンプによる加算回路を使用している. 詳細説明は省略. 3.3 A/D 変換器 ()A/D 変換器の回路方式 A/D 変換器には主に以下のような種類がある. フラッシュ型 ( 並列比較型 ) 逐次比較型 3 パイプライン型 4 積分型 ( 計数型 ) 5Δ-Σ 変調型 () サンプルホールド (S/H) 回路 ADC はある程度の変換時間を要する方式が多いため, 変換している間アナログ信号の値を一定に保つ, サンプルホールド回路が必要となる. アナログスイッチ バッファアンプ 入力 出力 サンプリングクロック 保持容量 図 3-6 サンプルホールド回路

4 圧時間電(3) フラッシュ型 ( 並列比較型 ) 抵抗ストリング型 DAC と同じ原理.S/H が不要, 変換速度が非常に高速, などの利点があるが, 回路規模, 消費電力が大きく, 分解能を高くできないという欠点がある. アナログ入力 Vi / - - ディジタル出力 - エンコーダ 3 / 図 3-7 フラッシュ型 (4) 逐次比較型 ATmega64 に採用されている方式. ビットのフラッシュ型 ADC では, - 個の比較器が必要となり, チップ面積や消費電力の点で問題がある. この問題を解決するには,ADC への入力信号とすべてのディジタル信号とを同時に比較するのではなく, ディジタル信号一つ一つを順番に標本化されたアナログ信号と比較すれば比較器が 個で済む. この考えに基づいた ADC が逐次比較型 ADC である. 逐次比較型では, サンプルホールドされた入力電圧と内部 DAC の出力を比較して, その差が小さくなるように最上位ビットから順に値を決めていく. この動作を 回繰り返すことにより A/D 変換する. アナログ入力 Vi S/H 逐次比較レジスタ (SA) DAC ディジタル出力 DAC 出力 図 3-8 逐次比較型 入力電圧

5 3.4 A/D 変換機能の利用 ()A/D 変換部 ATmega64 では逐次変換型を採用している. 図 3-9 A/D 変換器部構成図 A/D 変換部の主な特徴 ビット分解能 積分性非直線誤差.75LSB 絶対精度 ±.5LSB 変換時間 3~6μs 76.9kSPS( 採取 /s) まで ( 最大分解能で 5kSPS まで ) 8 チャネルのシングルエンド入力マルチプレクサ内蔵 7 チャネルの差動入力チャネル, の任意利得付き つの差動入力チャネル A/D 変換結果読み出しに対する任意の左揃え ~VCC A/D 変換入力電圧範囲.7~VCC 差動 A/D 変換電圧範囲 選択可能な.56V A/D 変換基準電圧 連続と単独の変換動作 割り込み元の自動起動による A/D 変換開始 A/D 変換完了割り込み スリープ動作ノイズ低減機能 () 関係レジスタ関係するレジスタは以下の通り. A/D チャネル選択レジスタ (ADMUX) A/D 変換制御 / 状態レジスタ A/B(ADCSA/ADCSB) 3A/D データレジスタ (ADCH/ADCL) - 5 -

6 a.a/d チャネル選択レジスタ (ADMUX) EFS EFS ADLA MUX4 MUX3 MUX MUX MUX ADMUX /W /W /W /W /W /W /W /W 初期値 EFS,EFS 基準電圧選択 (: 外部基準電圧,: 外部 + デカップリングコンデンサ,: 内部基準電圧 ) ADLA 左揃え選択 (:6 ビットの右詰 ビットがデータ,: 左詰 ビットがデータ ) ADLA= とすることにより,ADCH のみ読み出せば 8 ビット分解能として扱える. MUX4~ アナログ入力チャネル選択 差動入力 MUX4~ シンク ルエント 差動入力 MUX4~ シンク ルエント 入力非反転入力反転入力利得入力非反転入力反転入力利得 ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC3 ADC3 ADC ADC4 ADC4 ADC ADC5 ADC5 ADC ADC6 ADC6 ADC ADC7 ADC7 ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC ADC3 ADC ADC ADC ADC4 ADC ADC3 ADC ADC5 ADC ADC ADC.3V(VBG) ADC3 ADC V(GND) オフセット校正に使用できる b.a/d 変換制御 / 状態レジスタ A(ADCSA) ADEN ADSC ADATE ADIF ADIE ADPS ADPS ADPS ADCSA /W /W /W /W /W /W /W /W 初期値 ADEN A/D 許可 (: 動作許可,: 電源 OFF( 動作終了 )) ADSC A/D 変換開始 (: 開始,: 書き込み無効 ) 変換中は ADSC=, 変換完了で ADSC= 変換完了フラグ兼用 ADEN と同時に の書き込み可. 初回変換のみ + クロック. ADATE A/D 変換自動起動許可 ADIF A/D 変換完了割り込み要求フラグ ( 変換完了フラグ兼用不可 ) A/D 変換が完了し, データレジスタが更新されるとセット () される. SEG の I ビットと ADIE がセットされていれば,A/D 変換完了割り込みが実行される. ADIE A/D 変換完了割り込み許可 ADPS~ A/D 変換クロック選択 (,:CK/,:CK/4,:CK/8,:CK/6,:CK/3,:CK/64,:CK/8) ADCSB は A/D 変換自動起動要因選択のみなので, 使用時に確認すること

7 c.a/d データレジスタ (ADCH/ADCL) A/D 変換が完了すると, その結果がこの二つのレジスタに格納される. 差動チャネル使用時は の補数形式となる. 通常は下位 ビットにデータが格納され, 左詰選択時 (ADLA=) は上位 ビットに格納される. (3) サンプルプログラム ADC に接続されている CdS セルの抵抗値変化を A/D 変換し, 上位 8 ビット値を LED に表示する. #iclude <avr/io.h> リスト 3- A/D 変換 (usead) it mai() { DDC = xff; ADMUX = xe; // ポートC 出力 // 内部基準電圧, 左詰 } while(){ ADCSA = xc; //A/D 許可,A/D 変換開始,CK/ while(adcsa & x4); // 変換完了待ち POTC = ADCH; // 上位 8ビットをポートCに出力 } 課題. サンプルプログラム (usead) を打ち込み, 実習ボード上で動作を確認せよ. 以下, レポート課題 ( 提出 : ソースリスト & フローチャートや PAD など ).CdS セルの抵抗変化を A/D 変換し, 上位 8 ビット値で LED の明るさを調整するプログラムを作成せよ. 3.CdSセルの抵抗変化をA/D 変換し,ビット値をLEDバー表示するプログラムを作成せよ. なお, 表示の 変化の例を以下に示す. x~xf x~xff x~x7f x8~xff x~x7f x8~xff x3~x37f x38~x3f x3f~x3ff 4.DAC の回路方式を 3 つ取り上げ, それぞれの特徴を調べよ. 5.ADC の回路方式を 3 つ取り上げ, それぞれの特徴, 性能 ( 分解能, 信号帯域 ) を調べよ