Cyclone IIIデバイスのI/O機能

Size: px
Start display at page:

Download "Cyclone IIIデバイスのI/O機能"

Transcription

1 7. Cyclone III I/O CIII Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III I/O I/O I/O PCI LVDS Low-Voltage Differential Signaling / On-Chip Termination Altera Corporation - Preliminary

2 Cyclone III I/O Cyclone III I/O Cyclone III IOE 1 I/O Cyclone III IOE IOE DDR Clock-to-Output OE Clock-to-Output IOE 7-1. Cyclone III IOE Logic Array OE Register OE D Q CLK_Out OE Register D Q Output Register Output A D Q Input Register D Q Output Register Output B D Q Input (1) CLK_In 7-1 : (1) Altera Corporation - Preliminary Cyclone III Volume

3 Cyclone III I/O IOE Cyclone III I/O LE I/O I/O 4 IOE I/O I/O 2 5 IOE I/O I/O 7-2 I/O I/O Cyclone III Cyclone III Cyclone III MultiTrack Altera Corporation - Preliminary Cyclone III Volume 1

4 Cyclone III I/O 7-2. I/O R4 Interconnect R24 Interconnect C4 Interconnect I/O Block Local Interconnect 32 Data & Control Signals from Logic Array (1) LAB 32 Horizontal I/O Block io_dataina[3..0] io_datainb[3..0] (2) Direct Link Interconnect to Adjacent LAB LAB Local Interconnect Direct Link Interconnect from Adjacent LAB io_clk[5..0] Horizontal I/O Block Contains up to Four IOEs 7-2 : (1) I/O 4 IOE 32 (2) I/O 4 IOE io_datain Altera Corporation - Preliminary Cyclone III Volume

5 Cyclone III I/O 7-3. EP3C5 EP3C10 EP3C25 EP3C55 EP3C80 EP3C120 I/O 32 Data & Control Signals from Logic Array (1) Column I/O Block Column I/O Block Contains up to Four IOEs 32 IO_dataina[3:0] IO_datainb[3:0](2) io_clk[5..0] I/O Block Local Interconnect R4 & R24 Interconnects LAB LAB LAB LAB Local Interconnect C16 Interconnect C4 Interconnect LAB Local Interconnect C4 Interconnect C16 Interconnect LAB Local Interconnect 7-3 : (1) 2 I/O 4 IOE 32 (2) I/O 4 IOE io_datain 2 Altera Corporation - Preliminary Cyclone III Volume 1

6 Cyclone III I/O 7-4. I/O EP3C16 EP3C40 I/O 40 Data & Control Signals from Logic Array (1) Column I/O Block IO_dataina[4:0] IO_datainb[4:0](2) Column I/O Block Contains up to Four IOEs io_clk[5..0] I/O Block Local Interconnect R4 & R24 Interconnects LAB LAB LAB LAB Local Interconnect C16 Interconnect 7-4 : (1) 2 I/O 5 IOE 40 (2) I/O 5 IOE io_datain Altera Corporation - Preliminary Cyclone III Volume

7 Cyclone III I/O datain IOE io_clk[5..0] I/O IOE IOE oe ce_in ce_out aclr/preset sclr/preset clk_in clk_out IOE Dedicated I/O Clock [5..0] Local Interconnect io_coe Local Interconnect io_csclr Local Interconnect io_caclr Local Interconnect io_cce_out Local Interconnect io_cee_in Local Interconnect io_cclk clk_in clk_out ce_in ce_out aclr/preset sclr/preset oe OE Clock-to-Output OE Clock-to-output OE LAB I/O Altera Corporation - Preliminary Cyclone III Volume 1

8 Cyclone III I/O sclr aclr sclr aclr 7-6 I/O IOE 7-6. I/O Cyclone III IOE Column or Row Interconnect io_clk[5..0] OE OE Register V CCIO clkout oe_out D Q ENA ACLR /PRN Optional PCI Clamp V CCIO aclr/prn Programmable Pull-Up Resistor Chip-Wide Reset Output Register Output Pin Delay data_in1 sclr/ preset D ENA ACLR /PRN Q Current Strength Control Open-Drain Out Slew Rate Control data_in0 clkin oe_in Input Register D Q ENA ACLR /PRN Input Pin to Input Register Delay or Input Pin to Logic Array Delay Bus Hold 7 8 Altera Corporation - Preliminary Cyclone III Volume

9 I/O I/O Cyclone III I/O I/O LVTTL LVCMOS SSTL-2 Class I II SSTL- 18 Class I II HSTL-18 Class I II HSTL-15 Class I II HSTL-12 Class I II Quartus II Volume 2Assignment Editor 7 1 I/O SSO I/O I OH I OL On-Chip Termination 7 1. (1) / I/O I OH / I OL (ma) I/O I/O 1.2 V LVCMOS V LVCMOS Altera Corporation - Preliminary Cyclone III Volume 1

10 Cyclone III I/O 7 1. (1) / I/O I OH / I OL (ma) I/O I/O 1.8 V LVTTL/LVCMOS V LVTTL/LVCMOS V LVCMOS V LVTTL V LVCMOS (2) V LVTTL (2) 8 8 HSTL-12 Class I HSTL-12 Class II 14 HSTL-15 Class I HSTL-15 Class II Altera Corporation - Preliminary Cyclone III Volume

11 I/O 7 1. (1) / I/O I OH / I OL (ma) I/O I/O HSTL-18 Class I HSTL-18 Class II SSTL-18 Class I SSTL-18 Class II SSTL-2 Class I SSTL-2 Class II : (1) Quartus II I/O Standard HSTL/SSTL Class I OCT HSTL/SSTL Class II OCT 25 Ω (2) Quartus II 3.3 V LVTTL 3.3 V LVCMOS I/O Cyclone III 3.3 V 3.0 V I/O 3.3 V AN 447: Cyclone III 3.3V/3.0V/2.5V LVTTL/LVCMOS I/O Cyclone III I/O I/O 3 Altera Corporation - Preliminary Cyclone III Volume 1

12 Cyclone III I/O I/O 8mA I/O 3.3 V LVTTL 3.3 V LVCMOS I/O Quartus II Volume 2Assignment Editor Cyclone III I/O Quartus II Volume 2Assignment Editor Cyclone III I/O I/O I/O V CCIO I/O 7 12 Altera Corporation - Preliminary Cyclone III Volume

13 I/O Quartus II Volume 2Assignment Editor V CCIO Cyclone III Volume 2 DC & Cyclone III I/O 1 I/O V CCIO JTAG Joint Test Action Group Quartus II Volume 2Assignment Editor Cyclone III IOE clock-to-output 0ns Quartus II 0ns Altera Corporation - Preliminary Cyclone III Volume 1

14 Cyclone III I/O 7 2 Cyclone III 7 2. Cyclone III Quartus II IOE LE 2 Quartus II Input delay from pin to internal cells Quartus II Input delay from pin to input register I/O IOE IOE High Low Low High Low IOE 1 IOE IOE Quartus II Volume Altera Corporation - Preliminary Cyclone III Volume

15 On-Chip Termination PCI Cyclone III I/O PCI PCI 3.3 V LVTTL 3.3 V LVCMOS 3.0 V LVTTL 3.0 V LVCMOS PCI PCI-X I/O I/O 3.3 V LVTTL 3.3 V LVCMOS 3.0 V LVTTL 3.3 V LVCMOS PCI PCI-X PCI Quartus II PCI Quartus II Volume 2Assignment Editor Cyclone III PCI AN 447: Cyclone III 3.3 V/3.0 V/2.5 V LVTTL/LVCMOS I/O LVDS Cyclone III LVDS Cyclone III Cyclone III Cyclone III On-Chip Termination Cyclone III I/O On-Chip Termination OCTOn-Chip Termination BGA Cyclone III I/O On-Chip Termination Altera Corporation - Preliminary Cyclone III Volume 1

16 Cyclone III I/O On-Chip Termination Cyclone III On-Chip Termination 2 OCT OCT On-Chip Termination Cyclone III On-Chip Termination On-Chip Termination I/O R UP R DN 25 Ω ±1% ±1% I/O RS I/O 7-7. Cyclone III On-Chip Termination Cyclone III Driver Series Impedance Receiving Device V CCIO R S Z O R S GND On-Chip Termination OCT OCT 1 I/O I/O 2 OCT V CCIO 2 V CCIO 7 16 Altera Corporation - Preliminary Cyclone III Volume

17 On-Chip Termination OCT 7-8 OCT 7-8. Cyclone III OCT I/O Bank 8 I/O Bank 7 I/O Bank 1 I/O Bank 6 I/O bank with calibration block CYCLONE III I/O bank without calibration block I/O Bank 2 I/O Bank 5 Calibration block coverage I/O Bank 3 I/O Bank 4 R UP R DN OCT 2 25 Ω ±1% ±1% OCT OCT R UP R DN I/O On-Chip Termination Cyclone III 25 Ω On- Chip Termination 25 Ω Cyclone III SSTL-2 SSTL-18 I/O R S =50Ω Altera Corporation - Preliminary Cyclone III Volume 1

18 Cyclone III I/O 7-9 On-Chip Termination I/O R S 7-9. Cyclone III On-Chip Termination Cyclone III Driver Series Impedance Receiving Device V CCIO R S Z O R S GND I/O I/O JTAG 7 3 I/O 7 3. On-Chip Termination I/O / I/O On-Chip Termination I/O I/O 3.0 V LVTTL Ω 3.0 V LVCMOS Ω 2.5 V LVTTL/LVCMOS Ω 1.8 V LVTTL/LVCMOS Ω 7 18 Altera Corporation - Preliminary Cyclone III Volume

19 On-Chip Termination 7 3. On-Chip Termination I/O / 1.5 V LVCMOS Ω 1.2 V LVCMOS Ω SSTL-2 Class I 50 SSTL-2 Class II Ω SSTL-18 Class I 50 SSTL-18 Class II Ω HSTL-18 Class I 50 HSTL-18 Class II Ω HSTL-15 Class I 50 HSTL-15 Class II Ω HSTL-12 Class I 50 HSTL-12 Class II 25 Ω On-Chip Termination I/O I/O On-Chip Termination V CCIO V REF I/O R S I/O V CCIO V REF I/O Cyclone III Volume 2DC Altera Corporation - Preliminary Cyclone III Volume 1

20 Cyclone III I/O I/O Cyclone III I/O I/O Cyclone III V I/O 1.2 V I/O 7 4 Cyclone III I/O I/O I/O 7 4. Cyclone III I/O / I/O 3.3 V LVTTL (1) 3.3 V LVCMOS (1) 3.0 V LVTTL (1) 3.0 V LVCMOS (1) 2.5 V LVTTL/LVCMOS 1.8 V LVTTL/LVCMOS 1.5 V LVCMOS 1.2 V LVCMOS SSTL-2 Class I SSTL-2 Class II SSTL-18 Class I SSTL-18 Class II HSTL-18 class I JESD8-B 3.3 V/ 3.0 V/ 2.5 V JESD8-B 3.3 V/ 3.0 V/ 2.5 V JESD8-B 3.3 V/ 3.0 V/ 2.5 V JESD8-B 3.3 V/ 3.0 V/ 2.5 V JESD V/ 3.0 V/ 2.5 V JESD V/ 1.5 V JESD V/ 1.5 V V CCIO Level I/O CLK PLL_ DQS OUT I/O I/O CLK I/O DQS 3.3 V 3.3 V 3.0 V 3.0 V 2.5 V 1.8 V 1.5 V JESD8-12A 1.2 V 1.2 V JESD8-9A 2.5 V 2.5 V JESD8-9A 2.5 V 2.5 V JESD V 1.8 V JESD V 1.8 V JESD V 1.8 V 7 20 Altera Corporation - Preliminary Cyclone III Volume

21 I/O 7 4. Cyclone III I/O / I/O HSTL-18 class II HSTL-15 Class I HSTL-15 Class II HSTL-12 Class I HSTL-12 Class II PCI PCI-X SSTL-2 Class I Class II V CCIO Level I/O CLK PLL_ DQS OUT I/O JESD V 1.8 V JESD V 1.5 V JESD V 1.5 V JESD8-16a 1.2 V 1.2 V JESD8-16a 1.2 V 1.2 V 3.0 V 3.0 V (2) JESD8-9A 2.5 V 2.5 V I/O CLK DQS I/O SSTL-18 (2) JESD V Class I Class II 1.8 V HSTL-18 (2) JESD V Class I Class II 1.8 V HSTL-15 (2) JESD V Class I Class II 1.5 V HSTL-12 (2) JESD8-16A 1.2 V Class I Class II 1.2 V PPDS (3) 2.5 V LVDS 2.5 V 2.5 V RSDS mini-lvds (3) 2.5 V Altera Corporation - Preliminary Cyclone III Volume 1

22 Cyclone III I/O 7 4. Cyclone III I/O / I/O V CCIO Level I/O CLK PLL_ DQS OUT I/O LVPECL (4) 2.5 V I/O CLK DQS I/O 7 4 : (1) PCI 3.3 V 3.0 V LVTTL/LVCMOS (2) HSTL SSTL 2 2 HSTL SSTL 2 HSTL SSTL HSTL SSTL CLK (3) PPDS mini-lvds RSDS (4) LVPECL I/O I/O I/O I/O JEDEC 3.3 V LVTTL 3.0 V LVTTL LVCMOS 2.5 V LVTTL LVCMOS 1.8 V LVTTL LVCMOS 1.5 V LVCMOS 1.2 V LVCMOS 3.0 V PCI PCI-X 7 22 Altera Corporation - Preliminary Cyclone III Volume

23 I/O I/O I/O V REF V TT Cyclone III HSTL I/O Termination HSTL Class I HSTL Class II External On-Board Termination VTT VREF VTT VTT V REF Transmitter Receiver Transmitter Receiver OCT With and Without Calibration Cyclone III Series OCT VTT V REF Cyclone III Series OCT 25 Ω VTT VTT V REF Transmitter Receiver Transmitter Receiver Altera Corporation - Preliminary Cyclone III Volume 1

24 Cyclone III I/O 7-11.Cyclone III SSTL I/O Termination SSTL Class I SSTL Class II VTT VTT VTT External On-Board Termination 25 Ω V REF 25 Ω VREF Transmitter Receiver Transmitter Receiver OCT With and Without Calibration Cyclone III Series OCT VTT V REF Cyclone III Series OCT 25 Ω VTT VTT V REF Transmitter Receiver Transmitter Receiver I/O I/O Cyclone III SSTL-2 SSTL-18 HSTL-18 HSTL-15 HSTL-12 PPDS LVDS RSDS mini-lvds LVPECL 7 24 Altera Corporation - Preliminary Cyclone III Volume

25 I/O 7-12.Cyclone III HSTL I/O Termination Differential HSTL Class I Differential HSTL Class II VTT VTT VTT VTT VTT VTT External On-Board Termination Transmitter Receiver Transmitter Receiver Cyclone III Series OCT VTT VTT Cyclone III Series OCT 25 Ω VTT VTT VTT VTT OCT Transmitter Receiver Transmitter Receiver Altera Corporation - Preliminary Cyclone III Volume 1

26 Cyclone III I/O 7-13.Cyclone III SSTL I/O Termination Differential SSTL Class I Differential SSTL Class II VTT VTT VTT VTT VTT VTT External On-Board Termination 25 Ω 25 Ω 25 Ω 25 Ω Transmitter Receiver Transmitter Receiver VTT VTT VTT VTT VTT VTT Cyclone III Series OCT Cyclone III Series OCT 25 Ω OCT Transmitter Receiver Transmitter Receiver Cyclone III PPDS LVDS mini-lvds RSDS I/O Cyclone III Cyclone III I/O Cyclone III I/O I/O 7-14 Cyclone III 8 I/O I/O 1 I/O I/O I/O I/O HSTL-12II 7 26 Altera Corporation - Preliminary Cyclone III Volume

27 I/O 7-14.Cyclone III I/O (1) I/O Bank 8 I/O Bank 7 All I/O Banks Support: I/O Bank 2 I/O Bank V LVTTL/LVCMOS 3.0-V LVTTL/LVCMOS 2.5-V LVTTL/LVCMOS 1.8-V LVTTL/LVCMOS 1.5-V LVCMOS 1.2-V LVCMOS PPDS LVDS RSDS mini-lvds LVPECL (3) SSTL-2 class I and II SSTL-18 CLass I and II HSTL-18 Class I and II HSTL-15 Class I and II HSTL-12 Class I and II (4) Differential SSTL-2 (5) Differential SSTL-18 (5) Differential HSTL-18 (5) Differential HSTL-15 (5) Differential HSTL-12 (6) I/O Bank 5 I/O Bank 6 I/O Bank 3 I/O Bank : (1) Quartus II (2) PPDS LVDS mini-lvds RSDS I/O I/O I/O (3) LVPECL I/O I/O (4) HSTL-12 Class II I/O (5) SSTL-18 SSTL-2 HSTL-18 HSTL-15 I/O PLL (6) HSTL-12 I/O PLL HSTL-12 Class II I/O Altera Corporation - Preliminary Cyclone III Volume 1

28 Cyclone III I/O 7 5 Cyclone III I/O I/O I/O 7 5. Cyclone III I/O / I/O I/O V LVCMOS 3.3 V LVTTL 3.0 V LVTTL 3.0 V LVCMOS 2.5 V LVTTL/LVCMOS 1.8 V LVTTL/LVCMOS 1.5 V LVCMOS 1.2 V LVCMOS 3.0 V PCI / PCI-X SSTL-18 Class I SSTL-18 Class II SSTL-2 Class I SSTL-2 Class II SSTL-18 Class I SSTL-18 Class II HSTL-18 Class I HSTL-18 Class II HSTL-15 Class I HSTL-15 Class II HSTL-12 Class I HSTL-12 Class II SSTL-2 (1) (1) (1) (1) (1) (1) (1) (1) SSTL-18 (1) (1) (1) (1) (1) (1) (1) (1) HSTL-18 (1) (1) (1) (1) (1) (1) (1) (1) HSTL-15 (1) (1) (1) (1) (1) (1) (1) (1) HSTL-12 (1) (1) (1) (1) (1) (1) (1) (1) PPDS (3) (3) (3) (3) (3) (3) (3) (3) (3) LVDS (2) RSDS mini-lvds (3) (3) (3) (3) (3) (3) (3) (3) 7 28 Altera Corporation - Preliminary Cyclone III Volume

29 I/O 7 5. Cyclone III I/O / I/O I/O LVPECL (4) (4) (4) (4) (4) (4) (4) (4) 7 5 : (1) I/O PLL_OUT (2) LVDS I/O I/O I/O LVDS I/O (3) I/O (4) I/O Cyclone III I/O I/O V REF V REF V REF V REF I/O I/O I/O 7 6 I/O V REF 7 6. I/O V REF / I/O EP3C5 EQFP FBGA EP3C10 EQFP FBGA EP3C16 EQFP PQFP FBGA FBGA EP3C25 EQFP PQFP FBGA FBGA Altera Corporation - Preliminary Cyclone III Volume 1

30 Cyclone III I/O 7 6. I/O V REF / I/O EP3C40 PQFP FBGA FBGA FBGA EP3C55 FBGA FBGA EP3C80 FBGA FBGA EP3C120 FBGA FBGA Cyclone III I/O V CCIO 1 I/O V 1 V CCIO I/O V CCIO 1 Cyclone III 1 I/O V CCIO 2.5 V V CCIO I/O 2.5 V LVTTL 2.5 V LVDS 3.0 V LVTTL 3.3 V LVCMOS I/O V REF V CCIO Cyclone III SSTL-2 SSTL-18 I/O V REF V CCIO 2.5 V V REF 1.25 V I/O SSTL V LVCMOS 7 30 Altera Corporation - Preliminary Cyclone III Volume

31 I/O (1) (2) (3) V CCIO (V) 1.2 V 1.5 V 1.8 V 2.5 V 3.0 V 3.3 V 1.2 V 1.5 V 1.8 V 2.5 V 3.0 V 3.3 V 1.2 V 1.5 V (1) 1.8 V (2) 2.5 V (3) (3) 3.0 V (2) (3) (3) 3.3 V (2) (3) (3) 7 7 : (1) (2) I/O (3) PCI 3.0 V 3.3 V Cyclone III I/O AN 447: Cyclone III 3.3 V/3.0 V/2.5 V LVTTL/LVCMOS I/O Cyclone III LVDS LVDS Cyclone III RSDS Reduced Swing Differential Signaling mini-lvds LVDS RSDS mini-lvds I/O LVDS EMI PPDS National Semiconductor Corporation RSDS Cyclone III National Semiconductor Corporation PPDS PPDS Cyclone III I/OPPDS Altera Corporation - Preliminary Cyclone III Volume 1

32 Cyclone III I/O I/O Cyclone III LVDS I/O Cyclone III / PLL IOE / / LVDS Ω I/O Cyclone III Cyclone III Volume 1Cyclone III Cyclone III DDR SDRAM DDR2 SDRAM QDRII SRAM I/O Cyclone III Cyclone III Volume 1Cyclone III DC Cyclone III I/O I/O DC Quartus II Quartus II Quartus II I/O Quartus II I/O Management V CCIO I/O Cyclone III 7 32 Altera Corporation - Preliminary Cyclone III Volume

33 DC LVDS I/O : LVDS I/O 4 LVDS I/O 5 I/O V CCIO MHz LVDS I/O V CCIO MHz LVDS I/O V CCIO MHz LVDS I/O V CCIO MHz LVDS Quartus II 2 RSDS mini-lvds I/O : RSDS mini-lvds 4 RSDS mini-lvds 5 I/O V CCIO 3 85 MHz RSDS mini-lvds I/O V CCIO MHz RSDS I/O V CCIO MHz mini-lvds Quartus II 2 PPDS I/O : PPDS 4 PPDS 5 I/O V CCIO 3 85 MHz PPDS I/O V CCIO MHz PPDS Altera Corporation - Preliminary Cyclone III Volume 1

34 Cyclone III I/O Quartus II 2 LVPECL I/O : LVPECL 4 LVPECL 5 V REF V CCIO V REF V REF V CCIO I/O Cyclone III Quartus II V REF FineLine BGA 32 V REF QFP 21 V CCIO Cyclone III V CCIO FineLine BGA 9 QFP 5 SSTL HSTL V REF 2 DQ DQS DDR/DDR2/QDRII SSTL HSTL V REF 2 DQ DQS 7 37 DDR/DDR2 QDRII 7 34 Altera Corporation - Preliminary Cyclone III Volume

35 DC DQ DQS 7 37 DDR/DDR2 QDRII OE OE FineLine BGA V REF 32 QFP V REF 21 OE FineLine BGA OE 9 V CCIO QFP OE 5 V CCIO V REF FineLine BGA + 21 QFP Altera Corporation - Preliminary Cyclone III Volume 1

36 Cyclone III I/O V REF FineLine BGA QFP 9 V CCIO 5 V CCIO V REF FineLine BGA + OE 9 V CCIO QFP + OE 5 V CCIO V REF + 32 FineLine BGA + 21 QFP 7 36 Altera Corporation - Preliminary Cyclone III Volume

37 DC V REF FineLine BGA + 9 V CCIO GND QFP + 5 V CCIO GND I/O 1 V CCIO 1 V REF I/O V CCIO V REF 7 6 DDR/DDR2 QDRII DDR DQ DQS DQ DQS DDR DDR2 V CCIO 5 DQ DQ DDR/DDR2 I/O QDRII D QDRII Q QDRII D Q CQ QDR QDRII V CCIO 5 D Q D Q I/O D cms address Q V REF Quartus II D Q I/O Quartus II D Q I/O Cyclone III QDR QDRII Altera Corporation - Preliminary Cyclone III Volume 1

38 Cyclone III I/O DC ma +11 Σ I PIN < 240 ma ma +13 Σ I PIN < 240 ma Quartus II I PIN Quartus II Cyclone III FPGA The Power Play III Early Power Estimator User Guide for Cyclone III FPGA Cyclone III I/O FPGA Cyclone III I/O Quartus II Cyclone III I/O I/O Cyclone III I/O 7 38 Altera Corporation - Preliminary Cyclone III Volume

39 v1.0 Altera Corporation - Preliminary Cyclone III Volume 1

40 Cyclone III I/O 7 40 Altera Corporation - Preliminary Cyclone III Volume

HardCopy IIIデバイスの外部メモリ・インタフェース

HardCopy IIIデバイスの外部メモリ・インタフェース 7. HardCopy III HIII51007-1.0 Stratix III I/O HardCopy III I/O R3 R2 R SRAM RII+ RII SRAM RLRAM II R HardCopy III Stratix III LL elay- Locked Loop PLL Phase-Locked Loop On-Chip Termination HR 4 36 HardCopy

More information

Stratix IIIデバイスの外部メモリ・インタフェース

Stratix IIIデバイスの外部メモリ・インタフェース 8. Stratix III SIII51008-1.1 Stratix III I/O R3 SRAM R2 SRAM R SRAM RII+ SRAM RII SRAM RLRAM II 400 MHz R Stratix III I/O On-Chip Termination OCT / HR 4 36 R ouble ata RateStratix III FPGA Stratix III

More information

XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO

XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO - 5ns - f CNT 25MHz - 800~6,400 36~288 5V ISP - 0,000 / - / 36V8-90 8 - IEEE 49. JTAG 24mA 3.3V 5V PCI -5-7 -0 CMOS 5V FastFLASH XC9500 XC9500CPLD 0,000 / IEEE49. JTAG XC9500 36 288 800 6,400 2 XC9500

More information

MAX 10の汎用I/Oのユーザーガイド

MAX 10の汎用I/Oのユーザーガイド MAX 10 の汎用 I/O のユーザーガイド 更新情報 Quartus Prime Design Suite のための更新 16.0 101 Innovation Drive San Jose, CA 95134 www.altera.com 目次 -2 目次 MAX 10 I/O の概要...1-1 パッケージ別 MAX 10 デバイスの I/O リソース... 1-2 MAX 10 I/O バーティカル

More information

MAX IIデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト

MAX IIデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト 3. MAX II IEEE 49. JTAG MII54-.6 PCB PCB Bed-of-nails PCB 98 Joint Test Action Group JTAG IEEE Std. 49. BST PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data Out Core

More information

untitled

untitled LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device

More information

ECP2/ECP2M ユーザーズガイド

ECP2/ECP2M ユーザーズガイド Lattice MachXO Lattice Lattice MachXO_design_guide_rev2.2.ppt Page: 2 1. MachXO 1-1. 1-2. PLL 1-3. JTAG 1-4. 2. MachXO I/O Bank I/O 2-1. I/O BANK 2-2. I/O I/F 2-3. I/F 2-4 I/F 2-5. 2-6. LVDS I/F 2-7. I/F

More information

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp) 1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old

More information

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ 3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic

More information

DS90LV V or 5V LVDS Driver/Receiver (jp)

DS90LV V or 5V LVDS Driver/Receiver (jp) DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2

More information

mbed祭りMar2016_プルアップ.key

mbed祭りMar2016_プルアップ.key 1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET

More information

R1RW0408D シリーズ

R1RW0408D シリーズ お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)

More information

Stratix IIデバイス・ハンドブック Volume 1

Stratix IIデバイス・ハンドブック Volume 1 3. & SII51003-4.0 IEEE Std. 1149.1 JTAG Stratix II IEEE Std. 1149.1 JTAG BST JTAG Stratix II Quartus II Jam.jam Jam Byte-Code.jbc JTAG Stratix II JTAG BST IOE I/O JTAG CONFIG_IO I/O Stratix II JTAG Stratix

More information

HardCopy IIデバイスのタイミング制約

HardCopy IIデバイスのタイミング制約 7. HardCopy II H51028-2.1 Stratix II FPGA FPGA ASIC HardCopy II ASIC NRE Quartus II HardCopy Design Center HCDC Quartus II TimeQuest HardCopy II 2 DR2 TimeQuest TimeQuest FPGA ASIC FPGA ASIC Quartus II

More information

IEEE (JTAG) Boundary-Scan Testing for Stratix II & Stratix II GX Devices

IEEE (JTAG) Boundary-Scan Testing for Stratix II & Stratix II GX Devices 4. Stratix II Stratix II GX IEEE 49. (JTAG) SII529-3. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 4-4-. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin

More information

Chip PlannerによるECO

Chip PlannerによるECO 13. Chip Planner ECO QII52017-8.0.0 ECO Engineering Change Orders Chip Planner ECO Chip Planner FPGA LAB LE ALM ECO ECO ECO ECO Chip Planner Chip Planner ECO LogicLock Chip Planner Quartus II Volume 2

More information

5 2 5 Stratix IV PLL 2 CMU PLL 1 ALTGX MegaWizard Plug-In Manager Reconfig Alt PLL CMU PLL Channel and TX PLL select/reconfig CMU PLL reconfiguration

5 2 5 Stratix IV PLL 2 CMU PLL 1 ALTGX MegaWizard Plug-In Manager Reconfig Alt PLL CMU PLL Channel and TX PLL select/reconfig CMU PLL reconfiguration 5. Stratix IV SIV52005-2.0 Stratix IV GX PMA BER FPGA PMA CMU PLL Pphased-Locked Loop CDR 5 1 5 3 5 5 Quartus II MegaWizard Plug-In Manager 5 42 5 47 rx_tx_duplex_sel[1:0] 5 49 logical_channel_address

More information

Arria GXデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト

Arria GXデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト 3. Arria GX IEEE 49. (JTAG) AGX523-. PCB PCB Bed-of-nails PCB 98 Joint Test Action Group (JTAG) IEEE Std. 49. (BST) PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data

More information

コンフィギュレーション & テスト

コンフィギュレーション & テスト SIIGX51005-1.0 5. & IEEE Std. 1149.1 (JTAG) Stratix II GX IEEE Std. 1149.1 JTAG BST JTAG Stratix II GX Quartus II Jam (.jam) Jam Byte-Code (.jbc) JTAG Stratix II GX JTAG BST IOE I/O JTAG CONFIG_IO I/O

More information

matrox0

matrox0 Image processing products Hardware/Software Software Hardware INDEX 4 3 2 12 13 15 18 14 11 10 21 26 20 9 8 7 6 5 Hardware 2 MatroxRadient 3 MatroxSolios MatroxMorphis MatroxVio 10 MatroxOrionHD 11 MatroxConcord

More information

ネットリストおよびフィジカル・シンセシスの最適化

ネットリストおよびフィジカル・シンセシスの最適化 11. QII52007-7.1.0 Quartus II Quartus II atom atom Electronic Design Interchange Format (.edf) Verilog Quartus (.vqm) Quartus II Quartus II Quartus II Quartus II 1 Quartus II Quartus II 11 3 11 12 Altera

More information

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用 WP-01034-1.0/JP DLL (PVT compensation) 90 PLL PVT compensated FPGA fabric 90 Stratix III I/O block Read Dynamic OC T FPGA Write Memory Run Time Configurable Run Time Configurable Set at Compile dq0 dq1

More information

R1RP0416D シリーズ

R1RP0416D シリーズ お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)

More information

DS90LV047A

DS90LV047A 3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS

More information

R1LV0416Dシリーズ データシート

R1LV0416Dシリーズ データシート Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C

More information

R1RW0416DI シリーズ

R1RW0416DI シリーズ お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)

More information

R1LV1616H-I シリーズ

R1LV1616H-I シリーズ お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)

More information

LM7171 高速、高出力電流、電圧帰還型オペアンプ

LM7171 高速、高出力電流、電圧帰還型オペアンプ Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223

More information

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM...

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM... Mpression Beryll Board Revision 1.0 2014/2 2014/2 Mpression by Macnica Group http://www.m-pression.com 1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll

More information

LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ

LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ Dual High Speed, Low Power, Low Distortion, Voltage Feedback Amplifiers Literature Number: JAJS854 100MHz 3000V/ s 50mA 2.3mA/ 15V ADSL 5V VIP III (Vertically Integrated PNP) LM6171 Dual High Speed, Low

More information

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

MAX1213N EV.J

MAX1213N EV.J 19-0610; Rev 0; 7/06 DESIGNATION QTY DESCRIPTION C1 C9, C13, C15, C16, C18, C19, C20, C35 C39, C49, C52 22 C10, C27, C28, C40 4 C11, C30 2 C12, C17, C58 C71 0 C14, C33 2 C21 C24 4 C25, C26, C51, C53, C54,

More information

DVI

DVI DVI December 2003 December 2003 ? December 2003 Page 3 Host Data Device Clock December 2003 Page 4 Data Skew Host Data Device Clock Setup Hold Data Skew December 2003 Page 5 Host Data Device Clock Setup

More information

LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)

LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp) LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/

More information

DS555 : XA2C256 CoolRunner-II オートモーティブ CPLD

DS555 : XA2C256 CoolRunner-II オートモーティブ CPLD 0 XA2C256 Coolunner-II CPLD DS555 (v1.1) 2007 5 5 0 0 AEC-Q100 PPAP I Q ( ) T A = -40 C +105 C T J = +125 C (Q ) 1.8V 0.18 CMOS CPLD - ( Coolunner -II ) - 1.5V 3.3V - 100 VQFP (80 ) - 144 TQFP (118 ) -

More information

Application Note 1194 Failsafe Biasing of LVDS Interfaces (jp)

Application Note 1194 Failsafe Biasing of LVDS Interfaces (jp) Application Note 1194 Failsafe Biasing of LVDS Interfaces Literature Number: JAJA274 LVDS LVDS 3 2 LVDS High Low 1. LVDS 2. LVDS (V CC 0V ) 3. LVDS ( ) 1. LVDS ( ) 2. LVDS 1. LVDS 2. LVDS High Low LVDS

More information

ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)

ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp) ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV

More information

Avalon Memory-Mappedブリッジ

Avalon Memory-Mappedブリッジ 11. Avalon emory-apped QII54020-8.0.0 Avalon emory-apped Avalon- OPC Builder Avalon- OPC Builder Avalon- OPC Builder Avalon-11 9 Avalon- Avalon- 11 12 Avalon- 11 19 OPC Builder Avalon emory-apped Design

More information

LMC7101/101Q Tiny Low Pwr Op Amp w/Rail-to-Rail Input and Output (jp)

LMC7101/101Q Tiny Low Pwr Op Amp w/Rail-to-Rail Input and Output (jp) ,Q /Q Tiny Low Power Operational Amplifier with Rail-to-Rail Input and Output Literature Number: JAJS809 CMOS SOT23-5 CMOS LMC6482/6484 PHS (PDA) PCMCIA 5-Pin SOT23 CMOS 19940216 33020 23900 11800 2006

More information

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113... 1-5...4... 7 1080p60 3Gbps SDI Mark Sauerwald, SDI Applications

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

02_Matrox Frame Grabbers_1612

02_Matrox Frame Grabbers_1612 Matrox - - Frame Grabbers MatroxRadient ev-cxp Equalizer Equalizer Equalizer Equalizer 6.25 Gbps 20 Mbps Stream channel Control channel Stream channel Control channel Stream channel Control channel Stream

More information

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp) LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%

More information

Quartus II はじめてガイド - よく使用するロジック・オプション設定方法 (個別設定)

Quartus II はじめてガイド - よく使用するロジック・オプション設定方法 (個別設定) ALTIMA Corp. Quartus II はじめてガイドよく使用するロジック オプション設定方法 ( 個別設定方法 ) rev.1 ver.10 2011 年 4 月 ELSENA,Inc. Quartus II はじめてガイド よく使用するロジック オプション設定方法 ( 個別設定方法 ) rev.1 目次 1. はじめに... 3 2. 出力電流値の設定 ...4

More information

TULを用いたVisual ScalerとTDCの開発

TULを用いたVisual ScalerとTDCの開発 TUL を用いた Visual Scaler と TDC の開発 2009/3/23 原子核物理 4 年 永尾翔 目次 目的と内容 開発環境 J-Lab におけるハイパー核分光 Visual Scaler TDC まとめ & 今後 目的と内容 目的 TUL, QuartusⅡ を用いて実験におけるトリガーを組めるようになる Digital Logic を組んでみる 内容 特徴 TUL,QuartusⅡ

More information

LM358

LM358 LM358 2 DC LM358 5V DC 15V DC micro SMD (8 micro SMD) LM358 LM2904 LM258 LM158 20000801 19870224 33020 23900 11800 2002 3 ds007787 Converted to nat2000 DTD added avo -23 to the first page Edited for 2001

More information

untitled

untitled S ANIRTAO ANIR 1. 1.1. HAWAII-2 Rockwell Scientific Company(RSC: Teledyne) HAWAII-2 HAWAII-2 20482048 HgCdTe HAWAII-2 1 HAWAII-2 1 1 HAWAII-2 Rockwell Parameter Measured Performance Units Detector Interface

More information

FPGAメモリおよび定数のインシステム・アップデート

FPGAメモリおよび定数のインシステム・アップデート QII53012-7.2.0 15. FPGA FPGA Quartus II Joint Test Action Group JTAG FPGA FPGA FPGA Quartus II In-System Memory Content Editor FPGA 15 2 15 3 15 3 15 4 In-System Memory Content Editor Quartus II In-System

More information

Quartus II はじめてガイド ‐ Device and Pin Options 設定方法

Quartus II はじめてガイド ‐ Device and Pin Options 設定方法 ALTIMA Corp. Quartus II はじめてガイド Device and Pin Options 設定方法 ver.10.0 2010 年 9 月 ELSENA,Inc. Quartus II はじめてガイド Device and Pin Options 設定方法 目次 1. はじめに... 3 2. Device and Pin Options の起動... 3 3. Device and

More information

LTC ビット、200ksps シリアル・サンプリングADC

LTC ビット、200ksps シリアル・サンプリングADC µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE

More information

Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章

Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章 June 2012 CV-52001-2.0 CV-52001-2.0 この章では Cyclone V コア ファブリック内のロジック アレイ ブロック (LAB) の機能を説明します LAB は ロジック ファンクション 演算ファンクション およびレジスタ ファンクションを実装するためにコンフィギュレーションできるアダプティブ ロジック モジュール () として知られる基本的なビルディング ブロックで構成されています

More information

Quartus II - デバイスの未使用ピンの状態とその処理

Quartus II - デバイスの未使用ピンの状態とその処理 Quartus II はじめてガイド デバイスの未使用ピンの状態とその処理 ver. 9.1 2010 年 6 月 1. はじめに ユーザ回路で使用していないデバイス上のユーザ I/O ピン ( 未使用ユーザ I/O ピン ) は Quartus II でコンパイルすることによりピンごとに属性が確定されます ユーザは 各未使用ユーザ I/O ピンがどのような状態 ( 属性 ) であるかに応じて 基板上で適切な取り扱いをする必要があります

More information

LMC6022 Low Power CMOS Dual Operational Amplifier (jp)

LMC6022 Low Power CMOS Dual Operational Amplifier (jp) Low Power CMOS Dual Operational Amplifier Literature Number: JAJS754 CMOS CMOS (100k 5k ) 0.5mW CMOS CMOS LMC6024 100k 5k 120dB 2.5 V/ 40fA Low Power CMOS Dual Operational Amplifier 19910530 33020 23900

More information

LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ

LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz

More information

Quartus II はじめてガイド - Device & Pin Options 設定方法

Quartus II はじめてガイド - Device & Pin Options 設定方法 - Quartus II はじめてガイド - Device & Pin Options 設定方法 ver.9.1 2010 年 5 月 1. はじめに この資料は Quartus II における Device & Pin Options の設定に関して説明しています Device & Pin Options ダイアログ ボックスでは 現在のプロジェクトで選択されているデバイスにおけるデバイス オプションとピン

More information

AN15880A

AN15880A DATA SHEET 品種名 パッケージコード QFH064-P-1414H 発行年月 : 2008 年 12 月 1 目次 概要.. 3 特長.. 3 用途.. 3 外形.. 3 構造...... 3 応用回路例.. 4 ブロック図.... 5 端子.. 6 絶対最大定格.. 8 動作電源電圧範囲.. 8 電気的特性. 9 電気的特性 ( 設計参考値 )... 10 技術資料.. 11 入出力部の回路図および端子機能の

More information

LP3470 Tiny Power On Reset Circuit (jp)

LP3470  Tiny Power On Reset Circuit (jp) Tiny Power On Reset Circuit Literature Number: JAJS547 IC ( C) CMOS IC 2.63V 2.93V 3.08V 3.65V 4.00V 4.38V 4.63V 6 (V RTH ) 2.4V 5.0V V CC (L ow ) ( ) V CC ( ) IC SOT23-5 1 : 2.63V 2.93V 3.08V 3.65V 4.00V

More information

Triple 2:1 High-Speed Video Multiplexer (Rev. C

Triple 2:1 High-Speed Video Multiplexer (Rev. C www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872

More information

CANON_IT_catalog_1612

CANON_IT_catalog_1612 Image processing products Hardware /Software MatroxRadient Pro CL 7 HDR-26 HDR-26 Data Clock CC [4] UART Data Clock CC [4] UART Camera Link Interface w/ PoCL Camera Link Interface w/ PoCL Image Reconstruction

More information

LM837 Low Noise Quad Operational Amplifier (jp)

LM837 Low Noise Quad Operational Amplifier (jp) Low Noise Quad Operational Amplifier Literature Number: JAJSBB7 600 Low Noise Quad Operational Amplifier 2000 8 Converted to nat2000 DTD ds009047tl/h/9047 33020 19860602 10 V/ s ( ); 8 V/ s ( ) 25 MHz

More information

MSM514400E/EL

MSM514400E/EL 1 1,08,576-Word x -BiYNAMIC RAM : 2001 1 CMOS 1,08,576 2 CMOS 26/20 SOJ 26/20 TSOP L!"1,08,576!"5V 10%!" : TTL!" : TTL!" : 1,02 16ms 1,02 128ms L-!"!"CAS RAS RAS!"!" : 26/20 300mil SOJ (SOJ26/20-P-300-1.27)

More information

ABSOLUTE MAXIMUM RATINGS Supply Voltage,...-.5V to 5.V Input Voltage (LVDS, TTL)...-.5V to ( +.5V) Output Voltage (LVDS)...-.5V to ( +.5V) Continuous

ABSOLUTE MAXIMUM RATINGS Supply Voltage,...-.5V to 5.V Input Voltage (LVDS, TTL)...-.5V to ( +.5V) Output Voltage (LVDS)...-.5V to ( +.5V) Continuous 9-48; Rev ; 3/ PART TEMP. RANGE PIN-PACKAGE UCM C to +85 C 48 TQFP MAX3869 LASER DRIVER OPTICAL TRANSCEIVER 2.5Gbps MAX383 4-CHANNEL INTERCONNECT MUX/DEMUX 622Mbps CROSSPOINT SWITCH SONET SOURCE A SONET

More information

FEEL Prod Grap PH_Artwork_P0AVS QSG JP A4_ _Rev.11.indd

FEEL Prod Grap PH_Artwork_P0AVS QSG JP A4_ _Rev.11.indd EUROPORT MPA40BT-PRO/MPA40BT All-in-One Portable 40-Watt PA System with Bluetooth Connectivity, Battery Operation and Transport Handle 2 EUROPORT MPA40BT-PRO/MPA40BT 3 ¼" TS 1. 2. 3. 4. 5. 6. 7. 8. 9.

More information

N12866N2P-H.PDF

N12866N2P-H.PDF 16Mx64bits PC133 SDRAM SO DIMM Based on 16Mx16 SDRAM with LVTTL, 4 banks & 8K Refresh (16M x 16bit) /. / 1 A0 ~ A12 BA0, BA1 CK0, CK1 CKE0 /S0 /RAS /CAS /WE DQM0 ~ DQM7 DQ0 ~ DQ63 SA0~2 SDA SCL VCC 3.3

More information

Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B

Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B www.tij.co.jp INA206 INA207 INA208 INA206-INA208 INA206-INA208 V S 1 14 V IN+ V S 1 10 V IN+ OUT CMP1 IN /0.6V REF 2 3 1.2V REF 13 12 V IN 1.2V REF OUT OUT CMP1 IN+ 2 3 9 8 V IN CMP1 OUT CMP1 IN+ 4 11

More information

DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)

DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp) DAC121S101 DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter Literature Number: JAJSA89 DAC121S101 12 D/A DAC121S101 12 D/A (DAC) 2.7V 5.5V 3.6V 177 A 30MHz 3 SPI TM QSPI MICROWIRE

More information

Microsoft Word - SMC移行ガイド_ doc

Microsoft Word - SMC移行ガイド_ doc High-Speed Motor Control Board for PCI High-Speed Motor Control Board for PCI Express SMC-4P(PCI) SMC-2P(PCI) 1...3 2...3 2.1... 3 2.2... 4 2.3... 6 2.4... 7 3...8 4 CCB-SMC1 CCB-SMC2...9 5...10 6 API-SMC(98/PC)API-SMC(WDM)...10

More information

Architecture Device Speciication Transceiver Coniguration Select Options in the Dynamic Reconiguration Controller (i required) Clocking Imp

Architecture Device Speciication Transceiver Coniguration Select Options in the Dynamic Reconiguration Controller (i required) Clocking Imp 2. SIV53002-3.0 Stratix IV GX 2 3 2 7 2 9 2 10 2 11 2 13 2 1 2009 3 Altera Corporation Stratix IV Device Handbook Volume 3 2 2 2 2 1. Architecture Device Speciication Transceiver Coniguration Select Options

More information

PLDとFPGA

PLDとFPGA PLDFPGA 2002/12 PLDFPGA PLD:Programmable Logic Device FPGA:Field Programmable Gate Array Field: Gate Array: LSI MPGA:Mask Programmable Gate Array» FPGA:»» 2 FPGA FPGALSI FPGA FPGA Altera, Xilinx FPGA DVD

More information

ロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール

ロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール 1 AV-52001 署名 この章では ArriaV コア ファブリックのロジック アレイ ブロック (LAB) の機能について説明します LAB は ロジック ファンクション 演算ファンクション およびレジスタ ファンクションを実装するようにコンフィギュレーションできるアダプティブ ロジック モジュール () として知られる基本ビルディング ブロックで構成されています ArriaV デバイス内で使用可能な

More information

インテル® Stratix®10 デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール・ユーザーガイド

インテル®  Stratix®10 デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール・ユーザーガイド 更新情報 フィードバック 最新版をウェブからダウンロード : PDF HTML 目次 目次 1 インテル Stratix デバイスの LAB および の概要... 3 2 HyperFlex レジスター... 4...5 3.1 LAB... 5 3.1.1 MLAB... 6 3.1.2 ローカル インターコネクトおよびダイレクトリンク インターコネクト...6 3.1.3 キャリーチェーンのインターコネクト...

More information

インテル® Cyclone® 10 LPデバイスの概要

インテル®  Cyclone® 10 LPデバイスの概要 更新情報 フィードバック 最新版をウェブからダウンロード : PDF HTML 目次 目次 Cyclone 10 LP デバイスの概要... 3 Cyclone 10 LP 機能の概要... 4 Cyclone 10 LP で使用可能なオプション... 5 Cyclone 10 LP の最大リソース...6 Cyclone 10 LP のパッケージプラン...6 Cyclone 10 LP の I/O

More information

RMLV0816BGBG Datasheet

RMLV0816BGBG Datasheet 8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG

More information

LMC6082 Precision CMOS Dual Operational Amplifier (jp)

LMC6082 Precision CMOS Dual Operational Amplifier (jp) Precision CMOS Dual Operational Amplifier Literature Number: JAJS760 CMOS & CMOS LMC6062 CMOS 19911126 33020 23900 11800 ds011297 Converted to nat2000 DTD Edited for 2001 Databook SGMLFIX:PR1.doc Fixed

More information

General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-

General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to- General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 358 LMV358/324 LM358/324

More information

USB-Blasterダウンロード・ケーブル・ユーザガイド

USB-Blasterダウンロード・ケーブル・ユーザガイド USB-Blaster 101 Innovation Drive San Jose, CA 95134 www.altera.com 2.3 2007 5 UG-USB81204-2.3 P25-10325-03 Copyright 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company,

More information

LMC555 CMOSタイマ

LMC555 CMOSタイマ CMOS 555 CMOS (SOIC MSOP MDIP) micro SMD (8 micro SMD) LM555 2 1 LMCMOS TM CMOS 19850925 24100 ds008669 Converted to nat2000 DTD added title to the 2 avos on the first page Edited for 2001 Databook fixed

More information

LTC 自己給電絶縁型コンパレータ

LTC 自己給電絶縁型コンパレータ AC 120V TECCOR 4008L4 OR EUIVALENT NEUTRAL 2N2222 HEATER 25Ω 150Ω 1k 1N4004 2.5k 5W 5.6V R1 680k 390Ω 100µF LE 47k C1 0.01µF ZC ZC COMPARISON > R = R O e B (1/T 1/T O ) B = 3807 1µF THERM 30k YSI 44008

More information

デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章

デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章 5? 2012? EMI_DG_005-2.0 EMI_DG_005-2.0 この章では デュアル バッファなし DIMM (UDIMM) DDR2 および DDR3 SDRAM インタフェースの実装のガイドラインについて説明します この章では デュアル DIMM 構成を次の条件で使用して データ信号のシグナル インテグリティに対する影響を説明します 1 スロット実装対 2 スロット実装 DIMM

More information

OPA277/2277/4277 (2000.1)

OPA277/2277/4277 (2000.1) R OPA OPA OPA OPA OPA OPA OPA OPA OPA µ µ ± ± µ OPA ±± ±± ± µ Offset Trim Offset Trim In OPA +In -Pin DIP, SO- Output NC OPA Out A In A +In A A D Out D In D +In D Out A In A +In A A B Out B In B +In B

More information

untitled

untitled NJM88/A ma.µf SOT-89- TO--(NJM88ADL) ESON6-H(NJM88AKH) NJM88U NJM88ADL NJM88AKH (...97mm) 7dB typ. (f=khz, Vo=V ) Vno=µVrms typ..µf (Vo.7V) Io(max.)=mA Vo±.%.8V typ. (Io=mA ) ON/OFF SOT-89-(NJM88U) / TO--(NJM88ADL)

More information

R1LV0816ASB データシート

R1LV0816ASB データシート R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期

More information

PANARAY System Digital Controller STANDBY INPUT METER TPM L -db 40 24 18 12 6 0 O R Stereo Bank 802 PRESET UTILITY LIMITER DELAY PANARAY SYSTEM DIGITAL CONTROLLER CH1/MONO INPUTS CH2 OUTPUTS CH1 CH2

More information

Lab GPIO_35 GPIO

Lab GPIO_35 GPIO 6,GPIO, PSoC 3/5 GPIO HW Polling and Interrupt PSoC Experiment Lab PSoC 3/5 GPIO Experiment Course Material 6 V2.02 October 15th. 2012 GPIO_35.PPT (65 Slides) Renji Mikami Renji_Mikami@nifty.com Lab GPIO_35

More information

LM5021 AC-DC Current Mode PWM Controller (jp)

LM5021 AC-DC Current Mode PWM Controller (jp) LM5021 LM5021 AC-DC Current Mode PWM Controller Literature Number: JAJSAC6 LM5021 AC-DC PWM LM5021 (PWM) LM5021 (25 A) 1 ( ENERGY STAR CECP ) Hiccup (Hiccup ) 8 LM5021 100ns 1MHz AC-DC PWM 5021 LM Steve

More information

PRECISION COMPACT DISC PLAYER DP-75V

PRECISION COMPACT DISC PLAYER DP-75V PRECISION COMPACT DISC PLAYER DP-75V Accuphase warranty is valid only in Japan. 7 6 8 9 10 1 2 3 5 4 11 13 14 15 12 16 = CD/PROC PLAY PROGRAM REPEAT ALLONE A B LEVEL khz INDEX TRACK EXT M S db PROCESSOR

More information

AN 630: アルテラCPLD におけるリアルタイムISP およびISP クランプ

AN 630: アルテラCPLD におけるリアルタイムISP およびISP クランプ CPLD ISP ISP この資料は英語版を翻訳したもので 内容に相違が生じる場合には原文を優先します こちらの日本語版は参考用としてご利用ください 設計の際には 最新の英語版で内容をご確認ください AN-630-1.0 アプリケーション ノート このアプリケーションノートでは MAX II および MAX V デバイスにおけるリアルタイム ISP(In-System Programmability)

More information

LM mA 低ドロップアウト・リニア・レギュレータ

LM mA 低ドロップアウト・リニア・レギュレータ 800mA 800mA LM1117I 800mA LM1117 Chris Russell LM1117 800mA 1.2V LM1117 LM317 LM1117 2 1.25V 13.8V 1.8V 2.5V 2.85V 3.3V 5V 5 LM1117 1 LM1117 LLP TO-263 SOT-223 TO-220 TO-252 10 F 19970801 23900 DS100919

More information

Nios II ハードウェア・チュートリアル

Nios II ハードウェア・チュートリアル Nios II ver. 7.1 2007 8 1. Nios II FPGA Nios II Quaruts II 7.1 Nios II 7.1 Nios II Cyclone II count_binary 2. 2-1. http://www.altera.com/literature/lit-nio2.jsp 2-2. Nios II Quartus II FEATURE Nios II

More information

Power Calculator

Power Calculator 1 4... 4... 4... 5 6... 6... 6 isplever... 6... 7... 8... 8... 8 (NCD)... 9 (.vcd)... 10... 11...11... 12 Power Summary... 16 Logic Block... 19 Clocks... 20 I/O... 20 I/O Term... 21 Block RAM... 22 DSP...

More information

OPA134/2134/4134('98.03)

OPA134/2134/4134('98.03) OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In

More information

NL-22/NL-32取扱説明書_操作編

NL-22/NL-32取扱説明書_操作編 MIC / Preamp ATT NL-32 A C ATT AMP 1 AMP 2 AMP 3 FLAT FLAT CAL.SIG. OVER LOAD DET. AMP 4 AMP 5 A/D D/A CONV. AMP 6 AMP 7 A/D CONV. Vref. AMP 8 AMP 10 DC OUT AMP 9 FILTER OUT AC DC OUT AC OUT KEY SW Start

More information

Cyclone Vデバイス・ハンドブック、 Vol 1、第6章:Cyclone Vデバイスの外部メモリ・インタフェース

Cyclone Vデバイス・ハンドブック、 Vol 1、第6章:Cyclone Vデバイスの外部メモリ・インタフェース June 2012 CV-52006-2.0 CV-52006-2.0 こので章は Cyclone V デバイスの利用可能な外部メモリ インタフェースおよび外部メモリ インタフェースをサポートする このシリコン機能について説明します 以下の Cyclone V デバイスの機能は外部メモリ インタフェースで使用されています ダブル データ レート 2 (DDR2) SDRAM DDR3 SDRAM および低消費電力ダブル

More information

Untitled

Untitled R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])

More information

CANON_IT_catalog_201709

CANON_IT_catalog_201709 Image processing products Hardware /Software Image processing products Hardware /Software INDEX P7 MatroxRadient Pro CL P8P17 MatroxRadient ev-cxp MatroxRadient ev-cl MatroxSolios MatroxSolios MatroxSolios

More information

MAX9471/2 DS.J

MAX9471/2 DS.J 19-0524; Rev 0; 5/06 * * ± PART TEMP RANGE PIN- PACKAGE TOP VIEW X2 X1 FSO/SCL FS1/SDA 16 17 18 19 20 + PD FS2 15 14 1 TUNE 2 13 VDD 12 VDD 11 GND MAX9471 VDDA 3 AGND 4 GND 5 CLK1 TQFN (5mm x 5mm) 10 9

More information

エンハンスド・コンフィギュレーション・デバイス(EPC4、EPC8 & EPC16)データシート

エンハンスド・コンフィギュレーション・デバイス(EPC4、EPC8 & EPC16)データシート 2. EPC4 EPC8 & EPC16 CF52002-2.2 EPC4 EPC8 EPC16 Stratix Cyclone APEX II APEX 20K APEX 20K APEX 20KC APEX 20KE Mercury ACEX 1K FLEX 10KFLEX 10KE FLEX 10KA 4 8 16 / EPC16 EPC4 8 Stratix FPP DCLK 8 FPGA

More information

1

1 1 2 3 4 5 RESISTOR TUNABLE FILTER 6 LR-SERIES 1 1 2 3 4 5 6 7.1.1 1 1 1 RF1 CF1 RF2 CF2 INPUT 14 15 16 17 18 19 2 21 22 23 24 25 26 27 28 29 3 9 8 7 6 5 4 3 2 1 84 83 82 81 8 79 78 77 R R CF CF 56k R R

More information

Cyclone II Device Handbook

Cyclone II Device Handbook VI. Cyclone II Cyclone II JTAG 13 Cyclone II 14 Cyclone II IEEE 1149.1 (JTAG) Altera Corporation VI 1 Preliminary Cyclone II, Volume 1 13 14 / 13 2004 11 v1.1 2004 6 v1.0 14 2004 6 v1.0 AS AS 13-8 MAX

More information

16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B

16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B DAC8811 www.tij.co.jp ± ± µ ± µ ± V REF CS Power-On Reset DAC8811 D/A Converter 16 DAC Register 16 R FB I OUT CLK SDI Shift Register GND DAC8811C ±1 ±1 MSOP-8 (DGK) 4to 85 D11 DAC8811ICDGKT DAC8811C ±1

More information