JA.qxd
|
|
|
- ほのか すすむ
- 5 years ago
- Views:
Transcription
1 Application Note
2 DVI World PC Cable Assembly Video/Graphics Card Display Projector 2
3 キーワード 高速パルス シグナル ル インテグリティ インピーダンス ス マッチング EMI 対策 伝送距離の制約 相互接続性 3
4 DVI Revision 1.0 DDWG T.M.D.S. Protocol Specification(Section 3) DVI Test & Measurement Guide Revision 1.0 T.M.D.S. Electrical Specification(Section 4) Physical Interconnect Specification(Section 5) DDWG Electrical Test Working Group T.M.D.S.(Transition Minimized Differential Signaling) 4
5 Display Type Resolution Reference Data rate Clock UXGA 1600 x MHz 1.65Gbps dot SXGA 1280 x MHz 1.12Gbps dot XGA 1024 x MHz 650Mbps dot SVGA 800 x 600 dot 40MHz 400Mbps VGA 640 x 480 dot 25MHz 250Mbps DVI Test & Measurement Guide Revision 1.0 より抜粋 各値は目安です PC Display T.M.D.S. Link B 8bit + Vsync/Hsync G 8bit + Ctrl0/1 R 8bit + Ctrl2/3 Reference Clock T.M.D.S. Tx(Encoder+MUX) Data 0 Data 1 Data 2 Reference Clock T.M.D.S. Rx(Decoder+DeMUX) B 8bit + Vsync/Hsync G 8bit + Ctrl0/1 R 8bit + Ctrl2/3 Reference Clock Tpixel(1clock, Pixel Time) Tbit (1UI, Bit Time) ,2,3,...,8,9,10 Tpixel = 10 x Tbit 5
6 Tx Cable Zo D- D+ AVcc R R Rx 6
7 Test target Transmitter Cable Assembly Receiver Parameter Rise/Fall Time, Intra-skew, Inter-skew, Clock Jitter, Eye Pattern Intra-skew, Inter-skew, Eye Pattern Or NEXT/FEXT, Attenuation, Intra-skew, Delay, Zdiff Check to see(or PERT) Zterm Equipment Oscilloscope Oscilloscope, Video Generator, Pulse Pattern Generator, /Network Analyzer Video Generator, Pulse Pattern Generator, 7
8 Parameter Intra-skew Inter-skew Rise Time/Fall Time Clock Jitter SPEC 0.15Tbit 0.2Tpixel 75ps 0.4Tbit 0.25Tbit max :TP2 Equipment & Condition 差動の D+ と D- のスキュー 0101 波形の Top/Base 間 50%( 図 7) 差動ライン間のスキュー 0101 波形の Top/Base 間 50%( 図 7) Tr/Tf(20%-80%) 0101 波形 ( 図 8) 4MHz ループ帯域のPLL リカバー クロックで 元のリファレンス ス クロックのジッタを評価 ( 図 9) Eye Pattern Mask Test TP2 Mask Template 電圧 時間方向に波形をノーマライズして評価 ( 図 10) *DVITest&MeasurementGuideRevision1.0 より抜粋 8
9 Clock E2688A (1 st / 2 nd Order PLL with Loop BW = 3.2 ~ 4.8 MHz, About 20dB/dec) Recovered Clock Total Jitter Scope Trigger Transmitter Transmitter TP2 Cable TP3 Receivers Receiver Network Assembly Network TPA-P (Plug) TPA-R (Receptacle) 9
10 テスト対象 PC TPA-P DVI-Plug TPA-P Rx+ Rx- Clk 広帯域低容量 FETプローブ ( 必須 ) または差動プローブ 広帯域オシロスコープ Probe or Cable Transmitter Network or Cable Assembly TPA-P/TPA-R 治具 5V or 3.3V with Jumper config Clk Recovery Rx0+ Rx0- Rx1+ Rx1- PLLCLK Receiver Network or Oscilloscope RxC+ TPA 治具は終端と Rx2+ Rx2- RxC- クロック ク リカバリ回路を提供 10
11 Parameter Intra-skew Inter-skew Clock Jitter SPEC 0.25Tbit 0.4Tpixel 0.3 Tbit max Equipment & Condition 差動の D+ とD- のスキュー 0101 波形のTop/Base 間 50% 差動ライン間のスキュー 0101 波形の Top/Base 間 50% 4MHz ループ帯域のPLL リカバー クロックで 元のリファレンス ス クロックのジッタを評価 Eye Pattern Mask Test TP3 Mask Template 信号源によるストレス アイ テストマスクは 時間方向に波形をノーマライズして評価 Parameter Near End Crosstalk Far End Crosstalk Differential Attenuation SPEC 4% 3% 8dB at 825MHz *DVITest&MeasurementGuideRevision1.0 より抜粋 Equipment & Condition Network Analyzer or Network Analyzer or Network Analyzer Intra-pair Skew Propagation Delay Differential Impedance 151ps 5.05ns/meter 100ohm±20% Network Analyzer or Network Analyzer or Network Analyzer or *DVITest&MeasurementGuideRevision1.0 より抜粋 DVI Equivalent Source 専用ビデオ信号源 多チャンネル パルスジェネレータ等 広帯域オシロスコープ Fixture Tx0 Tx1 Tx2 Clk DVI-Rcpt テスト対象ケーブル 広帯域低容量 FET プローブまたは差動プローブ TPA-R DVI-Rcpt Rx+ Rx- Clk Probe or Cable 11
12 DUT PCB Device Termination Connector Connector Connector T.M.D.S. Sheild2/4 T.M.D.S. Data2+ T.M.D.S. Data2- T.M.D.S. Data1- T.M.D.S. Data1+ T.M.D.S. Sheild1/3 T.M.D.S. Data3- T.M.D.S. Data Parameter Impedance Impedance Impedance Crosstalk Delay T.M.D.S. Data4- T.M.D.S. Data4+ Value 100Ω±20Ω 100Ω±10Ω 100Ω±15% 5% T.M.D.S. Data5+ T.M.D.S. Data5- T.M.D.S. Shield 0/5 T.M.D.S. Data0+ T.M.D.S. Data0-160ps max +5V Power Ground T.M.D.S. Clock- T.M.D.S. Clock+ T.M.D.S. Clock Shield Equipment & Condition Tr(20-80)=75ps Tr(20-80)=75ps Tr(10-90)=330ps Tr(10-90)=330ps TDT Tr(20-80)=75ps *DVIRevision1.0 より抜粋 w1 s e r w2 t h h Zo = ln e + 0.8w + t r 1.41 * s Z diff = 2Zo exp h 12
13 13 25sec 40MHz SVGA 15sec 65MHz XGA 9sec 112MHz SXGA 6sec 165MHz UXGA Measurement time Clock frequency Display type 40sec 25MHz VGA *DVITest&MeasurementGuideRevision1.0 より抜粋より抜粋
14 14
15 15
16 :00-12:00 13:00-19:00 FAX Web 24 TEL ( ) FAX ( ) December 4, JA DEP
DVI
DVI December 2003 December 2003 ? December 2003 Page 3 Host Data Device Clock December 2003 Page 4 Data Skew Host Data Device Clock Setup Hold Data Skew December 2003 Page 5 Host Data Device Clock Setup
untitled
LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device
観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2
2 1 2 2 224 48 7 11 15 12 2 2 48 21 1 4 IEEE1394 USB1.1 USB2. 1 2 1.5 12 1.5 12 (Low speed) (Full speed) 4 48 (High speed) 5 5 * 29 年には USB3. がリリースされる予定で 5Gbps の SuperSpeed が追加される 224 4824 TP4 TP3 TP2
Microsoft Word JA.\...doc
高速ディジタル ソリューション セミナ A コース セミナ テキスト 目次 1.USB2.0 の基礎とコンプライアンステストソリューション 1 2.DVI 規格の概要と測定手法 36 3. ハイスピードプロービング ソリューション 60 高速デジタルシンポジウム II USB2.0 コンプライアンステストについて presented by: Agilent Technologies 電子計測本部マーケティングセンター古田卓也
Microsoft PowerPoint - PCIe_Seminar_LeCroyJapan.ppt
PCI Express の物理層 信号品質評価ソリューション レクロイ ジャパン株式会社プロダクト マーケティング辻嘉樹 http://www.lecroy.com/japan/ 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験 補足 1 目次 PCI Expressの仕様 PCI Expressの物理層の特徴
5988_7780JA.qxd
PCI Express PCI Express PCI /OS PCI Express 1. PCI Express 1000 PCI PCI-X CPU 10 GHz PCI Express PCI PCI Express PCI ExpressPCI/PCI-X33/133 MHz 2.5 Gbps PCI Express32 80 Gbps PCI Express Point-to- Point
HDMI/DisplayPort 物理層概要と測定勘所
理 層 概 要 と 測 定 勘 所 2016 年 1 月 20 日 キーサイト テクノロジー 電 子 計 測 本 部 アプリケーションエンジ ニアリング 部 門 本 日 の 内 容 ディスプレイ インタフェース 規 格 最 新 動 向 HDMI DisplayPort ディスプレイ インタフェース 測 定 評 価 の 課 題 とデバッグ 事 例 理 層 概 要 と 測 定 勘 所 Page 2 ディスプレイ
Version1.5
Version1.5 Version Date Version1.0 Version1.1 Version1.2 Version1.3 Version1.4 Version1.5 Test J/K/SE0_NAK USB-IF Test Procedure FS Upstream Signal Quality Test Receiver Sensitivity Test DG2040 Packet
5989-1441JA.qxd
Agilent Agilent Data Sheet 2 3 4 5 6 7 8 9 www.agilent.co.jp/find/jpconnectivity 10 www.agilent.co.jp/find/ jpconnectivity www.agilent.co.jp/find/adn 11 192-8510 9-1 9:00-19:00 12:00-13:00 FAX E-mail Web
2 5 6 9 19 20 23 31 32 35 39 40 41 47 48 51 52 55 1 2 1 2 3 3 4 1 2 3 4 5 5 1 2 3 6 4 5 6 7 7 8 8 1 2 3 9 4 5 6 7 8 10 9 10 11 11 1 2 3 4 12 5 6 7 8 13 1 2 14 3 4 15 1 2 3 4 16 5 17 18 19 1 2 20 1 2 3
5989-1550JAJP.qxd
Agilent Application Note 150-10 Agilent 2 3 4 5 6 7 8 9 10 11 12 13 µ 14 15 16 17 18 µ µ 19 20 21 µ µ µµµ µ 22 µ µ µ π π π λ π 23 µµ µµ 24 µ λ λ λ 25 26 A t 27 28 29 30 31 λ λ 192-8510 9-1 9:00-19:00 FAX
(Microsoft PowerPoint - H-6_TIF2013_USB2_F [\214\335\212\267\203\202\201[\203h])
![(Microsoft PowerPoint - H-6_TIF2013_USB2_F [\214\335\212\267\203\202\201[\203h])](/thumbs/86/93733791.jpg "(Microsoft PowerPoint - H-6_TIF2013_USB2_F [\214\335\212\267\203\202\201[\203h])")
H-6 UBS2.0 インタフェースの評価手法 脇本雄太 USB2.0 の概要 USB の歴史 1995 年 :Intel によって仕様公開 1996 年 1 月 :USB-IF によって USB1.0 規格を発表 Compaq Computer Digital IBM Intel Microsoft NEC 1998 年 9 月 : 電気的仕様をより詳細に規格化し USB1.1 へ 2000 年
untitled
+ From Tradeoffs of Receive and Transmit Equalization Architectures, ICC006,Bryan Casper, Intel Labs Transmitter Receiver 0 magnitude (db) 0 0 30 40 50 60 0 4 frequency (GHz). Receiver Transmitter FFE
TDSET3 1000Base-T試験手順書
TDSET3 100Base-T 試験手順書 TSC 資料 V1.0.1 2006 年 12 月 20 日作成 2007 年 5 月 9 日改定 1 目次 1. Test 信号について 3 page 2. 接続方法について 6 page 3. Template test の手順 8 page 4. Differential Output Voltage test の手順 16 page 5. Signal
ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力 冶具 ケーブル等の影響のない
Keysight Technologies を使用した De-Embedding 2016.4.27 キーサイト テクノロジー計測お客様窓口 ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力
PCI Express 信号品質評価の基本
シミュレーションと計測の融合 アイ品質の改善に向けたパラメータ最適化手法 DDR ケース スタディ Page 1 アジレント テクノロジー第 3 営業統括部 EDAアプリケーション エンジニアリング青木秀樹 セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA
5988-9822JA.qxd
Application Note 1465-7 2 www.agilent.co.jp/find/systemcomponents 3 4 5 www.agilent.co.jp/find/systemcomponents 6 7 www.agilent.co.jp/find/systemcomponents 8 9 www.agilent.co.jp/find/systemcomponents 10
Version1.4
Version1.4 Version Date Version0.9 Version1.0 Version1.1 Version1.2 Version1.3 Version1.4 Disconnect Detect Test FS Signal Quality Test Packet Parameter Test Signal Quality Test L Signal Quality Test TDSUSB
目次 Page 5 はじめに ( 本書の目的と対象読者 ) 7 第 1 章 HDMI 信号の概要 HDMI の概要と信号構造 TMDS 信号規格概要 11 第 2 章 HDMI 測定評価 コンプライアンステスト 機器および測定のカテゴリ 12 2-
Agilent Technologies HDMI 測定評価ハンドブック ( 第 1 版 2013 年 1 月 ) 本資料は HDMI 測定評価ハンドブックのサンプルです 目次 Page 5 はじめに ( 本書の目的と対象読者 ) 7 第 1 章 HDMI 信号の概要 7 1-1 HDMI の概要と信号構造 8 1-2 TMDS 信号規格概要 11 第 2 章 HDMI 測定評価 11 2-1 コンプライアンステスト
＜参考＞
B-ISDN User-Network Interface - Physical Layer Specification for 25600kbit/s 1.1 2002 3 1 THE TELECOMMUNICATION TECHNOLOGY COMMITTEE ... 3... 4 1.1... 4 1.2... 4 kbit/s... 4 2.1... 4 2.1.1... 4 2.1.2...
Microsoft PowerPoint - TDSET3_10Base-T試験手順書_V1.2.ppt
TDSET3 10Base-T 試験手順書 TSC 資料 V1.2 2007 年 5 月 11 日作成 2008 年 10 月 21 日改訂 1 目次 1. Test 信号について 3 page 2. Template (Link Pulse) test の手順 5 page 3. Template (MAU) test の手順 14 page 4. Template (TP_IDL) test の手順
電力線重畳型機器認証技術
1 電力線重畳型認証技術 RFID over Power Line System ソニー株式会社コーポレート R&D 新規事業創出部門ホームエネルギーネットワーク事業開発部 和城賢典 2012 年 4 月 17 日 2 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 3 内容 イントロダクション 基本構造 測定結果 EV 充電スタンドへの取り組み 4 RFID の原理
JAJP.qxd
Agilent PSA LAN 217 LAN LAN PSALAN 217 802.11a/b/gLAN 6 6 12 8 8 11 CCDF 9 2 3 PSALAN 802.11b DSSS/CCK/PBCC 802.11a OFDM 802.11g OFDM/ PHY ERP 217 IEEE EVM IEEE 802.11 EVMEVM CCDF PSA 140 40 MHz 122 80
JA.qxd
Application Note Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth 2 Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth Bluetooth
[FX18]シリーズカタログ
![[FX18]シリーズカタログ](/thumbs/94/121802831.jpg "[FX18]シリーズカタログ")
ICR (db) 6 5 3 2 ICR 1 ICR IEEE spec 2 4 6 8 1 Z (Ohms) 11 15 1 95 Impedance 9.2.4.6.8 1 Time (ns) 213.9 FX18-6 S -.8 SH FX18-6 P -.8 SH FX18-6 P -.8 SV 1 FX18-6 S -.8 SV 15 FX18-6 PS -.8 H 15 Signal
Agilent U7238A MIPI D-PHY Infiniium Data Sheet エンベディッド D-PHY データ リンクの検証とデバッグ Agilent U7238A MIPI D-PHY Infiniium D-PHY CSI DSI D-PHY U7238A MIPI D-PHY
Agilent U7238A MIPI D-PHY Infiniium Data Sheet エンベディッド D-PHY データ リンクの検証とデバッグ Agilent U7238A MIPI D-PHY Infiniium D-PHY CSI DSI D-PHY MIPI Alliance Specification for D-PHY v0.90.00 Section 8 4 GHz TX MIPI
Microsoft PowerPoint - 山形大高野send ppt [互換モード]
![Microsoft PowerPoint - 山形大高野send ppt [互換モード]](/thumbs/96/127884904.jpg "Microsoft PowerPoint - 山形大高野send ppt [互換モード]")
, 2012 10 SCOPE, 2012 10 2 CDMA OFDMA OFDM SCOPE, 2012 10 OFDM 0-20 Relative Optical Power [db] -40-60 10 Gbps NRZ BPSK-SSB 36dB -80-20 -10 0 10 20 Relative Frequency [GHz] SSB SSB OFDM SSB SSB OFDM OFDM
Keysight E4887A HDMI TMDS 信号発生器プラットフォーム
Keysight E4887A HDMI TMDS Data Sheet Version 2.1 02 Keysight E4887A HDMI TMDS - Data Sheet HDMI 1.3 HDMI High-Definition Multimedia Interface HDMI HDMIHDMI HDMI DSO80000 HDMI N5399A E5971C TDR 86100C DCA-J
untitled
LeCroy Technical Seminar WaveExpert April 13, 2005 LJDN-ST-WE-0204-0001 WaveExpert WaveExpert WaveExpert NRO WaveExpert LeCroy Japan, May 13, 2005 Page 2 Page 1 WaveExpert LeCroy Japan, May 13, 2005 Page
DS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
DS90LV047A
3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS
5989_2423JAJP.qxd
Agilent FPGA White Paper .......................................................... 2...................................................... 3 FPGA.................................... 4 FPGA.................................
XV-Z9000表1-表4
R 2 3 ! @ # $ % ^ &! @ # $ % ^! @ # $ % ^! @ # $ % 4 5 6 7 8 9 10 11 35 32 90 90 17 12 13 62 36, 41 36, 41 33 32 33 63 40 17 14 29, 30 24 26, 27 25 30 28 18 28 15 18 32 33 34 62 50 33 62 63 34 18 36 40
MAX4886 DS.J
19-0807; Rev 0; 4/07 EVALUATION KIT AVAILABLE μ PART TEMP RANGE PIN- PACKAGE PKG CODE ETO+ -40 C to +85 C 42 TQFN-EP* T42359OM-1 * EYE DIAGRAM ( = 3.3V, f = 2.6GHz 600mV P-P PRBS SIGNAL+) * PRBS = PSUEDORANDOM
SerialATA ATA Embedded Clocking 8B10B coding 2 pair Hot Plug ATA ATA (150MB/s ) 10 roadmap 2004/2/17 SATA Overview Page 2
2004.2.17 akinori_maeda@agilent.com SerialATA ATA Embedded Clocking 8B10B coding 2 pair Hot Plug ATA ATA (150MB/s ) 10 roadmap 2004/2/17 SATA Overview Page 2 SATA PC JBOD 2004/2/17 SATA Overview Page 3
5989-4866JAJP.qxd
Agilent Data Sheet 2 3 26 24 22 20 18 16 14 12 10 0.1 750 1700 2200 2700 3200 4 0.2 0.15 0.1 0.05 0 0.05 0.1 0.15 0.2 0.1 200 800 1400 2000 2800 3200 5 6 40 50 60 70 80 90 100 110 120 130 140 150 160 9
Keysight Technologies InfiniiumオシロスコープによるUSB 2.0コンプライアンス・テスト
Keysight Technologies Infiniium USB 2.0 Application Note USB Universal Serial Bus 1995 PC PC PC USB USB USB 30 USB 1 127 USB 1.1 Low Speed 1.5 Mb/s Full Speed 12 Mb/s USB-Implementers Forum USB-IF 2000
01_TERA_AP.pdf
Category 7 A /Class F A SECTION CONTENTS.0 www.siemon.com TERA 8 7 7 8 TEMPEST www.siemon.com. Broadband Video (-pair) Voice (-pair) 0/00 Ethernet (-pair). www.siemon.com TERA-MAX 9 www.siemon.com. TERA
Microsoft Word - Quadro Mシリーズ_テクニカルガイド_R1-2.doc
(2016/01/28) グラフィックス アクセラレータ Quadro M シリーズ - 1 - 1. 機能仕様 Quadro M5000/M4000 型名 N8005-FS61/122 N8005- FS60/121 製品名 Quadro M5000 Quadro M4000 GPU NVIDIA Quadro M5000 NVIDIA Quadro M4000 メモリ 8GB 256bit GDDR5
OPA134/2134/4134('98.03)
OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In
Keysight Technologies N1055A リモート・ヘッド・モジュール 35/50 GHz 2/4ポートTDR/TDT
Keysight Technologies N1055A 35/50 GHz 2/4 TDR/TDT 86100D DCA-X Data Sheet 10/25/28 Gbps 40G/100G /S TDR/TDT S 16 28 Gb/s IEEE 802.3 ba/bj/bm 40 Gb/100 Gb OIF Optical Inter-networking Forum CEI 3.0 PCI
高周波同軸コネクタ
RF circuit ANT Probe Signal in Signal out Probe Signal out Signal in RF circuit ANT Probe Probe Signal in Signal out Signal out Signal in RF ANT. RF ANT. Probe Probe Signal out Signal out Signal in Signal
Microsoft PowerPoint - ADS2009_SI._Intro_U.ppt
Advanced Design System 2009 デジタルアプリケーション向け EDA ソリューションのご紹介 1 こんなことで お困りではないですか 利用していた IC が製造中止ピンコンパチ代替 IC を利用急に動かなくなった 部品調達コストの関係で DDR メモリから DDR2 メモリへ切り替え高速なメモリバス設計は初めて自信が持てない データ伝送 PHY を PCI Express に決定さて
メモリ トレンド DDR4 と LPDDR4 の速度域が重なる V DDR4 1.8V 1.2V LPDDR4 1.1V DDR4 と LPDDR4 の速度域が重なる DDR2 DDR3 DDR4 LPDDR1/2/3/
キーサイトウェブセミナー 2016 誰もが陥る DDR メモリトラブル回避法 キーサイト テクノロジー合同会社アプリケーションエンジニアリング部門小室行央 メモリ トレンド DDR4 と LPDDR4 の速度域が重なる 12800 6400 3200 1600 800 400 200 100 1.5V DDR4 1.8V 1.2V LPDDR4 1.1V DDR4 と LPDDR4 の速度域が重なる
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
5988_4096JA.qxd
Agilent Infiniium 89601A Product Note Agilent Infiniium 1.......................................................................... 3 1.1 89601A VSA................................................... 3
Slide 1
CMOS イメージセンサ向けプローブカードに求められる 信号の高速化と低電源ノイズ要求に対する最近の取り組みについて Minoru Mikami, Electrical Design Engineer Formfactor Inc. SPG Group Agenda 1. Overview 2. CIS(CMOS Image Sensor) Probe Card History 3. MIPI D-PHY
01-40
vol. 10 sep.2015 rental guide and price list projector, screen, display switcher, converter, distributors cable, recorder, camera, PC video conference system audio equipment... and more. 25 INDEX P.03
86100C license installation
86100C オプション 400 簡易取り扱い説明 以下のオプションで 14 日間のお試しライセンスがご利用頂けるようになりましたこの資料はオプションの 400 簡易取り扱い説明書です 86100C-200 拡張ジッタ解析ソフトウェアご利用に際しては 86100C-001 拡張トリガ機能が必要です 86100C-201 アドバンスド波形解析ご利用に際しては 86100C-001 拡張トリガ機能が必要です
LTC 単一5VAppleTalk トランシーバ
LTC µ µ µ µ TYPICAL APPLICATI O LTC 0.µF CHARGE PMP CPEN EN EN O O 0 DO 0 V µf 0.µF µf D D = Ω TO 0Ω Ω TO 0Ω 00pF LTC TA0 - LTC ABSOLTE AXI RATI GS Supply Voltage ( )... V Input Voltage Logic Inputs...
Keysight Technologies スイッチング電源の測定
Keysight Technologies Application Note Keysight InfiniiVision 3000T/4000 X Keysight 3000T 4000 X Switching Mode Power Supply SMPS (DUT) SMPS Keysight InfiniiVision 3000T 4000 X DSOX3PWR DSOX4PWR Power
Keysight Technologies PNA-Xシリーズ マイクロ波ネットワーク・アナライザ
Keysight Technologies PNA-X PNA-X Application Note VNA CWRF/ VNA /DC S S 1 db P1 db IMD3IP3 VNA PNA-X 1 S PNA-X4 2 PNA-X SRF 2PNA-X 1408-12 RF S 5989-4839JAJP ... 2... 4 RF... 5 RF... 6... 7... 8 PNA-X
untitled
LeCroy Corporation 700 Chestnut Ridge Road Chestnut Ridge, NY, 10977 6499 Tel: (845) 578 6020, Fax: (845) 578 5985 Internet: www.lecroy.com 2010 by LeCroy Corporation. All rights reserved. LeCroy and other
No Slide Title
1 2 3 4 5 6 7 8 9 60 50 40 30 20 10 0 10 Computer 4-Port Hub PoE Clock PDA or Tablet VoIP Phone Wireless Access Point IP Security Camera Laptop Watts Power Consumption (W atts) Range of Operation 11 Switching
著作権保護法の順守と免責 損害 保証の免責 :( 著作権保護法の順守 ) CSSCV503ZK-HDCP は HDCP 解除機ではありません HDMI -> 12G-SDI コンバーターです HDCP を解除する設定で出荷する場合は 弊社での保証はなくなります お客様全責任 弊社保証の免責 HDCP
取扱説明書 rev: 181026 著作権保護法の順守と免責 損害 保証の免責 :( 著作権保護法の順守 ) CSSCV503ZK-HDCP は HDCP 解除機ではありません HDMI -> 12G-SDI コンバーターです HDCP を解除する設定で出荷する場合は 弊社での保証はなくなります お客様全責任 弊社保証の免責 HDCP を解除して使用する場合は ユーザーの全責任に於いて 著作権保護法を順守して使用してください
Microsoft Word - SPARQアプリケーションノートGating_3.docx
SPARQ を使用したフィクスチャの S パラメータ抽出 TECHNICAL BRIEF 伊藤渉 Feb 3, 2014 概要 SMA や K コネクタ等ではない非同軸タイプのコネクタを使用する DUT をオシロスコープで測定するにはコネクタの変換の為にフィクスチャを使用します このフィクスチャの伝送特性を差し引き DUT のみの特性を求めたい場合 フィクスチャの伝送特性を抽出することは通常では困難です
DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
Keysight Technologies CMOSイメージセンサのランダム・テレグラフ・ノイズ(RTN)評価
Keysight Technologies CMOS (RTN) RTS noise measurement using the B1500A' s WGFMU Module Application Note Random Telegraph Noise, RTN MOS-FET RTN 22 nm CMOS RTN CMOS CMOS RTN RTN - IV RTN B1530A Waveform
JAJP.indd
Agilent Data Sheet www.agilent.co.jp/find/pcie 2 Gen 2 Ready TCL Windows DCOM Agilent E2960B N2X E2960A PCIe TM 2.0 GUI PCIe 2.0 E2960B API E2960AGen 1 API Gen 1 Gen2 PCI Express Gen 1 E2960B PCI Express
Microsoft Word - [AIM]_AEX-BNC100_manual_DRAFT008
![Microsoft Word - [AIM]_AEX-BNC100_manual_DRAFT008](/thumbs/91/104934696.jpg "Microsoft Word - [AIM]_AEX-BNC100_manual_DRAFT008")
AEX-BNC100 HDMI 同軸 BNC 延長器双方向赤外線通信機能付き ユーザーマニュアル rev: 20120719A008 Safety and Notice HDMI 同軸 BNC 延長器を 安全にご使用いただく為に 他の電子機器等と同じく本製品をご使用の際にはマニュアルに記載された事項に注意していただく必要があります 機器の破損や不具合を避ける為にも 本ユーザーマニュアルの安全性に関する説明をご覧ください
DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル
DL1720/DL1740 IM 701710-01 http://www.yokogawa.co.jp/measurement/ 0120-137046 tmi-cs@csv.yokogawa.co.jp FAX 0422-52-6624 Disk No. DL30 2nd Edition : July 2001 (YK) All Rights Reserved, Copyright 2001 Yokogawa
掲載している製品の特性及び仕様は 参考値です 製品のご使用に当たっては 最新の納入仕様書 / 参考図にてご確認下さい
掲載している製品の特性及び仕様は 参考値です 製品のご使用に当たっては 最新の納入仕様書 / 参考図にてご確認下さい 掲載している製品の特性及び仕様は 参考値です 製品のご使用に当たっては 最新の納入仕様書 / 参考図にてご確認下さい Network Analyzer Test Set Test Port D.U.T Termination Test Port Cable 掲載している製品の特性及び仕様は
本日の内容 の規格概要 測定の勘所 デバッグテクニックとトラブル事例 測定ソリューション Page 2
Gen1/2 規格概要と測定 デバッグ勘所 2015 年 12 月 9 日 キーサイト テクノロジー合同会社アプリケーションエンジニアリング部門 本日の内容 の規格概要 測定の勘所 デバッグテクニックとトラブル事例 測定ソリューション Page 2 このセミナーでお伝えしたいこと Gbps 級の高速信号は世界が違います 規格書を読み 仕様を理解する シグナル インテグリティ設計が必須 デバッグに備え
Keysight Technologies 物理層テスト・システム・ソフトウェア(PLTS)2016
Keysight Technologies (PLTS)2016 PLTS 2016 Technical Overview 2 Keysight (PLTS)2016 - Technical Overview PLTS 2016 (PLTS)2016 (SI) 2016 PLTS PLTS PLTS 2016PNA/ENA PXIe TDR N1055A 7 ps 16 TDR 2PLTS 2016
Microsoft Word - TestProcedure_J.doc
1 シリアル ATA 1.0a コンプライアンス テスト手順 目次 1 はじめに 5 2 必要機器 6 2.1 機器のセットアップ 7 2.2 テストPCのオペレーティング システム ソフトウェア ドライバ セットアップ ファイル 7 2.2.1 オペレーティング システム 7 2.3 アプリケーション ソフトウェア 7 2.3.1 テスト機器のセットアップ ファイル 7 3 テスト機器のセットアップ
Keysight MIMO MIMO Cluster n Path n σ n, AoA σ n, AoD Θ n, AoA MS/UE Array Boresight Rx0 Tx0 Θ n, AoD LOS BS Array Boresight Θ n+1, AoA Rx1 Tx1 Path n
Keysight MIMO MIMO Cluster n Path n σ n, AoA σ n, AoD Θ n, AoA MS/UE Array Boresight Rx0 Tx0 Θ n, AoD LOS BS Array Boresight Θ n+1, AoA Rx1 Tx1 Path n+1 Cluster n+1 ... 3 1. MIMO... 3 1.1 MIMO 1.2 MIMO
02_Matrox Frame Grabbers_1612
Matrox - - Frame Grabbers MatroxRadient ev-cxp Equalizer Equalizer Equalizer Equalizer 6.25 Gbps 20 Mbps Stream channel Control channel Stream channel Control channel Stream channel Control channel Stream
INDEX PAGE 1. Evaluation Method 1 1. 測定回路 Measurement Circuits 3 (1) 静特性 待機電力特性 通電ドリフト特性 その他特性 Steady state, Standby power, Warm up voltage drift and
C268 53 1 1/35 INDEX PAGE 1. Evaluation Method 1 1. 測定回路 Measurement Circuits 3 (1) 静特性 待機電力特性 通電ドリフト特性 その他特性 Steady state, Standby power, Warm up voltage drift and Other characteristics (2) 入力サージ電流 (
Keysight Technologies マルチ･プロトコル & ロジック･アナライザ
Keysight Technologies & PCI Epress MIPI M-PHY /D-PHY SM DDR2/3/4 FPGA 16850 U4431A MIPI M-PHY 02 Keysight & 16850 www.keysight.co.jp/find/16850 16851A 34ch 1,985,989 16852A 68ch 2,541,361 16853A 102ch
(2/17) 5 4 C 2 7%RH 6
V o l t a g e P r o t e c t i o n D e v i c e s October 217 AVR AVRM, AVR-M AVRM168/AVR-M168 JIS 168 [EIA 63] AVRM212/AVR-M212 JIS 212 [EIA 85] AVRL AVRL JIS 5 [EIA 42] AVRL16 JIS 168 [EIA 63] AVRH AVRH
1.1 機器のセットアップ Infiniium DCA 86100C/54754A タイムドメイン リフレクトメータ 注意 :TDR 測定を行なう際 事前に静電気に対する対策をおこたると サンプリングヘッドを破損することがあります 測定の際には 必ず導電マットとリストストラップを使用して
USB2.0 TDR 測定ガイド Feb.2007 アジレント テクノロジー株式会社 1 必要な機材 Infiniium -J 86100 C DCA 広帯域オシロスコープ 54754A 差動 TDRモジュール TDR 校正用アクセサリ Load (50 Ω) 2 個 Short 2 個 { またはN1024A TDR 校正キット } SMA( オス- オス ) 50Ω 同軸ケーブル2 本 { 上記
InfiniiSimによるオシロスコープの観測点移動
Keysight Technologies InfiniiSim によるオシロスコープの観測点移動 シミュレーションを利用した仮想プロービングポイントでの波形表示 Application Note 02 InfiniiSim によるオシロスコープの観測点移動 Application Note はじめに Infiniium シリーズオシロスコープは測定した波形にオプションの InfiniiSim 機能によるシミュレーションを適用することにより回路条件等を変えた場合の波形を表示することができます
INDEX 1. 測定方法 Evaluation Method PAGE 1.1 測定回路 Circuit used for determination 測定回路 1 Circuit 1 used for determination... 4 静特性 Steady state data 通電ドリフト
A265 53 01 1/18 INDEX 1. 測定方法 Evaluation Method PAGE 1.1 測定回路 Circuit used for determination 測定回路 1 Circuit 1 used for determination... 4 静特性 Steady state data 通電ドリフト特性 Warm up voltage drift characteristics
LTC ビット、200ksps シリアル・サンプリングADC
µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE
LP-XU73/LP-SU70 This LCD Projector is designed for use in Japan only and cannot be used in any other country.
LP-XU73/LP-SU70 This LCD Projector is designed for use in Japan only and cannot be used in any other country. 20cm 50cm 1m 50cm 20 20 1 3 4 5 8 7 2 9 6 1 2 * * y q w e r t y u i o!0!1 q w e r t
HyperLynxを用いたUSB3.0 IBIS-AMI Compliance Test Simulation Kit
The Application of Simulation Kit Using USB3.0 IBIS-AMI Model Motoaki Matsumura FUJITSU SEMICONDUCTOR LIMITED Asian IBIS Summit Yokohama, JAPAN November 16, 2012 Outline USB3.0 Compliance Simulation using
M9077A無線LAN a/b/g/n/ac M9391A PXIeベクトル・シグナル・アナライザ用Xシリーズ測定アプリケーション
M9077A LAN 802.11a/b/g/n/ac M9391A PXIe X Technical Overview IEEE 802.11a/b/g/n/ac LAN 802.11ac 20/40/80/160 MHz 80 80 MHz PCSCPI SCPI 1 M9391A PXIe VSA 4 LAN 802.11a/b/g/n/ac X Agilent M9391A PXIePXI
ABSOLUTE MAXIMUM RATINGS Supply Voltage,...-.5V to 5.V Input Voltage (LVDS, TTL)...-.5V to ( +.5V) Output Voltage (LVDS)...-.5V to ( +.5V) Continuous
9-48; Rev ; 3/ PART TEMP. RANGE PIN-PACKAGE UCM C to +85 C 48 TQFP MAX3869 LASER DRIVER OPTICAL TRANSCEIVER 2.5Gbps MAX383 4-CHANNEL INTERCONNECT MUX/DEMUX 622Mbps CROSSPOINT SWITCH SONET SOURCE A SONET
JAJP.indd
Agilent Application Note 1....1 2. MIMO...2 2.1...2 2.2 MIMO...3 3. Agilent MIMO...4 3.1 P...4 3.2 U2000 USB...7 4....10 4.1 P...11 4.2 U2000...16 2 T 0 T 1 = 1.15 0.26 0.39 1.03 R 0 R 1 CB.log 2 1 C MIMO
A Responsive Processor for Parallel/Distributed Real-time Processing
E-mail: yamasaki@{ics.keio.ac.jp, etl.go.jp} http://www.ny.ics.keio.ac.jp etc. CPU) I/O I/O or Home Automation, Factory Automation, (SPARC) (SDRAM I/F, DMAC, PCI, USB, Timers/Counters, SIO, PIO, )
LM837 Low Noise Quad Operational Amplifier (jp)
Low Noise Quad Operational Amplifier Literature Number: JAJSBB7 600 Low Noise Quad Operational Amplifier 2000 8 Converted to nat2000 DTD ds009047tl/h/9047 33020 19860602 10 V/ s ( ); 8 V/ s ( ) 25 MHz
j9c11_avr.fm
AVR Type: AVR-M AVRL Issue date: September 211 RoHS EU Directive 22/95/EC PBB PBDE (1/1) SMD RoHS AVR AVR-M AVRL Varistor 2Zener diode Current(A) Positive direction 1 1 1 2 1 3 1 4 1 5 Zener diode /Vz:6.8V
ATLAS 2011/3/25-26
ATLAS 2011/3/25-26 2 LHC (Large Hadron Collider)/ATLAS LHC - CERN - s=7 TeV ATLAS - LHC 1 Higgs 44 m 44m 22m 7000t 22 m 3 SCT( ) SCT(SemiConductor Tracker) - - 100 fb -1 SCT 3 SCT( ) R eta=1.0 eta=1.5
INDEX PAGE 1. Evaluation Method 1 1. 測定回路 Measurement Circuits 3 (1) 静特性 待機電力特性 通電ドリフト特性 その他特性 Steady state, Standby power, Warm up voltage drift and
C267 53 1A 1/35 INDEX PAGE 1. Evaluation Method 1 1. 測定回路 Measurement Circuits 3 (1) 静特性 待機電力特性 通電ドリフト特性 その他特性 Steady state, Standby power, Warm up voltage drift and Other characteristics (2) 入力サージ電流 (
MAX3814 DS.J
EVALUATION KIT AVAILABLE ± PART TEMP RANGE PIN- PACKAGE PKG CODE CHJ+ 0 C to +70 C 32 TQFP H32-1 19-0813; Rev 0; 5/07 TERMINATED TO V CC IND+/- 4 OUTD+/- INC+/- INB+/- INA+/- EQUALIZER 2 3 4 LIMITING AMPLIFIER
FEEL Prod Grap PH_Artwork_P0CAH QSG JP A6_ _Rev.4.indd
M100 Stereo Multi-Effects Processor with Legendary TC Reverbs and Effects 2 M100 3 ¼" TS 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. MUSIC Group MIDAS KLARK TEKNIK LAB GRUPPEN
Product Data: 3053型 LAN-XI 12ch モジュール Japanese (BP2332)
PRODUCT DATA 3053 LAN-XI 12ch 12ch 3053 LAN-XI 12 ch 12ch 12 3053 LAN-XI LAN-XI ODS 12ch PULSE 7708 PC LAN-XI Notar 12ch 25.6 khz 130 db 24-bit 65.5 khz CCLD CCLD Deltatron ICP IEPE LAN DCPoE IEEE 802.3af
三菱光デバイス
0.9 0.8 0.7 0.6 500 0.5 y 0.4 0.3 490 0.2 0.1 0.0 0.0 520 480 540 srgb CMY D65 Laser Display 560 580 600 620 700 470 460 380 0.1 0.2 0.3 0.4 x 0.5 0.6 0.7 0.8 RED [638nm] (Display System etc.) ML562G84
Express5800/320Fa-L/320Fa-LR
7 7 Phoenix BIOS 4.0 Release 6.0.XXXX : CPU=Pentium III Processor XXX MHz 0640K System RAM Passed 0127M Extended RAM Passed WARNING 0212: Keybord Controller Failed. : Press to resume, to setup
5989_0871JA.qxd
Agilent 89650S Technical Overview 89650S 4080 MHz75 db3 Hz 26.5 GHzRF/ 89650SAgilentPSA 89601A E4440A PSA PSA Agilent PSAIF 10 MHz FFT 3 E4443A 20 MHz6.7 GHz E4445A 20 MHz13.2 GHz E4440A 20 MHz26.5 GHz
IBIS Quality Framework IBIS モデル品質向上のための枠組み
Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景
PowerPoint Presentation
/ 2008/04/04 Ferran Salleras 1 2 40Gb/s 40Gb/s PC QD PC: QD: e.g. PCQD PC/QD 3 CP-ON SP T CP-OFF PC/QD-SMZ T ~ps, 40Gb/s ~100fJ T CP-ON CP-OFF 500µm500µm Photonic Crystal SMZ K. Tajima, JJAP, 1993. Control
データ シート TekExpress 10GBASE-T 自動コンプライアンス ソフトウェア 特長 10GBASE-T PHYコンプライアンスの自動化ソリューション ワンボタン操作によるマルチ テストと 4 チャンネル サポート 解析のためのマージンと統計情報を含む詳細なテスト レポート ユーザ定義
データ シート TekExpress 10GBASE-T 自動コンプライアンス ソフトウェア 特長 10GBASE-T PHYコンプライアンスの自動化ソリューション ワンボタン操作によるマルチ テストと 4 チャンネル サポート 解析のためのマージンと統計情報を含む詳細なテスト レポート ユーザ定義モードではパラメータが設定でき 特性評価 マージン解析が可能 オシロスコープ上 またはPCによるリモート制御で効率的なテストが実行可能
MDS_PowerSupplies_JP_
Medical Power Supplies From The World s o. Power Supply Company pril 207 www.deltapsu.com ...... 2-3... 4-3 MDS 040PS (2/5/8/)... 4 MDS 065PS (2/5/8/)... 5 MDS 00PS (2/5/8/)... 6 MDS 00BPS (2/5/8/)...
LT 高信号レベル・アップコンバーティング・ミキサ
LT 高信号レベルアップコンバーティング ミキサ 特長 MHz RF RF IF IP 7dBm 9MHz dbm IF db RF LO dbm LO 二重平衡ミキサ イネーブル機能.V~.Vの単一電源電圧範囲 露出パッド付き ピン TSSOPパッケージ アプリケーション CATV ダウンリンク インフラストラクチャ ワイヤレス インフラストラクチャ 高直線性ミキサ アプリケーション 概要 LT
Title
B-4 Ethernet / USB2.0 インタフェースの評価手法 脇本雄太 はじめに 今日のデジタル コンシューマ市場の動向 PC 及びインターネットの普及 各家庭で高速インターネットに接続が可能に ADSL から FTTH へ 地上デジタル放送開始 高画質映像データ タブレット端末 スマートフォンの普及 ユビキタス 市場の要求 データの共有 ネットワークの構築 容易な接続 面倒な設定なしで簡単に接続
AN15880A
DATA SHEET 品種名 パッケージコード QFH064-P-1414H 発行年月 : 2008 年 12 月 1 目次 概要.. 3 特長.. 3 用途.. 3 外形.. 3 構造...... 3 応用回路例.. 4 ブロック図.... 5 端子.. 6 絶対最大定格.. 8 動作電源電圧範囲.. 8 電気的特性. 9 電気的特性 ( 設計参考値 )... 10 技術資料.. 11 入出力部の回路図および端子機能の
LP-XF4 This LCD Projector is designed for use in Japan only and cannot be used in any other country. 4 3 4 5 6 7 9 3 4 5 6 8 30 30 30 3 33 34 35 38 4 4 4 43 46 47 5 5 53 55 56 57 58 60 6 63 64 66 m