6

Transcription

1 Stellaris LM3S9B96 Microcontroller 15 章同期式シリアル インターフェイス (SSI) JAJU139 SPMS182D 翻訳版 (15 章 ) 最新の英語版 : この資料は Texas Instruments Incorporated(TI) が英文で記述した資料を 皆様のご理解の一助として頂くために日本テキサス インスツルメンツ ( 日本 TI) が英文から和文へ翻訳して作成したものです 資料によっては正規英語版資料の更新に対応していないものがあります 日本 TI による和文資料は あくまでも TI 正規英語版をご理解頂くための補助的参考資料としてご使用下さい 製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい TI および日本 TI は 正規英語版にて更新の情報を提供しているにもかかわらず 更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません

2 JAJU 同期式シリアル インターフェイス (SSI) Stellaris は 2 つの同期式シリアル インターフェイス (SSI) を内蔵しています SSI は Freescale SPI MICROWIRE Texas Instruments 同期式シリアル インターフェイスをサポートするペリフェラルとクロック同期式でシリアル通信するためのマスタやスレーブとなることができます Stellaris LM3S9B96 は 次のような機能を持つ 2 つの SSI モジュールを内蔵しています Freescale SPI MICROWIRE Texas Instruments クロック同期式シリアルをサポート マスタモード およびスレーブモードをサポート プログラマブルなクロック ビット レートとプリスケーラ 送信用と受信用にそれぞれ 16 ビット 8 段の FIFO をサポート プログラマブルなデータ フレーム サイズ (4~16 ビット ) 診断 / デバッグ テスト用の内部ループバック テスト モード 標準的な FIFO ベースの割り込みおよび送信終了割り込み μdma ( マイクロ ダイレクト メモリ アクセス ) コントローラを使用した 効率的な転送 - 送信用と受信用にそれぞれチャネルをサポート - データが FIFO にある場合にアサートされる受信シングルリクエストや FIFO に 4 つ以上のデータがある場合にアサートされる受信バースト リクエスト - FIFO に空きがある場合にアサートされる送信シングルリクエストや FIFO に 4 つ以上の空きがある場合にアサートされる送信バースト リクエスト Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 15 章翻訳版

3 15.1 ブロック図 図 SSI モジュールのブロック図 15.2 信号の説明 表 15-1 と表 15-2 に SSI モジュールの外部信号の一覧と それぞれの機能を示します SSI 信号はいくつかの GPIO 信号とマルチプレクスされており リセット後は GPIO 信号として機能しますが SSI0Clk SSI0Fss SSI0Rx SSI0Tx の各ピンは SSI 信号になります 以下の表中 ピン マルチプレクシング / ピン割り当て の列に SSI の各信号が割り当てられている GPIO を示します SSI 信号を選択するには GPIO 代替機能選択 (GPIOAFSEL) レジスタの AFSEL ビットを 1 にセットする必要があります カッコ内の数値は GPIO ポート ピンに SSI 信号を割り当てるために GPIO ポート制御 (GPIOPCTL) レジスタの PMCn に設定する値を示しています GPIO の設定の詳細については P304 の General-Purpose Input/Outputs (GPIOs) ( 汎用入出力 (GPIO)) を参照してください 2

4 表 SSI の信号 (100LQFP) ピンピン マルチプレクシング / バッファのピン番号入出力説明名称ピン割り当てタイプ a SSI0Clk 28 PA2 (1) I/O TTL SSI モジュール 0 クロック SSI0Fss 29 PA3 (1) I/O TTL SSI モジュール 0 フレーム SSI0Rx 30 PA4 (1) I TTL SSI モジュール 0 受信 SSI0Tx 31 PA5 (1) O TTL SSI モジュール 0 送信 SSI1Clk SSI1Fss SSI1Rx SSI1Tx PF2 (9) PE0 (2) PH4 (11) PF3 (9) PH5 (11) PE1 (2) PF4 (9) PH6 (11) PE2 (2) PH7 (11) PF5 (9) PE3 (2) a. TTL は ピンが TTL 互換の電圧レベルを持つことを示します I/O TTL SSI モジュール 1 クロック I/O TTL SSI モジュール 1 フレーム I TTL SSI モジュール 1 受信 O TTL SSI モジュール 1 送信 表 SSI の信号 (108BGA) ピンピン マルチプレクシング / バッファのピン番号入出力名称ピン割り当てタイプ a 説明 SSI0Clk M4 PA2 (1) I/O TTL SSI モジュール 0 クロック SSI0Fss L4 PA3 (1) I/O TTL SSI モジュール 0 フレーム SSI0Rx L5 PA4 (1) I TTL SSI モジュール 0 受信 SSI0Tx M5 PA5 (1) O TTL SSI モジュール 0 送信 SSI1Clk SSI1Fss SSI1Rx SSI1Tx J11 B11 B10 J12 F10 A12 K4 G3 A4 H3 K3 B4 PF2 (9) PE0 (2) PH4 (11) PF3 (9) PH5 (11) PE1 (2) PF4 (9) PH6 (11) PE2 (2) PH7 (11) PF5 (9) PE3 (2) a. TTL は ピンが TTL 互換の電圧レベルを持つことを示します I/O TTL SSI モジュール 1 クロック I/O TTL SSI モジュール 1 フレーム I TTL SSI モジュール 1 受信 O TTL SSI モジュール 1 送信 15.3 機能の説明 SSI は ペリフェラル デバイスから受信したデータのシリアル-パラレル変換を行います CPU はデータレジスタ コントロールレジスタ ステータスレジスタにアクセス可能です 送信パスと受信パスは内部 FIFO でバッファリングされており 内部 FIFO は送信モードと受信モードのそれぞれで最大 8 個の 16 ビットデータを格納できます SSI は μ DMA インターフェイスもサポートしています 送信 FIFO と受信 FIFO は μdma モジュールのデスティネーションア [ テキストを入力してください ]

5 ドレス / ソースアドレスに設定することができます μdma は SSIDMACTL レジスタ (P675 参照 ) の該当するビットを 1 にセットすることでイネーブルになります ビット レートの生成 SSI は シリアル出力クロックを生成するための プログラマブルなビット レート クロック分周器およびプリスケーラが組み込まれています サポートされるビット レートは 2MHz 以上ですが 最大ビット レートはペリフェラル デバイスによって決まります シリアル ビット レートは入力クロック (SysClk) を分周することで生成されます クロックは最初に 2~254 の中の偶数のプリスケール値 CPSDVSR で分周されます この CPSDVSR は SSI クロック プリスケール (SSICPSR) レジスタ (P668 参照 ) にプログラムします クロックはさらに 1~256 までの値 (1+ SCR) で分周されます ここで SCR は SSI コントロール 0(SSICR0) レジスタ (P661 参照 ) にプログラムします 出力クロック SSIClk の周波数は次の式で定義されます SSIClk = SysClk / (CPSDVSR * (1 + SCR)) 注 : マスタ モードの場合は システム クロックが SSIClk よりも 2 倍以上高速である必要があります スレーブ モードの場合は システム クロックが SSIClk よりも 12 倍以上高速である必要があります SSI の AC タイミングは P 1212 の 同期式シリアル インターフェイス (SSI) を参照してください FIFO の動作 送信 FIFO 送信 FIFO は 16 ビット幅 8 段の FIFO メモリ バッファです CPU が SSI データ (SSIDR) レジスタ (P 665 参照 ) へ書き込むとデータが FIFO に転送され さらに送信ロジックに転送されます マスタまたはスレーブとして設定されている場合 送信 FIFO に書き込まれたデータはシリアルデータとして SSITx ピンから出力されます スレーブ モードでは マスタがトランザクションを開始するごとに SSI がデータを送信します 送信 FIFO が空の状態でマスタがトランザクションを開始してきた場合 スレーブモードでは送信 FIFO 内の 8 番目の値 つまり最新の値を送信します 送信 FIFO に書き込まれた値の数が 8 個より少ない場合は 0 が送信されます 必要に応じて 有効なデータが FIFO に存在するかどうか注意してください SSI は FIFO が空の時に割り込みやμDMA リクエストを生成することが可能です 受信 FIFO 受信 FIFO は 16 ビット幅 8 段の FIFO メモリ バッファです シリアル インターフェイスから受信されたデータは CPU が SSIDR レジスタを読み出すことにより リード FIFO からデータを読み出されるまでバッファに格納されます マスタまたはスレーブとして設定されている場合 シリアルデータは SSIRx ピンで受信され 受信 FIFO にパラレル データとしてロードされます 割り込み SSI は 次に示す割り込みを生成することが可能です 4

6 送信 FIFO サービス ( 送信 FIFO 内のデータが 1/2 以下の場合 ) 受信 FIFO サービス ( 受信 FIFO 内のデータが 1/2 以上の場合 ) 受信 FIFO タイムアウト 受信 FIFO オーバーラン 送信終了 すべての割り込みイベントは 割り込みコントローラに送信される前に OR されるため SSI はアクティブな割り込みの数に関係なく コントローラに対して一つの割り込みリクエストを生成します 4 つの独立したマスカブル割り込みは SSI 割り込みマスク (SSIIM) レジスタ (P669 参照 ) の該当するビットを 0 にクリアすることでマスクできます 同様に 該当するマスク ビットを 1 にセットすると 割り込みがイネーブルになります 個々の割り込みは OR されて一つになっているため グローバル割り込みやモジュラー デバイス ドライバを割り込みハンドラとして使用することが可能になります また 送信割り込みや受信割り込みはステータスレジスタにより判別できますので FIFO のトリガ レベルに応じてデータのリードやライトが可能です 個々の割り込みソースのステータスは SSI ロウ割り込みステータス (SSIRIS) レジスタと SSI マスク割り込みステータス (SSIMIS) レジスタ ( それぞれ P 670 および P 672 を参照 ) から読み出せます 受信 FIFO には (SSIClk が現在アクティブかどうかにかかわらず ) SSIClk 換算で 32 クロック分のタイムアウト期間があり これは受信 FIFO が EMPTY 状態から not-empty 状態になった時にカウントが開始されます 32 クロックが経過しないうちに受信 FIFO が空になった場合は タイムアウト期間がリセットされます 受信 FIFO タイムアウト割り込みを使用する場合は 受信 FIFO を読み出した直後に ISR で SSI 割り込みクリア (SSIICR) レジスタの RTIC ビットに 1 を書き込んで 受信 FIFO タイムアウト割り込みをクリアして下さい このとき 割り込みをクリアする前に ISR から復帰することのないようにしてください そうでないと ISR が再度発生します 送信終了割り込みは データが完全に送信されると発生します この割り込みを使用すると SSI モジュール クロックをオフにしたり スリープ モードに入ってもよいタイミングを知ることができます また データの送信とデータの受信は同時に完了するため 送信終了割り込みにより 受信 FIFO タイムアウトを待つことなく 受信データをリードすることも可能です フレーム フォーマット各データ フレームは 4 ビット長 ~16 ビット長から選択することができ MSB ファーストで送信されます 選択可能な基本フレーム フォーマットは次の 3 つです Texas Instruments 同期式シリアル Freescale SPI MICROWIRE いずれのフォーマットも SSI がアイドル ステートの間 シリアル クロック (SSIClk) は非アクティブになり SSIClk はアクティブなデータの送受信期間中のみ 設定した周波数で出力します SSIClk がアイドル ステートであるということは タイムアウト期間後に受信 FIFO にデータが残っている場合に発生する受信タイムアウトとして利用することも可能です Freescale SPI と MICROWIRE のフレームフォーマットでは シリアル フレーム (SSIFss) ピンはアクティブ Low であり フレーム送信中は Low にアサートされます [ テキストを入力してください ]

7 Texas Instruments 同期式シリアルの場合は 各フレームが送信される前に SSIFss ピンから立ち上がりエッジに同期して 1 シリアル クロックのパルスが出力されます このフレームフォーマットでは SSI とスレーブ デバイスは SSIClk の立ち上がりエッジでデータを出力し 立ち下がりエッジで相手のデバイスからのデータをラッチします MICROWIRE フォーマットでは 他の 2 つのフォーマットでの全二重通信とは異なり 半二重で動作する特殊なマスタ スレーブ メッセージング技術を使用します このモードでは フレームの開始時に 8 ビットのコントロール メッセージをスレーブに送信します この送信中には SSI はデータを受信しません メッセージの送信後 スレーブはそのメッセージをデコードし 8 ビットのコントロール メッセージの最後のビットが送信されてから 1 シリアル クロック後にリクエストされたデータで応答します 返されるデータ長は 4~16 ビットになるため フレーム全体の長さは 13~25 ビットの範囲になります Texas Instruments 同期式シリアル フレームフォーマット P 651 の図 15-2 に シングル送信フレームの Texas Instruments 同期式シリアル フレームフォーマットを示します 図 TI 同期式シリアル フレームフォーマット ( シングル送信 ) このモードでは SSI がアイドル状態の場合は常に SSIClk ピンと SSIFss ピンは Low になり 送信データ ライン SSITx ピンはトライステートになります 送信 FIFO にデータが入ると SSIFss ピンは 1SSIClk 周期分 ハイパルスを出力します 送信データは 送信 FIFO から送信ロジックのシリアル シフト レジスタに転送され SSIClk の次の立ち上がりエッジに同期して 4~16 ビット長のデータ フレームの MSB が SSITx ピンからシフトアウトされます 同様に スレーブ デバイスからの受信データの MSB が SSIRx ピンへシフトインされます その後 SSIClk の立ち下がりエッジごとに SSI とスレーブ デバイスの両方が各データ ビットをクロッキングして それぞれのシリアル シフタに送り込みます 受信データは LSB がラッチされた後最初の SSIClk の立ち上がりエッジで シリアル シフタから受信 FIFO に転送されます P 651 の図 15-3 に 連続してフレームを送信する場合の Texas Instruments 同期式シリアル フレームフォーマットを示します 図 TI 同期式シリアル フレームフォーマット ( 連続送信 ) 6

8 Freescale SPI フレームフォーマット Freescale SPI は SSIFss がスレーブ選択として動作する 4 線式のインターフェイスです Freescale SPI の主な特長は SSIClk 信号の位相および非アクティブ時の信号状態が SSISCR0 レジスタの SPO ビットと SPH ビットにより設定可能であることです SPO( クロック極性 ) ビット SPO ビットを 0 にクリアすると データ転送中以外では SSIClk ピンは ローレベルとなります SPO ビットを 1 に セットすると データ転送中以外では SSIClk ピンはハイレベルとなります SPH( 位相コントロール ) ビット SPH ビットは データのキャプチャ および 出力データを変化させるクロックエッジを選択します このビットは 最初のデータ キャプチャ エッジの前にクロック遷移を許可するかしないかを設定しますので 送信データの最初のビットに最も影響を与えます SPH ビットを 0 にクリアすると 最初のクロック エッジでデータがキャプチャされます SPH ビットを 1 にセットすると 二つ目ののクロック エッジでデータがキャプチャされます Freescale SPI フレームフォーマット (SPO=0 SPH=0) P652 の図 15-4 と P652 の図 15-5 に が SPO=0 および SPH=0 の場合の Freescale SPI フォーマットのシングル転送と連続転送のタイミング図を示します 図 Freescale SPI フォーマット ( シングル転送 ) (SPO=0 SPH=0) 注 : Q は不定状態を表します 図 Freescale SPI フォーマット ( 連続転送 ) (SPO=0 SPH=0) この設定では アイドル期間中では次のようになります SSIClk はローレベルになります SSIFss はハイレベルになります [ テキストを入力してください ]

9 SSITx はローレベルになります SSI がマスタの場合は SSIClk がイネーブルになります SSI がスレーブの場合は SSIClk がディセーブルになります SSI がイネーブルであり 有効なデータが送信 FIFO に入っている場合は マスタが SSIFss ピンをローレベルにすることにより 転送が開始します これにより スレーブは SSIRx ピンにデータを出力し また マスタは SSITx ピンからデータを出力します 0.5 クロック (0.5SSIClk) 後 マスタの有効なデータが SSITx ピンから転送されます データ送受信後 0.5 クロック (0.5SSIClk) 後に SSIClk はハイレベルになります これで SSIClk の立ち上がりでデータがキャプチャされ SSIClk の立ち下がりエッジでデータ送信されます シングル転送の場合は 全データ ビットが転送され 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss ピンはアイドル状態であるハイステートに戻ります ただし 連続送信の場合は 各データ ワードの転送と転送の間に SSIFss が High パルスを出力します これは SSIFss がローレベルのままだと シリアルペリフェラルのレジスタにデータを留まらせ また SPH ビットが 0 のとき データの出力タイミングが生成できないためです このため マスタはデータライトのためにデータ転送間に SSIFss を High にする必要があります 連続転送が完了すると 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss ピンがアイドル状態に戻ります Freescale SPI フレーム フォーマット (SPO=0 SPH=1) P653 の図 15-6 に SPO=0 および SPH=1 の場合のシングル転送および連続転送時の Freescale SPI フォーマッ トを示します 図 Freescale SPI フレームフォーマット (SPO=0 SPH=1) 注 : Q は不定状態を表します この設定では アイドル期間中では次のようになります SSIClk はローレベルになります SSIFss はハイレベルになります SSITx は ハイレベルになります SSI がマスタの場合は SSIClk がイネーブルになります SSI がスレーブの場合は SSIClk がディセーブルになります SSI がイネーブルであり 有効なデータが送信 FIFO に入っている場合は マスタが SSIFss ピンをローレベルにす ることにより 転送が開始します マスタの SSITx がイネーブルになり さらに 0.5SSIClk 後 送受信が開始されま 8

10 す また SSClk の立ち上がりエッジでデータが変化します これで SSIClk の立ち上がりでデータがキャプチャされ SSIClk の立ち下がりエッジでデータ送信されます シングル転送の場合は 全データ ビットが転送され 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss はアイドル状態であるハイステートに戻ります 連続転送の場合は データ間で SSIFss がローレベルに保持されます 転送の終了は シングル転送の場合と同じです Freescale SPI フレーム フォーマット (SPO=1 SPH=0) P654 の図 15-7 と P654 の図 15-8 に SPO=1 および SPH=0 の場合のシングル転送および連続転送の Freescale SPI フォーマットのタイミング図を示します 図 Freescale SPI フレームフォーマット ( シングル転送 ) (SPO=1 SPH=0) 注 : Q は不定状態です 図 Freescale SPI フレームフォーマット ( 連続転送 ) (SPO=1 SPH=0) この設定では アイドル期間中では次のようになります SSIClk は ローレベルになります SSIFss は ハイレベルになります SSITx は ローレベルになります SSI がマスタの場合は SSIClk ピンがイネーブルになります SSI がスレーブの場合は SSIClk ピンがディセーブルになります SSI がイネーブルであり 有効なデータが送信 FIFO に入っている場合は マスタが SSIFss ピンをローレベルにすることにより 転送が開始します また これにより スレーブは直ちにマスタの SSIRx にデータを出力します また マスタの SSITx がイネーブルになります 0.5SSIClk クロック後 マスタはデータを SSITx ピンから出力します マスタとスレーブの両方のデータが出力されると マスタの SSIClk は 0.5SSIClk クロック後 ローレベルになります これにより SSIClk の立ち下がりエッジでデータが取り込まれ 立ち上がりエッジでデータが出力されます [ テキストを入力してください ]

11 シングル転送の場合は 全データ ビットが転送され 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss ピンはアイドル状態であるハイステートに戻ります 一方 連続転送の場合は データ間で SSIFss ピンがローレベルに保持されます 転送の終了は シングル転送の場合と同じです ただし 連続送信の場合は 各データ ワードの転送と転送の間に SSIFss が High パルスを出力します これは SSIFss がローレベルのままだと シリアルペリフェラルのレジスタにデータを留まらせ また SPH ビットが 0 のとき データの出力タイミングが生成できないためです このため マスタはデータライトのためにデータ転送間に SSIFss を High にする必要があります 連続転送が完了すると 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss ピンがアイドル状態に戻ります Freescale SPI フレームフォーマット (SPO=1 SPH=1) P655 の図 15-9 に SPO=1 および SPH=1 の場合のシングル転送および連続転送時の Freescale SPI のタイミン グ図を示します 図 Freescale SPI フレームフォーマット (SPO=1 SPH=1) 注 : Q は不定状態を表します この設定では アイドル期間中では次のようになります SSIClk は ハイレベルになります SSIFss は ハイレベルになります SSITx は ローレベルになります SSI がマスタの場合は SSIClk ピンがイネーブルになります SSI がスレーブの場合は SSIClk ピンがディセーブルになります SSI がイネーブルであり 有効なデータが送信 FIFO に入っている場合は マスタが SSIFss ピンをローレベルにすることにより 転送が開始します また マスタの SSITx の出力が有効になります 0.5SSIClk クロック後 マスタとスレーブのデータが送受信バス上で有効になります データは SSClk の立下りエッジで変化します これにより SSIClk の立ち下がりエッジでデータが取り込まれ 立ち上がりエッジでデータを出力されます シングル転送の場合は 全データ ビットが転送され 最後のビットがキャプチャされてから 1SSIClk 後に SSIFss ピンはアイドル状態であるハイステートに戻ります 連続転送の場合は 最後のデータの最終ビットがキャプチャされ シングル転送時のようにアイドル ステートに戻るまで SSIFss がローレベルに保持されます 転送の終了は シングル転送の場合と同じです 10

12 MICROWIRE フレームフォーマット P656 の図 に シングル転送時の MICROWIRE フレームフォーマットを P 657 の図 に 連続転送時 の MICROWIRE フレームフォーマットを示します 図 MICROWIRE フレームフォーマット ( シングル転送 ) MICROWIRE フォーマットは SPI 形式と似ていますが 送信が全二重でなく半二重である点と マスタ - スレーブ メッセージ受け渡し技術を使用する点が異なります 各シリアル送信は SSI からスレーブ デバイスへ送信される 8 ビットのコントロール メッセージで始まります この送信中には SSI はデータを受信しません メッセージの送信後 スレーブはそのメッセージをデコードし 8 ビットのコントロール メッセージの最後のビットが送信されてから 1 シリアル クロック後 必要なデータで応答します 返されるデータ長は 4~16 ビットなので フレーム全体の長さは 13~25 ビットの範囲になります この設定では アイドル期間中では次のようになります SSIClk は ローレベルになります SSIFss は ハイレベルになります SSITx は ローレベルになります 送信 FIFO にコントロールメッセージを書き込むことにより 送信が開始されます SSIFss の立ち下がりエッジで 送信 FIFO の最下位エントリに入っている値が送信ロジックのシリアル シフト レジスタに転送され 8 ビットのコントロール メッセージの MSB が SSITx ピンからシフトアウトします フレーム送信期間中 SSIFss ピンはローレベルを保持します この送信中 SSIRx ピンはトライステート状態となっています スレーブ デバイスは SSIClk の立ち上がりエッジごとに各ビットをシリアル シフタにラッチします 最後のビットがスレーブ デバイスにラッチされた後 1 クロックウェイト中にコントロール メッセージがデコードされ データを SSI に返すことによりスレーブが応答します 各ビットは SSIClk の立ち下がりエッジ時で SSIRx へ出力します 次に SSI が SSIClk の立ち上がりエッジ時に各ビットをラッチします フレームの終わりでは シングル転送の場合 最後のビットが受信シリアル シフタにラッチされてから 1 クロック周期後に SSIFss がハイレベルになることで データが受信 FIFO に転送されます 注 : スレーブ デバイスは LSB が受信シフタにラッチされた後の SSIClk の立ち下がりエッジか あるいは SSIFss ピンがハイレベルになった時点で 受信ラインをトライステートにします 連続転送の場合でも データ送信はシングル転送と同じように開始 / 終了します ただし SSIFss ピンは連続的にア サートされたまま ( ローレベルに保持 ) データの送信が連続で発生します 次のフレームのコントロールメッセージは [ テキストを入力してください ]

13 現在のフレームからの受信データの LSB の直後に続きます 各受信データは 各データの LSB がラッチされた後 SSIClk の立ち下がりエッジで受信シフタから転送されます 図 MICROWIRE フレームフォーマット ( 連続転送 ) MICROWIRE モードでは SSI がスレーブモードのとき SSIFss ピンがローレベルになった後 最初の SSIClk の立ち上がりエッジで受信データの最初のビットをサンプリングします マスタが SSIClk をフリーランモードで出力している場合 SSIClk の立ち上がりエッジに対して SSIFss が十分なセットアップ マージンとホールド マージンを持つようにして下さい P 657 の図 に 上記のセットアップ時間とホールド時間のタイミング図を示します SSI がスレーブモードのとき 受信データの最初のビットのサンプリングタイミングである SSIClk の立ち上がりエッジに対して SSIFss は SSIClk クロック換算で少なくとも 2 クロック分のセットアップ時間が必要です 同様に このエッジの一つ前の SSIClk の立ち上がりエッジに対しても SSIFss は少なくとも 1SSIClk クロック分のホールド時間が必要です 図 MICROWIRE フレームフォーマット SSIFss 入力のセットアップ時間とホールド時間 DMA の動作 SSI は 送信用と受信用にそれぞれ μdma コントローラへのインターフェイスを提供します SSI によるμDMA の起動は SSI DMA コントロール (SSIDMACTL) レジスタによりイネーブルにします μdma がイネーブルになると SSI は受信 FIFO または送信 FIFO でデータを受け取るたびにμDMA リクエストをアサートします 受信チャネルでは データが受信 FIFO にあると シングル転送リクエストがアサートされます 受信 FIFO にあるデータ数が 4 アイテム以上の場合は バースト転送リクエストがアサートされます 送信チャネルでは 少なくともひとつの空が送信 FIFO にある場合は シングル転送リクエストがアサートされます 送信 FIFO に 4 つ以上の空がある場合はバースト リクエストがアサートされます シングル転送リクエストおよびバースト転送リクエストは μdma チャネルの設定により μdma コントローラにより自動的に処理されます 受信チャネル用のμDMA をイネーブルにするには DMA コントロール (SSIDMACTL) レジスタの RXDMAE ビットを 1 にセットする必要があります 送信チャネル用のμDMA をイネーブルにするには SSIDMACTL の TXDMAE ビットを 1 にセットする必要があります μdma がイネーブルになり 転送が完了すると 割り込みを生成します この割り込みは SSI 割り込みベクタに対して起動されます したがっ 12

14 て 割り込みが必要で かつ μdma を使用する場合は SSI 割り込みハンドラは μdma 完了割り込み処理も合わ せて実行する必要があります μdma コントローラの設定の詳細については P246 の Micro Direct Memory Access (μdma) を参照してください 15.4 初期化と設定 SSI をイネーブルにして初期化するには 次のステップが必要です 1. RCGC1 レジスタ (P182 参照 ) の SSI ビットをセットして SSI モジュールをイネーブルにします 2. RCGC2 レジスタ (P194 を参照 ) により 使用する GPIO モジュールに対してクロックをイネーブルにします どの GPIO ポートをイネーブルにするかは P 1160 の表 25-5 を参照してください 3. 使用するピンの GPIO の AFSEL ビットを 1 にセットします (P328 を参照 ) どの GPIO を使用するかは P 1151 の表 25-4 を参照してください 4. GPIOPCTL レジスタの PMCn を設定して 使用するピンに SSI 信号を割り当てます P 346 と P 1160 の表 25-5 を参照してください 各フレームフォーマットについては 次のステップを使用して SSI を設定します 1. レジスタを設定する前に SSICR1 レジスタの SSE ビットが 0 にクリアされていることを確認します 2. SSI をマスタとスレーブのどちらにするかを選択します a. マスタモードの場合は SSICR1 レジスタに 0x を設定します b. スレーブ モードで送信がイネーブルの場合は SSICR1 レジスタに 0x を設定します c. スレーブ モードで送信がディセーブルの場合は SSICR1 レジスタに 0x C を設定します 3. SSICPSR レジスタに クロック プリスケール 分周比を設定します 4. SSICR0 レジスタに次の設定を行います シリアル クロック レート (SCR ビット ) Freescale SPI モードを使用する場合は クロック位相と極性 (SPH ビットおよび SPO ビット ) プロトコル モード : Freescale SPI Texas Instruments クロック同期式シリアル MICROWIRE (FRF ビット ) データ サイズ (DSS ビット ) 5. 必要に応じて μdmaチャネル (P 246 の Micro Direct Memory Access (μdma) を参照 ) を設定し SSIDMACTLレジスタの各ビット (TXDMAEビットおよびRXDMAEビット) を 1 にセットにします 6. SSICR1レジスタのSSEビットを 1 にセットして SSIをイネーブルにします 例として 次の動作モードを使用する場合の SSI の設定例を示します マスタモード Freescale SPI モード (SPO=1 SPH=1) 1 Mbps ビット レート 8 データ ビット システム クロックが 20MHz と仮定すると ビット レートは次のように計算されます [ テキストを入力してください ]

15 SSIClk = SysClk / (CPSDVSR * (1 + SCR)) = 20 * 10^6 / (CPSDVSR * (1 + SCR)) この場合 CPSDVSR = 0x2 であれば SCR ビットは 0x9 に設定して下さい 設定の手順は次のようになります 1. SSICR1レジスタのSSEビットが 0 にクリアされていることを確認します 2. SSICR1レジスタに 0x を書き込みます 3. SSICPSRレジスタに 0x を書き込みます 4. SSICR0レジスタに 0x C7 を書き込みます 5. SSICR1レジスタのSSEビットを 1 にセットすることにより SSIがイネーブルになります 14

16 15.5 レジスタ マップ P 659 の表 15-3 は SSI レジスタのリストです 記載されているオフセットはレジスタのアドレスに対する 16 進インク リメントであり SSI モジュールのベース アドレスに対するオフセット値です SSI0: 0x SSI1: 0x SSI モジュールへのクロックは レジスタを設定する前にイネーブルにする必要がありますので ご注意下さい (P182 参照 ) 注 : レジスタを設定する前に SSI はディセーブル (SSICR1 レジスタの SSE ビットを 0 にクリア ) にして下さい 表 SSI のレジスタ マップ オフセット 名前 タイプ リセット 説明 ページ 0x000 SSICR0 R/W 0x SSI コントロール x004 SSICR1 R/W 0x SSI コントロール x008 SSIDR R/W 0x SSI データ 665 0x00C SSISR RO 0x SSI ステータス 666 0x010 SSICPSR R/W 0x SSI クロック プリスケール 668 0x014 SSIIM R/W 0x SSI 割り込みマスク 669 0x018 SSIRIS RO 0x SSI ロウ割り込みステータス 670 0x01C SSIMIS RO 0x SSI マスク割り込みステータス 672 0x020 SSIICR W1C 0x SSI 割り込みクリア 674 0x024 SSIDMACTL R/W 0x SSI DMA コントロール 675 0xFD0 SSIPeriphID4 RO 0x SSI ペリフェラル ID xFD4 SSIPeriphID5 RO 0x SSI ペリフェラル ID xFD8 SSIPeriphID6 RO 0x SSI ペリフェラル ID xFDC SSIPeriphID7 RO 0x SSI ペリフェラル ID xFE0 SSIPeriphID0 RO 0x SSI ペリフェラル ID xFE4 SSIPeriphID1 RO 0x SSI ペリフェラル ID xFE8 SSIPeriphID2 RO 0x SSI ペリフェラル ID xFEC SSIPeriphID3 RO 0x SSI ペリフェラル ID xFF0 SSIPCellID0 RO 0x D SSI PrimeCell ID xFF4 SSIPCellID1 RO 0x F0 SSI PrimeCell ID xFF8 SSIPCellID2 RO 0x SSI PrimeCell ID xFFC SSIPCellID3 RO 0x B1 SSI PrimeCell ID レジスタの説明 このセクションの以降のページでは SSI のレジスタをアドレス オフセットの番号順に記載し 説明します レジスタ 1: SSI コントロール 0 (SSICR0) オフセット 0x000 フレームフォーマット クロック レート データ サイズ等などを設定します [ テキストを入力してください ]

17 SSI コントロール 0 (SSICR0) オフセット 0x000 タイプ R/W リセット 0x :16 予約 RO 0x0000 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 15:8 SCR R/W 0x00 SSI Serial Clock Rate SSI の送信および受信ビット レートを設定します ビット レートは次の通りです SSIClk/(CPSDVSR * (1 + SCR)) ここで CPSDVSR は SSICPSR レジスタに設定された 2~254 の中の偶数であり SCR は 0~255 の値です 7 SPH R/W 0 SSI Serial Clock Phase Freescale SPI フォーマット時にのみ有効です データをキャプチャするクロック エッジおよび 出力データのクロック エッジを選択します このビットは 最初のデータ キャプチャ エッジの前にクロック遷移を許可するかしないかを設定しますので 送信データの最初のビットに最も影響を与えます 0 最初のクロック エッジでデータがキャプチャされます 1 2 番目のクロック エッジでデータがキャプチャされま す 6 SPO R/W 0 SSI Serial Clock Polarity 0 SSIClk はデータ転送中以外は ローレベルになりま す 1 SSIClk はデータ転送中以外は ハイレベルになりま す 5:4 FRF R/W 0x0 SSI Frame Format Select 0x0 Freescale SPI フレームフォーマット 0x1 Texas Instruments 同期式シリアル フレームフォー マット 0x2 MICROWIRE フレームフォーマット 0x3 予約 3:0 DSS R/W 0x0 SSI Data Size Select 0x0~0x2 予約 0x3 4 ビット データ 0x4 5 ビット データ 0x5 6 ビット データ 16

18 0x6 0x7 0x8 0x9 0xA 0xB 0xC 0xD 0xE 0xF 7 ビット データ 8 ビット データ 9 ビット データ 10 ビット データ 11 ビット データ 12 ビット データ 13 ビット データ 14 ビット データ 15 ビット データ 16 ビット データ [ テキストを入力してください ]

19 レジスタ 2: SSI コントロール 1 (SSICR1) オフセット 0x004 マスタ モードとスレーブ モードの機能を設定します SSI コントロール 1 (SSICR1) オフセット 0x004 タイプ R/W リセット 0x :5 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 4 EOT R/W 0 End of Transmission 0 TXRIS 割り込みは 送信 FIFO のデータが 1/2 以下で あるときにイネーブルになります 1 TXRIS 割り込みは 送信終了時にイネーブルになり ます 3 SOD R/W 0 SSI Slave Mode Output Disable スレーブ モード (MS=1) のときにのみ有効です 複数のスレーブを使用するシステムにおいて 一つのスレーブのみがデータをドライブすることにより マスタがシステムの全スレーブにブロードキャスト メッセージを送信することが可能になります このようなシステムでは 複数のスレーブからの TXD ラインが接続されています SSI がスレーブモードのとき SOD ビットを 1 にセットすると SSITx をドライブしません 0 SSI はスレーブ モードで SSITx を出力できます 1 SSI はスレーブ モードで SSITx を出力できません 2 MS R/W 0 SSI Master/Slave Select マスタ モードまたは スレーブ モードを選択します また SSI がディセーブルの時 (SSE ビット =0) のみ変更できます 0 SSI はマスタモードです 1 SSI はスレーブモードです 1 SSE R/W 0 SSI Synchronous Serial Port Enable 0 SSI は ディセーブルです 1 SSI は イネーブルです 注 : SSI のレジスタを設定する前に このビットは 必ず 0 にクリ アして下さい 18

20 0 LBM R/W 0 SSI Loopback Mode 値 説明 0 通常のシリアル動作がイネーブルになります 1 送信シリアル シフト レジスタの出力は 受信シリアル シフト レジスタの入力に内部的に接続されます [ テキストを入力してください ]

21 レジスタ 3: SSI データ (SSIDR) オフセット 0x008 重要 : このレジスタを読み出す場合は注意が必要です 読み出しを実行すると ビットのステータスが変化する場合 があります SSIDR レジスタは 16 ビット幅です 受信ロジックは入力されたデータをリードポインタが指す FIFO に格納します このレジスタをリードすると FIFO のリードポインタが指している受信 FIFO 内のデータを読み出すことができます SSIDR レジスタにライトすると ライトポインタが指している送信 FIFO 内のエントリに対して書き込みが行われます データ値は 送信ロジックにより一度にひとつずつ送信 FIFO から送信シリアル シフタにロードされ 設定したビット レートで SSITx ピンからシフトアウトされます 16 ビットより小さいデータ サイズを選択する場合は 送信 FIFO に書き込むデータは右詰めにして下さい また 送信ロジックは未使用ビットを無視します 16 ビットより小さい受信データは受信バッファ内で自動的に右詰めされます MICROWIRE フレームフォーマットの場合は 送信データのデフォルト サイズは 8 ビット ( 上位バイトは無視 ) です 受信データ サイズはプログラマにより制御されます SSICR1 レジスタの SSE ビットを 0 にクリアしても 送信 FIFO と受信 FIFO はクリアされないので SSI をイネーブルにする前に送信 FIFO をフルにすることができます SSI データ (SSIDR) オフセット 0x008 タイプ R/W リセット 0x :16 予約 RO 0x0000 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 15:0 DATA R/W 0x0000 SSI Receive/Transmit Data リードすると 受信 FIFO のデータが読み出されます ライトすると 送信 FIFO にデータを書き込みます 16 ビットより小さいデータの設定の場合は データは右詰めにして下さい 送信ロジックでは先頭の未使用ビットを無視します 受信ロジックでは自動的にデータを右詰めします 20

22 レジスタ 4: SSI ステータス (SSISR) オフセット 0x00C FIFO のステータスと SSI のビジーステータスを示します SSI ステータス (SSISR) オフセット 0x00C タイプ RO リセット 0x :5 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 4 BSY RO 0 SSI Busy Bit 0 SSI はアイドル状態です 1 SSI はフレームを送信中または受信中であるか また は送信 FIFO が空ではありません 3 RFF RO 0 SSI Receive FIFO Full 0 受信 FIFO はフルではありません 1 受信 FIFO はフルです 2 RNE RO 0 SSI Receive FIFO Not Empty 0 受信 FIFO は空です 1 受信 FIFO は空ではありません 1 TNF RO 1 SSI Transmit FIFO Not Full 0 送信 FIFO はフルです 1 送信 FIFO はフルではありません 0 TFE RO 1 SSI Transmit FIFO Empty 0 送信 FIFO は空ではありません 1 送信 FIFO は空です [ テキストを入力してください ]

23 レジスタ 5: SSI クロック プリスケール (SSICPSR) オフセット 0x010 システム クロックから SSIClk を導き出す分周係数を指定します クロックは 1~256(1 + SCR) でさらに分周されます SCR は SSICR0 レジスタに設定して下さい SSIClk の周波数は次のように定義されます SSIClk = SysClk / (CPSDVSR * (1 + SCR)) このレジスタへの設定値は 2~254 の偶数にして下さい また LSB は 0 として扱いますので このレジスタから読み出した値の最下位ビットは 0 です SSI クロック プリスケール (SSICPSR) オフセット 0x010 タイプ R/W リセット 0x 名称 タイプ リセット 説明 31:8 予約 RO 0x00 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 CPSDVSR R/W 0x00 SSI Clock Prescale Divisor 使用する SSIClk の周波数に合わせて 2~254 の偶数値を設定して下さい 読み出すと LSB は常に 0 です 22

24 レジスタ 6: SSI 割り込みマスク (SSIIM) オフセット 0x014 割り込みマスクの設定を行います 読み出し / 書き込み可能なレジスタであり すべてのビットはリセット時に 0 にクリアされます 読み出すと 割り込みマスクの現在の設定が読み出されます マスクビットを 1 にセットするとマスクが設定され 割り込みが割り込みコントローラに対して通知されません マスクビットを 0 にクリアするとマスクがクリアされ 割り込みコントローラに割り込みが送信できるようになります SSI 割り込みマスク (SSIIM) オフセット 0x014 タイプ R/W リセット 0x :4 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 3 TXIM R/W 0 SSI Transmit FIFO Interrupt Mask 0 送信 FIFO の割り込みをマスクします 1 送信 FIFO の割り込みがマスクされません 2 RXIM R/W 0 SSI Receive FIFO Interrupt Mask 0 受信 FIFO の割り込みをマスクします 1 受信 FIFO の割り込みがマスクされません 1 RTIM R/W 0 SSI Receive Time-Out Interrupt Mask 0 受信 FIFO のタイムアウト割り込みをマスクします 1 受信 FIFO のタイムアウト割り込みがマスクされま せん 0 RORIM R/W 0 SSI Receive Overrun Interrupt Mask 0 受信 FIFO のオーバーラン割り込みをマスクします 1 受信 FIFO のオーバーラン割り込みがマスクされま せん [ テキストを入力してください ]

25 レジスタ 7: SSI ロウ割り込みステータス (SSIRIS) オフセット 0x018 読み出すと マスクする前の割り込みのロウステータスが読み出されます 書き込みは無効です SSI ロウ割り込みステータス (SSIRIS) オフセット 0x018 タイプ RO リセット 0x :4 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 3 TXRIS RO 1 SSI Transmit FIFO Raw Interrupt Status 0 割り込みなし 1 SSICR1レジスタのEOTビットが 0 のとき 送信 FIFO 内のデータは 1/2 以下です EOTビットが 1 のとき 送信 FIFOは空で かつ 最後のビットが送信されました 送信 FIFO 内のデータが 1/2 を超えるか (EOT ビットが 0 の時 ) データが存在する場合 (EOT ビットが1のとき ) は 0 にクリアされます 2 RXRIS RO 0 SSI Receive FIFO Raw Interrupt Status 0 割り込みなし 1 受信 FIFO のデータ数が 1/2 以上です 受信 FIFO のデータ数が 1/2 未満の場合は 0 にクリアされます 1 RTRIS RO 0 SSI Receive Time-Out Raw Interrupt Staus 0 割り込みなし 1 受信タイムアウトが発生しました SSI 割り込みクリア (SSIICR) レジスタの RTIC ビットに 1 を書き込むと 0 にクリアされます 0 RORRIS RO 0 SSI Receive Overrun Raw Interrupt Status 0 割り込みなし 1 受信 FIFO がオーバーフローしました SSI 割り込みクリア (SSIICR) レジスタの RORIC ビットに 1 を書 き込むと 0 にクリアされます 24

26 レジスタ 8: SSI マスク割り込みステータス (SSIMIS) オフセット 0x01C 読み出すと 割り込みのマスク ステータスが読み出されます 書き込みは無効です SSI マスク割り込みステータス (SSIMIS) オフセット 0x01C タイプ RO リセット 0x :4 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 3 TXMIS RO 0 SSI Transmit FIFO Masked Interrupt Status 0 割り込みが発生していないか マスクされています 1 送信 FIFO 内のデータ数が 1/2 以下である (EOT ビット が 0 の場合 ) あるいは 最後のデータのビットが送信された (EOT ビットが 1 の場合 ) ことにより マスクされていない割り込みが通知されました 送信 FIFO 内のデータ数が 1/2 を超えると (EOT ビットが 0 の場合 ) または 送信 FIFO 内にデータが存在すると (EOT ビットが 1 の場合 ) このビットは 0 にクリアされます 2 RXMIS RO 0 SSI Receive FIFO Masked Interrupt Status 0 割り込みが発生していないか マスクされています 1 受信 FIFO 内に 1/2 以上のデータがあることにより マ スクされていない割り込みが通知されました 受信 FIFO 内のデータ数が 1/2 未満になるとこのビットは 0 にクリアされます 1 RTMIS RO 0 SSI Receive Time-Out Masked Interrupt Status 0 割り込みが発生していないか マスクされています 1 受信タイムアウトにより マスクされていない割り込み が通知されました SSI 割り込みクリア (SSIICR) レジスタの RTIC ビットに 1 を書き込むと 0 にクリアされます 0 RORMIS RO 0 SSI Receive Overrun Masked Interrupt Status 0 割り込みが発生していないか マスクされています 1 受信 FIFO のオーバーフローにより マスクされていな い割り込みが通知されました このビットは SSI 割り込みクリア (SSIICR) レジスタの RORIC ビットに 1 を書き込むと 0 にクリアされます [ テキストを入力してください ]

27 レジスタ 9: SSI 割り込みクリア (SSIICR) オフセット 0x020 1 を書き込むと 対応する割り込み要因が 0 にクリアされます 0 を書き込んでも無効です SSI 割り込みクリア (SSIICR) オフセット 0x020 タイプ W1C リセット 0x :2 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 1 RTIC W1C 0 SSI Receive Time-Out Interrupt Clear このビットに 1 を書き込むと SSIRIS レジスタの RTRIS ビット と SSIMIS レジスタの RTMIS ビットが 0 にクリアされます 0 RORIC W1C 0 SSI Receive Overrun Interrupt Clear このビットに 1 を書き込むと SSIRIS レジスタの RORRIS ビッ トと SSIMIS レジスタの RORMIS ビットが 0 にクリアされます 26

28 レジスタ 10: SSI DMA コントロール (SSIDMACTL) オフセット 0x024 μdma の制御レジスタです SSI DMA コントロール (SSIDMACTL) オフセット 0x024 タイプ R/W リセット 0x :2 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 1 TXDMAE R/W 0 Transmit DMA Enable 0 送信 FIFO 用のμDMA がディセーブルになります 1 送信 FIFO 用のμDMA がイネーブルになります 0 RXDMAE R/W 0 Receive DMA Enable 0 受信 FIFO 用のμDMA がディセーブルになります 1 受信 FIFO 用のμDMA がイネーブルになります [ テキストを入力してください ]

29 レジスタ 11: SSI ペリフェラル ID 4 (SSIPeriphID4) オフセット 0xFD0 SSI の ID レジスタです SSI ペリフェラル ID4 (SSIPeriphID4) オフセット 0xFD0 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID4 RO 0x00 SSI Peripheral ID Register [7:0] このペリフェラル固有の ID です 28

30 レジスタ 12: SSI ペリフェラル ID 5 (SSIPeriphID5) オフセット 0xFD4 SSI の ID レジスタです SSI ペリフェラル ID 5 (SSIPeriphID5) オフセット 0xFD4 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID5 RO 0x00 SSI Peripheral ID Register [15:8] このペリフェラル固有の ID です [ テキストを入力してください ]

31 レジスタ 13: SSI ペリフェラル ID 6 (SSIPeriphID6) オフセット 0xFD8 SSI の ID レジスタです SSI ペリフェラル ID 6 (SSIPeriphID6) オフセット 0xFD8 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID6 RO 0x00 SSI Peripheral ID Register [23:16] このペリフェラル固有の ID です 30

32 レジスタ 14: SSI ペリフェラル ID 7 (SSIPeriphID7) オフセット 0xFDC SSI の ID レジスタです SSI ペリフェラル ID 7 (SSIPeriphID7) オフセット 0xFDC タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID7 RO 0x00 SSI Peripheral ID Register [31:24] このペリフェラル固有の ID です [ テキストを入力してください ]

33 レジスタ 15: SSI ペリフェラル ID 0 (SSIPeriphID0) オフセット 0xFE0 SSI の ID レジスタです SSI ペリフェラル ID 0 (SSIPeriphID0) オフセット 0xFE0 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID0 RO 0x22 SSI Peripheral ID Register [7:0] このペリフェラル固有の ID です 32

34 レジスタ 16: SSI ペリフェラル ID 1 (SSIPeriphID1) オフセット 0xFE4 SSI の ID レジスタです SSI ペリフェラル ID 1 (SSIPeriphID1) オフセット 0xFE4 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID1 RO 0x00 SSI Peripheral ID Register [15:8] このペリフェラル固有の ID です [ テキストを入力してください ]

35 レジスタ 17: SSI ペリフェラル ID 2 (SSIPeriphID2) オフセット 0xFE8 SSI の ID レジスタです SSI ペリフェラル ID 2 (SSIPeriphID2) オフセット 0xFE8 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID2 RO 0x18 SSI Peripheral ID Register [23:16] このペリフェラル固有の ID です 34

36 レジスタ 18: SSI ペリフェラル ID 3 (SSIPeriphID3) オフセット 0xFEC SSI の ID レジスタです SSI ペリフェラル ID 3 (SSIPeriphID3) オフセット 0xFEC タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 PID3 RO 0x01 SSI Peripheral ID Register [31:24] このペリフェラル固有の ID です [ テキストを入力してください ]

37 レジスタ 19: SSI PrimeCell ID 0 (SSIPCellID0) オフセット 0xFF0 SSI の ID レジスタです SSI PrimeCell ID 0 (SSIPCellID0) オフセット 0xFF0 タイプ RO リセット 0x D 31:8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 CID0 RO 0x0D SSI PrimeCell ID Register [7:0] このペリフェラル固有の ID です 36

38 レジスタ 20: SSI PrimeCell ID 1 (SSIPCellID1) オフセット 0xFF4 SSI の ID レジスタです SSI PrimeCell ID 1 (SSIPCellID1) オフセット 0xFF4 タイプ RO リセット 0x F0 31:8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 CID1 RO 0xF0 SSI PrimeCell ID Register [15:8] このペリフェラル固有の ID です [ テキストを入力してください ]

39 レジスタ 21: SSI PrimeCell ID 2 (SSIPCellID2) オフセット 0xFF8 SSI の ID レジスタです SSI PrimeCell ID 2 (SSIPCellID2) オフセット 0xFF8 タイプ RO リセット 0x :8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 CID2 RO 0x05 SSI PrimeCell ID Register [23:16] このペリフェラル固有の ID です 38

40 レジスタ 22: SSI PrimeCell ID 3 (SSIPCellID3) オフセット 0xFFC SSI の ID レジスタです SSI PrimeCell ID 3 (SSIPCellID3) オフセット 0xFFC タイプ RO リセット 0x B1 31:8 予約 RO 0x 予約ビットの値はソフトウェアで使用しないでください 将来の製品との互換性のため 予約ビットの値はリード モディファイ ライト処理から保護する必要があります 7:0 CID3 RO 0xB1 SSI PrimeCell ID Register [31:24] このペリフェラル固有の ID です [ テキストを入力してください ]