2014/02/12 修論発表 1 国際リニアコライダーのための高精細 CCD を用いた崩壊点検出器のシミュレーション研究森達哉

Size: px

Start display at page:

Download "2014/02/12 修論発表 1 国際リニアコライダーのための高精細 CCD を用いた崩壊点検出器のシミュレーション研究森達哉"

いとはみつだ
5 years ago
Views:

1 2014/02/12 修論発表 1 国際リニアコライダーのための高精細 CCD を用いた崩壊点検出器のシミュレーション研究森達哉

2 2014/02/12 修論発表 2 目次 1. 国際リニアコライダー (ILC) の紹介 2. FPCCD 崩壊点検出器の紹介 3. 本研究について 1. 占有率の評価とペアBGクラスター除外アルゴリズム 2. トラッキングの性能評価とFPCCDTrackFinder 3. フレーバータグの性能評価 4. まとめ

3 2014/02/12 修論発表 3 国際リニアコライダー (ILC) の紹介

TeV) 全長 31 km : (1 TeV アップグレード : 50 km) L = 2

4 2014/02/12 修論発表国際リニアコライダー (ILC) の紹介 4 e + e - 衝突型線形加速器 E CM = 250 ~ 500 GeV ( アップグレード : 1 TeV) 全長 31 km : (1 TeV アップグレード : 50 km) L = cm -2 s 1 TeV 202X 年に運転開始が期待される 4

5 2014/02/12 修論発表 5 ILC の検出器 ILD の紹介トラッカーは内側から 1. 崩壊点検出器 (VXD) ( シリコンピクセル型検出器 ) 2. SIT ( シリコンストリップ型検出器 ) 3. TPC ( ガスチェンバー型検出器 ) Yoke Coil + Cryostat SIT VXD HCAL ECAL TPC 3.5 T の一様な磁場がビームに平行な向きに印加

6 2014/02/12 修論発表ヒッグスと崩壊点検出器 ILC の主な目的の一つ : c b クォークと Higgs との結合定数の精密測定 e+ e- Z* Z H Hà bb, cc, gg を正確に区別したい結合定数 H cτ : µm b b W c cτ : µm W 高性能な崩壊点検出器が必要 s 不変質量 [GeV/c 2 ]

7 2014/02/12 修論発表 7 FPCCD 崩壊点検出器の紹介

8 2014/02/12 修論発表 FPCCD 崩壊点検出器 1 FPCCD (Fine Pixel CCD) の特徴小さなピクセル : 5-10 µm ( 右表 ) 厚み : 50 µm ( その内 15 µm は有感層 ) ピクセル数 : 0.4 x 10 9 レイヤー衝突点からの距離 (mm) ピクセルサイズ (µm 2 ) ( 赤い線がセンサー )

9 2014/02/12 修論発表 FPCCD 崩壊点検出器 2 9 FPCCD (Fine Pixel CCD) の特徴ピクセルヒットの塊 ( クラスター ) ができる : レイヤー ü ü トラック外挿に役立つ位置分解能が向上するクラスタークラスター ü BG ヒットとシグナルヒットを区別できる B z 読み出し :1312 バンチ (1 トレイン ) 毎 1 トレイン (1ms) トレイン間 (199ms) 読み出しメリット : ビーム由来の高周波ノイズは無視できるデメリット : ヒット点が多くなるのでトラッキングが難しい

10 2014/02/12 修論発表 10 本研究について

11 2014/02/12 修論発表 11 本研究について u 目的 ILC の物理パフォーマンス ( 特に Higgs 物理 ) の向上のためトラッキング効率の改善フレーバータグの改善を目指す u 手法 FPCCD 崩壊点検出器の性能をシミュレーションにより評価する新トラッキングアルゴリズムを開発して FPCCD の性能を上げる u 本研究でしたことペア BG の占有率の評価インパクトパラメータ分解能の評価トラッキング効率の評価 à FPCCDTrackFinder の開発フレーバータグ性能の評価

12 2014/02/12 修論発表 12 ペア BG の占有率の評価

13 2014/02/12 修論発表 13 ピクセル占有率の評価崩壊点検出器における主要な BG : e+e- ペア BG e+e- ビームから放射される γ が対生成して e+e- のペアが大量発生低い横運動量を持つ e+ ビーム e+ e+ e- ビーム評価方法 : ペア BG により生成されるピクセルヒット数から各レイヤー毎の占有率を計算サンプル : ペア BG 250, 350, 500, 1000 GeV e- 評価結果 e- サンプル数 : 1 トレイン ( ただし 1000 GeV は 1000 バンチ衝突 ( 以下 BX) のみこれを 1 トレインに換算 ) E CM (GeV) 最内層の占有率 (%) TeV のビームランでは問題有り < 解決策 > レイヤーを衝突点から遠ざけるピクセルを小さくするクラスター形状からペア BG クラスターを除外する à ( 時間の都合によりカット )

14 2014/02/12 修論発表 14 インパクトパラメータ分解能の評価

15 2014/02/12 修論発表インパクトパラメータ分解能とはビーム衝突点 d 0 インパクトパラメータ磁場の方向トラックヒット点 (θの定義) µ+ θ e+ e- 精度の高い崩壊点を組むためには優秀なインパクトパラメータ分解能が必要 < 要求される分解能 > 検出器固有の分解能多重クーロン散乱による分解能の悪化を考慮

16 2014/02/12 修論発表セットアップ評価方法 : 1. single µ+ イベントをトラッキング 2. トラックのインパクトパラメータをガウシアンでフィット 3. フィット結果の σ をインパクトパラメータ分解能とする FPCCD の比較対象として CMOS( 現行の VXD シミュレータ ) も同様に評価 CMOS( 現行の VXD シミュレータ ) レイヤー位置分解能 (µm) 一度の読み出しに寄与する BX 数 tracks_d0[0] {mcp_energy[0] > 85 && mcp_energy[0] < 120 && abs(tracks_d0[0]) < 1} htemp Entries 1909 Mean e µ+ RMS / ndf / Constant 68.5 ± 2.0 θ = 85 Mean e-05 ± 1.581e e+ e- Sigma ± P = 100 GeV tracks_d0[0] FPCCD 位置分解能 (µm) d 0 [mm] 一度の読み出しに寄与する BX 数

17 2014/02/12 修論発表 17 インパクトパラメータ分解能の評価結果インパクトパラメータ分解能 (mm) µ+ 要求性能 θ e+ e- CMOS FPCCD =20 (Requirement) =85 (Requirement) =20 (CMOS) =85 (CMOS) =20 (FPCCD) =85 (FPCCD) Momentum(GeV/c) 運動量要求性能を満たし高運動量領域では ~ 1 µm の優秀な分解能を持つ 2

18 2014/02/12 修論発表 18 トラッキング効率の評価

19 2014/02/12 修論発表 19 現行のトラッキングアルゴリズム第一段階 : SiliconTracking TPC Tracking 第二段階 : Silicon Track + TPC Track Full Track SiliconTracking の特徴 : VXD, SIT のヒットを使用外側から内側に向かってトラックを再構成 Yoke Coil + Cryostat SIT VXD HCAL ECAL TPC

20 現行のトラッキングとトラッキング効率トラッキング効率 2014/02/12 修論発表 20 トラッキング効率 : η 参考 : TPCの内径外径に届くのに必要なP T 内径 : 0.4 GeV/c 外径 : 1.8 GeV/c 98.0% VXD ヒット >= 5 個 && track purity > 75% を持つトラックの数 VXD ヒット >= 6 個 && SIT ヒット >= 4 個作る粒子の数サンプル : tt à GeV ( ペア BG 無し ) black : FPCCD red : CMOS Silicon Track トラッキング効率 99.0 % track purity: ( トラックの持つ正しいヒットの数 ) ( トラックの持つヒットの数 ) black : FPCCD red : CMOS Full Track P T (GeV/c) P T < 1.7GeV/c à SiliconTracking を改善する必要がある P T (GeV/c)

21 2014/02/12 修論発表 21 SiliconTracking の問題 1: トラックシードトラックシード生成処理 1. Φ 方向に80 分割する ( 一区画 4.5 ) 2. 区画内である決められた 3 つのレイヤー上に各々ヒット点が存在 3. フィットしてトラックシードを生成 4.5 VXD layers 3 つのレイヤーの組 (SIT: 8, 6 VXD: 5~0) トラックシードの問題 4.5 の区画が狭くて低横運動量のトラックシードが生成されない広くする? à ゴーストシードと CPU 時間の増加 3 つのレイヤーの組が多いためゴーストシードが多く長い CPU 時間が必要

22 2014/02/12 修論発表 22 FPCCDTrackFinder のトラックシード処理解決策 : 1. 区画の分割をやめ 3 つのレイヤーの中で外側のレイヤーにあるヒットを基準に処理する幅を決める (P T > 0.18 GeV/c のトラックが拾えるような幅 ) à 低横運動量のシードが作成可 2. 3 つのレイヤーの組の数を減らす Old: (SIT: 8, 6 VXD: 5~0) New: à CPU 時間ゴーストシードの削減

23 2014/02/12 修論発表 23 SiliconTracking の問題 2: 外挿処理トラックシード生成処理外挿処理外挿処理の範囲 : Φ 方向に80 分割された領域の一区画 VXD layers フィッター : シンプルヘリックスフィット 4.5 外挿処理の問題 : 隣の区画へは外挿されない à 幾つかの正しいヒットは無視される区画の幅が一定 à 多くの別のヒットに対しても処理される 4.5 赤線 : 外挿処理の範囲多重クーロン散乱エネルギー損失を考慮しないフィットを使用 à 低横運動量のトラックの χ 2 /ndf が高めに出やすく誤った外挿とみなされやすい

24 2014/02/12 修論発表 24 FPCCDTrackFinder の外挿処理解決策 : 1. フィッターに多重クーロン散乱エネルギー損失を考慮するカルマンフィルターを使用 à 計算量は増えるがより正当にフィットが行われ低 P T トラックが生き残りやすい赤い線 : 外挿処理の範囲 2. 外挿範囲をフィッターから得られるトラックパラメターの誤差から決定 à 効率的な外挿処理の範囲が決まる

25 2014/02/12 修論発表 25 FPCCDTrackFinder VS 現行のトラッキング with FPCCD (P T ) 参考 : TPC の内径外径に届くのに必要な P T 内径 : 0.4 GeV/c 外径 : 1.8 GeV/c サンプル : tt à GeV ( ペア BG 無し ) 98 % 98.5 % トラッキング効率 red:fpccd TF black: 現行のトラッキング Silicon Track トラッキング効率 red:fpccd TF black: 現行のトラッキング Full Track P T (GeV/c) P T (GeV/c) 効率が ~ 99 % P T > 0.6 GeV/c

26 2014/02/12 修論発表 26 FPCCDTrackFinder VS 現行のトラッキング with FPCCD (cosθ ) 参考 : SIT のアクセプタンス cosθ < 0.9 サンプル : tt à GeV, P > 1 GeV/c ( ペア BG 無し ) トラッキング効率 96.5 % 97.0 % red:fpccd TF black : 現行のトラッキング Silicon Track トラッキング効率 red:fpccd TF black: 現行のトラッキング Full Track cosθ cosθ 効率が ~ 99 % cosθ < 0.9

27 2014/02/12 修論発表 27 ペア BG が有る時の FPCCDTrackFinder の性能 (P T ) 参考 : TPC の内径外径に届くのに必要な P T 内径 : 0.4 GeV/c 外径 : 1.8 GeV/c サンプル : tt à GeV トラッキング効率 red: ペア BG 無し black : ペア BG 有り Silicon Track トラッキング効率 red: ペア BG 無し black : ペア BG 有り Full Track P T (GeV/c) P T (GeV/c) ペア BG を考慮しても ~ 99% P T > 0.6 GeV/c

28 2014/02/12 修論発表 28 ペア BG が有る時の FPCCDTrackFinder の性能 (cosθ) 参考 : SIT のアクセプタンス cosθ < 0.9 サンプル : tt à GeV, P > 1 GeV/c トラッキング効率 red: ペア BG 無し black : ペア BG 有り Silicon Track トラッキング効率 red: ペア BG 無し black: ペア BG 有り Full Track cosθ cosθ ペア BG を考慮しても ~ 99% cosθ < 0.9

29 2014/02/12 修論発表 29 CPU 時間とメモリの比較各値は Z * à 250 GeV のイベントサンプル 2000 個についての平均値 VXD tracking ペアBG CPU 時間 [sec/evt] 最大メモリ SiliconTracking FullTracking [MB/evt] CMOS 現行版 CMOS 現行版 CMOS FPCCDTF CMOS FPCCDTF FPCCD FPCCDTF FPCCD FPCCDTF Ø CMOS の場合ペア BG 有りの時に FPCCDTrackFinder を使えば CPU 時間 ~1/10 Ø FPCCD の場合 CPU 時間が長いので CPU 時間削減が今後の課題

30 2014/02/12 修論発表 30 フレーバータグの性能評価

31 2014/02/12 修論発表 31 ペア BG が無い時のフレーバータグの性能評価 2% up 4% up by FPCCD tag-purity Z à bb, cc, qq (q : u, d, s 91.2 GeV/c ( ペア BG 無し ) 2.5% up 赤 : b-tag 青 : c-tag by FPCCD TF [ ] : CMOS + 現行のトラッキング [ ] : CMOS + FPCCD TF [ ] : FPCCD + FPCCD TF Ø Ø tag-efficiency FPCCDTrackFinderによりpurity 70% のc-tag efficiency が 2.5% 改善 FPCCD 崩壊点検出器を使用することで 1. purity 90% のb-tag efficiency を 2% 改善 2. purity 70% のc-tag efficiency を 4% 改善

32 ペア BG によってフレーバータグの性能は低下するペア BG が有る時も現行のトラッキングより FPCCD TF の方が優勢ペア BG が有る時は FPCCD より CMOS の方が優勢 2014/02/12 修論発表ペア BG が有る時のフレーバータグの性能評価 1 Z * à bb, cc, qq (q : u, d, s 250 GeV [ ] : CMOS + 現行のトラッキング [ ] : CMOS + FPCCD TF [ ] : FPCCD + FPCCD TF 32 FPCCD CMOS tag-purity ペア BG 無し tag-purity ペア BG 有り赤 : b-tag 青 : c-tag 赤 : b-tag 青 : c-tag tag-efficiency tag-efficiency

33 January 15, 2014 ILC Software and Analysis Meeting 33 ペア BG による性能の悪化 VXD tracking ペアBG b-tag purity eff. 80 % c-tag purity eff. 60 % CMOS 現行版 52% % 56.4 CMOS 現行版 down 30.4 down 20.0 CMOS FPCCDTF 42% % 58.1 CMOS FPCCDTF down 40.8 down 22.8 FPCCD FPCCDTF 64% % 63.9 FPCCD FPCCDTF down 21.5 down 18.7 ペア BG が有る時も現行のトラッキングより FPCCD TF の方が efficiency 80 % の b-tag の purity で 10% 優勢 efficiency 60 % の c-tag の purity で 3% 優勢ペア BG がある時は CMOS より FPCCD の方が efficiency 80 % の b-tag の purity で 19 % 劣勢 efficiency 60 % の c-tag の purity で 3% 劣勢

34 January 15, 2014 ILC Software and Analysis Meeting 34 再構成された b-jet の中にあるトラックの P T 分布 (FPCCD + FPCCDTF の場合 ) red: 全トラック blue: purity > 0.75 のトラック black: purity < 0.75 のトラック purple: ペア BG のトラックペア BG 無しペア BG 有り Pt (GeV/c) Pt (GeV/c) フレーバータグの性能悪化は大量のペア BG が b-jet の再構成に誤使用されるため

9 ß 多くのペア BG トラックは SIT TPC のヒットを持たない ß cosθ > 0.

35 トラックの要求によりペア BG トラックが大幅に減少した January 15, 2014 ILC Software and Analysis Meeting 35 ペア BG トラックを落とすためのトラックの要求トラックの要求 : SIT hit >= 1 TPC hit >= 10 cosθ > 0.9 ß 多くのペア BG トラックは SIT TPC のヒットを持たない ß cosθ > 0.9 のトラックは SIT TPC のアクセプタンスを考慮して SIT TPC のヒットを要求しない red: 全トラック, blue: purity > 0.75 のトラック, black: purity < 0.75 のトラック, purple: ペア BG のトラック track req : ON track req : ON ペア BG 無しペア BG 有り Pt (GeV/c) Pt (GeV/c)

36 2014/02/12 修論発表ペア BG が有る時のフレーバータグの性能評価 2 Z * à bb, cc, qq (q : u, d, s 250 GeV [ ] : CMOS + 現行のトラッキング [ ] : CMOS + FPCCD TF + トラックの要求 [ ] : FPCCD + FPCCD TF + トラックの要求 FPCCD 36 CMOS tag-purity ペア BG 無し tag-purity ペア BG 有り赤 : b-tag 青 : c-tag 赤 : b-tag 青 : c-tag tag-efficiency tag-efficiency トラックの要求により悪化がある程度抑えられる依然としてペア BG が有る場合は FPCCD は CMOS より劣勢

37 January 15, 2014 ILC Software and Analysis Meeting 37 トラックの要求による性能の改善 VXD tracking ペアBG Track Req. b-tag purity eff. 80 % c-tag purity eff. 60 % CMOS std CMOS std CMOS FPCCDTF CMOS FPCCDTF CMOS FPCCDTF 37% % 22.8 CMOS FPCCDTF recover 77.6 recover 49.4 FPCCD FPCCDTF FPCCD FPCCDTF FPCCD FPCCDTF 46% % 18.7 FPCCD FPCCDTF recover 67.8 recover 41.6 トラックの要求による改善後も CMOS に比べ FPCCD は劣勢 efficiency 80 % の b-tag の purity が 10 % 劣勢 efficiency 60 % の c-tag の purity が 8 % 劣勢

38 2014/02/12 修論発表まとめ本研究では FPCCD 崩壊点検出器のシミュレーションによる性能評価と新トラッキングアルゴリズムを開発した u 占有率の性能評価 1 TeV のビームランでは最内層の占有率が % と問題がある u インパクトパラメータ分解能の性能評価要求性能を満たし高運動量領域では ~ 1 µm の分解能を持つ u FPCCDTrackFinder の開発トラッキング効率が P T > 0.6 GeV/c cosθ < 0.9 で ~99% まで改善ペア BG を考慮してもトラッキング効率が P T > 0.6 GeV/c cosθ < 0.9 では ~ 99 % を維持 u フレーバータグの性能評価 FPCCDTrackFinder により purity 70 % の c-tag efficiency が 2.5 % 改善 FPCCD 崩壊点検出器を使用することによって purity 90% の b-tag efficiency を 2 % purity 70% の c-tag efficiency を 4 % 改善ペア BG によってフレーバータグの性能が低下するがペア BG トラックを除外するトラックの要求をつけるとフレーバータグの性能がある程度回復することが分かった 38

39 2014/02/12 修論発表 39 Backup

40 2014/02/12 修論発表 40 ペア BG クラスター除外アルゴリズムの開発

2014/02/12 修論発表 41 クラスター形状によるカットシグナル粒子とペア BG の違い : ξ ζ レイヤークラスタークラスター ξ ζ ξ ζ B z 第一種クラスターカット : ペア BG クラスターは比較的長いことを利用するレイヤー ( ピクセル幅 ) ピクセル数 ζ 方向のクラスター幅 [

41 2014/02/12 修論発表 41 クラスター形状によるカットシグナル粒子とペア BG の違い : ξ ζ レイヤークラスタークラスター ξ ζ ξ ζ B z 第一種クラスターカット : ペア BG クラスターは比較的長いことを利用するレイヤー ( ピクセル幅 ) ピクセル数 ζ 方向のクラスター幅 [ ピクセル幅 ] ξ 方向のクラスター幅 [ ピクセル幅 ] < サンプル > tt à GeV シグナルクラスター残存率 [%] ペア BG クラスター残存率 [%] 0 (5µm) < 20 <15 < (10µm) < 15 < 8 <

42 2014/02/12 修論発表 42 クラスターの座標と傾きの相関を利用したカット tt à GeV ξ ξ unit : mm O ζ ζ unit : mm 上のヒストは右図のような (- ξ, - ζ) 方向から (+ξ, +ζ) 方向に伸びる右上がりのクラスターから計算されたヒットの位置をプロットしてるクラスター形状 Energy deposit から計算されたヒットの位置 ( これをプロット ) ξ 右上がりクラスター ζ

2014/02/12 修論発表 43 クラスターの座標と傾きの相関を利用したカット unit : mm Minor Area ξ O tt à 6 jets @ 350 GeV ζ unit : mm ξ ペア BG @ 350 GeV ζ Minor Area unit : mm 右上がりのペアBGクラスターは unit : mm 一様に分布しているのが分かる傾きカット : Minor

43 2014/02/12 修論発表 43 クラスターの座標と傾きの相関を利用したカット unit : mm Minor Area ξ O tt à GeV ζ unit : mm ξ ペア 350 GeV ζ Minor Area unit : mm 右上がりのペアBGクラスターは unit : mm 一様に分布しているのが分かる傾きカット : Minor Area ξ ζ < Z par : (Z par > 0) をカット ( 左上がりについても行う ) < サンプル > tt à GeV レイヤー ( ピクセル幅 ) < 第一種クラスターカット + 傾きカット > Z par [mm 2 ] シグナルクラスター残存率 [%] ペア BG クラスター残存率 [%] 0 (5µm) (10µm)

44 2014/02/12 修論発表 44 クラスターのz 座標と ζ 方向の幅の相関を利用したカットクラスターから計算される粒子の通過点 ξ ビーム衝突点有感層 ζ θ 厚み tanθ 厚みクラスターの ζ 方向の幅ペア BG は衝突点から比較的離れたところから発生するため z 座標と ζ 方向の幅の相関は弱い ( 右図 ) 赤い三角形 : y 1 = 厚み / tanθ / ピクセル幅 - B par y 2 = C par の範囲をカットする (ζ 幅カット ) trkhits_cwidth_z クラスターの ζ 方向の幅 [ ピクセル幅 ] trkhits_cwidth_z クラスターの ζ 方向の幅 [ ピクセル幅 ] tt à GeV trkhits_z z 座標 [mm] ペア 350 GeV trkhits_z z 座標 [mm]

45 2014/02/12 修論発表 45 第一種クラスターカット + 傾きカット + ζ 幅カット < サンプル > tt à GeV レイヤー ( ピクセル幅 ) Z par [mm 2 ] B par [ ピクセル幅 ] C par [ ピクセル幅 ] ( 括弧内はピクセルヒット残存率 ) シグナルクラスター残存率 [%] ペア BG クラスター残存率 [%] 0 (5µm) (93.42) (58.43) 1 (5µm) (93.51) (60.34) 2 (10µm) (92.16) (60.41) 3 (10µm) (92.73) (61.42) 4 (10µm) (94.08) (69.18) 5 (10µm) (94.04) (68.91) トラッキング効率フレーバータグの性能評価では上記のクラスターカットを適用して評価している

46 2014/02/12 修論発表 46 ヒットのディジタル化について本研究において FPCCD 用のディジタイザーは FPCCDDigitizer, FPCCDClustering を使用ピクセルヒットは FPCCDDigitizer, FPCCDClustering によりランダウ分布閾値通過距離を考慮して生成される閾値 : kev 1ADC カウントあたり kev ADC カウントは 7bit 使用

47 2014/02/12 修論発表 47 現行のシリコントラッキング本当は SIT も関係するが簡単のため VXD だけで考える VXD layers 簡単のため VXD layers を円筒型で近似

48 2014/02/12 修論発表 48 現行のシリコントラッキングトラックシード生成 Φ 方向に 4.5 ずつ区切られた各エリア内にある 3 層上の各ヒットからトラックシードを生成 4.5 VXD layers

49 2014/02/12 修論発表 49 現行のシリコントラッキングトラックシード生成外挿処理 4.5 VXD layers 外挿するエリア : 同様に Φ 方向に区切られたエリア内使用フィッター : シンプルヘリックスフィット赤線 : 外挿範囲

50 2014/02/12 修論発表 50 現行のシリコントラッキングトラックシード生成外挿処理細切れトラックの結合結合 VXD layers 可能ならトラックとトラックを結合

51 2014/02/12 修論発表 51 現行のシリコントラッキングトラックシード生成外挿処理 VXD layers 細切れトラックの結合ヒットの付け足しヒットの付け足し残っているトラックに可能ならヒットを付け足す

52 2014/02/12 修論発表 52 現行のシリコントラッキングトラックシード生成外挿処理 VXD layers 細切れトラックの結合ヒットの付け足しカルマンフィルターで再度フィッティング

53 2014/02/12 修論発表 53 Full トラックトラックシード生成外挿処理 VXD layers 細切れトラックの結合ヒットの付け足しカルマンフィルターで再度フィッティング TPC トラックと結合可能なら TPC のトラックと結合して再度カルマンフィルターでフィッティング

54 2014/02/12 修論発表 54 現行版と FPCCD 専用の違いトラックシード生成外挿処理後は同じ ( 現行版 ) Φ 方向に 4.5 ずつ区切られた各エリア内にある 3 層上の各ヒットからトラックシードを生成 (FPCCD 版 ) 最外層のヒットを基準に P T > 0.18 GeV/c のトラックを拾える Φ 幅を計算そのエリア内にある 3 層上の各ヒットからトラックシードを生成 ( 外側 3 層のみ使用 )

55 2014/02/12 修論発表 55 現行版と FPCCD 専用の違いトラックシード生成外挿処理後は同じ赤線 : 外挿範囲 ( 現行版 ) 外挿するエリア : Φ 方向に区切られたエリア内使用フィッター : シンプルヘリックスフィット (FPCCD 版 ) 外挿するエリア : フィッターから得られるトラックパラメターから決定使用フィッター : カルマンフィルタークラスターの情報 : 使用外挿ミスの削減

56 2014/02/12 修論発表 56 クラスターを用いた外挿処理クラスターの形状を見ることで外挿ミスが起きる可能性を落とす Area for Extrapolation 1. We calculate inner dot between candidate cluster and a cluster on the neighbor layer 2. If the dot is < 0.4, the candidate cluster is excluded from the candidates

57 2014/02/12 修論発表 GeV のトラッキングの CPU 時間とメモリサンプル : ttbar 350 GeV/c + ペア BG FPCCDTrackFinder を使用する CPU 時間 ~ 3 時間 / event Ø トラックシード生成処理が多くの CPU 時間を必要とする Track seed : Extrapolation = 5 : 1 メモリ ~ 3.5 GB / event

JPS_draft.pptx

JPS_draft.pptx LHC-ATLAS 実験における高い運動量を持つジェットの b- タグの開発及び評価小林愛音江成祐二 A 川本辰男 A 東大理東大素セ A 9pSK-6 9th September 4 日本物理学会 4 年秋季大会 Introduction 5 年から始まる LHC の運転では高い運動量を持った物理の解析が重要新しい重いレゾナンスの探索 (à WW, tt, hhà jets) VHà bb

2014/02/12 修論発表 1 国際リニアコライダーのための高精細 CCD を 用いた崩壊点検出器のシミュレーション研究 森達哉

2014/02/12 修論発表 1 国際リニアコライダーのための高精細 CCD を用いた崩壊点検出器のシミュレーション研究森達哉