Quartus II ハンドブック Volume 5、セクションIV. マルチプロセッサの調整

Size: px
Start display at page:

Download "Quartus II ハンドブック Volume 5、セクションIV. マルチプロセッサの調整"

Transcription

1 IV. SOPC Builder Nios II 9 Avalon Mutex 10 Avalon Mailbox 9 10 / 9 v v5.0.0 Nios II v v v5.0.0 Altera Corporation IV 1

2 Quartus II Volume 5 IV 2 Altera Corporation

3 9. Avalon Mutex NII Avalon Mutex Mutex Mutex Mutex Mutex Mutex Mutex Mutex Nios II Avalon Mutex Nios II Mutex SOPC Builder SOPC Builder Mutex 2 32 Avalon Mutex R/W mutex RW OWNER VALUE 1 reset RW RESET Altera Corporation 9 1

4 Mutex 1 Mutex ID VALUE 0x0000 Mutex Mutex mutex Avalon mutex mutex mutex mutex VALUE mutex OWNER OWNER ID OWNER VALUE Mutex OWNER reset RESET High 1 SOPC Builder Mutex SOPC Builder Nios II HALHardware Abstraction Layer Mutex SOPC Builder Initial Value VALUE Initial Value Initial Owner Initial Owner OWNER Initial Owner Mutex 9 2 Altera Corporation Quartus II Volume 5

5 Avalon Mutex Mutex Nios II Mutex Mutex HAL API ANSI C Mutex Nios II cpuid mutex OWNER Mutex Mutex altera_avalon_mutex_regs.h altera_avalon_mutex.h Mutex altera_avalon_mutex.c Mutex Mutex Mutex altera_avalon_mutex.h Mutex alt_mutex_dev 9 2 Mutex 9 2. Mutex ( / ) altera_avalon_mutex_open() altera_avalon_mutex_trylock() altera_avalon_mutex_lock() altera_avalon_mutex_unlock() MutexMutex Mutex Mutex Mutex Mutex Mutex Altera Corporation 9 3 Quartus II Volume 5

6 9 2. Mutex ( / ) altera_avalon_mutex_is_mine() altera_avalon_mutex_first_lock() CPU Mutex Mutex Mutex Mutex 9 5 Mutex API Mutex Mutex Mutex #include <altera_avalon_mutex.h> /* Mutex */ alt_mutex_dev* mutex = altera_avalon_mutex_open( /dev/mutex ); /* Mutex 1 */ altera_avalon_mutex_lock( mutex, 1 ); /* * */ /* */ altera_avalon_mutex_unlock( mutex ); 9 4 Altera Corporation Quartus II Volume 5

7 Avalon Mutex Mutex API Mutex API Altera Corporation 9 5 Quartus II Volume 5

8 altera_avalon_mutex_is_mine() altera_avalon_mutex_is_mine() : : ISR : : : : : int altera_avalon_mutex_is_mine(alt_mutex_dev* dev) <altera_avalon_mutex.h> dev Mutex CPU Mutex altera_avalon_mutex_is_mine() CPUMutex 9 6 Altera Corporation Quartus II Volume 5

9 altera_avalon_mutex_first_lock() altera_avalon_mutex_first_lock() : : ISR : : : : : int altera_avalon_mutex_first_lock(alt_mutex_dev* dev) <altera_avalon_mutex.h> dev Mutex Mutex 1 0 altera_avalon_mutex_first_lock() Mutex Altera Corporation 9 7 Quartus II Volume 5

10 altera_avalon_mutex_lock() altera_avalon_mutex_lock() : : ISR : : : void altera_avalon_mutex_lock(alt_mutex_dev* dev, alt_u32 value) : : <altera_avalon_mutex.h> dev Mutex value Mutex altera_avalon_mutex_lock()mutexmutex value 9 8 Altera Corporation Quartus II Volume 5

11 altera_avalon_mutex_open() altera_avalon_mutex_open() : : ISR : : : : : alt_mutex_dev* alt_hardware_mutex_open(const char* name) <altera_avalon_mutex.h> name Mutex Mutex Mutex NULL altera_avalon_mutex_open()mutex Altera Corporation 9 9 Quartus II Volume 5

12 altera_avalon_mutex_trylock() altera_avalon_mutex_trylock() : : ISR : : : : : int altera_avalon_mutex_trylock(alt_mutex_dev* dev, alt_u32 value) <altera_avalon_mutex.h> dev Mutex value Mutex Mutex Mutex altera_avalon_mutex_trylock() Mutex Altera Corporation Quartus II Volume 5

13 altera_avalon_mutex_unlock() altera_avalon_mutex_unlock() : : ISR : : void altera_avalon_mutex_unlock(alt_mutex_dev* dev) <altera_avalon_mutex.h> : dev Mutex : : altera_avalon_mutex_unlock()mutex Mutex Mutex Altera Corporation 9 11 Quartus II Volume 5

14 altera_avalon_mutex_unlock() 9 12 Altera Corporation Quartus II Volume 5

15 10. Avalon Mailbox NII Avalon Mailbox Mailbox 1 Mailbox Mutex Mailbox Mailbox Nios II Avalon Nios II Mailbox SOPC Builder SOPC Builder Mailbox 4 32 Avalon Mutex R/W mutex0 RW OWNER VALUE 1 reset0 RW RESET 2 mutex1 RW OWNER VALUE 3 reset1 RW RESET Altera Corporation 10 1

16 Mailbox 2 mutex 1 1 Mailbox Mutex Mailbox Mailbox 10 3 Mutex Avalon Mutex SOPC Builder Mailbox SOPC Builder Nios II HAL (Hardware Abstraction Layer) SOPC Builder Mailbox 1. Mailbox 2. SOPC Builder System Contents Mailbox RAM Mailbox Mailbox 3. SOPC Builder System Contents Mailbox Mailbox 4. SOPC Builder System Contents a. Mailbox b. Mailbox 10 2 Altera Corporation Quartus II Volume 5

17 Avalon Mailbox 5. Mailbox More <mailbox name> Settings Mailbox SOPC Builder GUI More <mailbox name> Settings Memory module - Mailbox Memory module Shared Mailbox Memory Offset - Mailbox Mailbox Size (bytes) - Mailbox Nios II Mailbox 8 1 Mailbox Mailbox Size (bytes) 12 Mailbox Nios II Mailbox Mailbox Mailbox 1 Mailbox Mailbox 32 Mailbox FIFO Mailbox 1 Mailbox 1 Mailbox Altera Corporation 10 3 Quartus II Volume 5

18 Mailbox Mailbox Mailbox Mailbox altera_avalon_mailbox_regs.h altera_avalon_mailbox.h Mailbox altera_avalon_mailbox.c Mailbox Mailbox Mailbox altera_avalon_mailbox.h Mailbox alt_mailbox_dev 10 2 Mailbox 10 6 Mailbox API Mailbox API altera_avalon_mailbox_close() altera_avalon_mailbox_get() altera_avalon_mailbox_open() altera_avalon_mailbox_pend() altera_avalon_mailbox_post() Mailbox Mailbox Mailbox Mailbox Mailbox 10 4 Altera Corporation Quartus II Volume 5

19 Avalon Mailbox Mailbox Mailbox Mailbox 2 2 Mailbox Mailbox Mailbox #include <stdio.h> #include "altera_avalon_mailbox.h" int main() alt_u32 message = 0; alt_mailbox_dev* send_dev, recv_dev; /* 2 Mailbox */ send_dev = altera_avalon_mailbox_open("/dev/mailbox_0"); recv_dev = altera_avalon_mailbox_open("/dev/mailbox_1"); while(1) { /* */ altera_avalon_mailbox_post(send_dev, message); } /* */ message = altera_avalon_mailbox_pend(recv_dev); return 0; } Altera Corporation 10 5 Quartus II Volume 5

20 Mailbox API Mailbox API Mailbox (API) 10 6 Altera Corporation Quartus II Volume 5

21 altera_avalon_mailbox_close() altera_avalon_mailbox_close() void altera_avalon_mailbox_close (alt_mailbox_dev* dev); ISR <altera_avalon_mailbox.h> dev Mailbox altera_avalon_mailbox_close() Mailbox Altera Corporation 10 7 Quartus II Volume 5

22 altera_avalon_mailbox_get() altera_avalon_mailbox_get() ISR alt_u32 altera_avalon_mailbox_get (alt_mailbox_dev* dev, int* err); <altera_avalon_mailbox.h> dev Mailbox err Mailbox 0 err 0 EWOULDBLOCK altera_avalon_mutex_get() 10 8 Altera Corporation Quartus II Volume 5

23 altera_avalon_mailbox_open() altera_avalon_mailbox_open() ISR alt_mailbox_dev* altera_avalon_mailbox_open (const char* name); <altera_avalon_mailbox.h> name Mailbox Mailbox Mailbox NULL altera_avalon_mailbox_open() Mailbox Altera Corporation 10 9 Quartus II Volume 5

24 altera_avalon_mailbox_pend() altera_avalon_mailbox_pend() ISR alt_u32 altera_avalon_mailbox_pend (alt_mailbox_dev* dev); <altera_avalon_mailbox.h> dev Mailbox altera_avalon_mailbox_pend() Mailbox Altera Corporation Quartus II Volume 5

25 altera_avalon_mailbox_post() altera_avalon_mailbox_post() ISR int altera_avalon_mailbox_post (alt_mailbox_dev* dev, alt_u32 msg); <altera_avalon_mailbox.h> dev Mailbox msg 0 Mailbox EWOULDBLOCK altera_avalon_mailbox_post() Mailbox Altera Corporation Quartus II Volume 5

26 altera_avalon_mailbox_post() Altera Corporation Quartus II Volume 5

Nios® II HAL API を使用したソフトウェア・サンプル集 「Modular Scatter-Gather DMA Core」

Nios® II HAL API を使用したソフトウェア・サンプル集 「Modular Scatter-Gather DMA Core」 ALTIMA Company, MACNICA, Inc Nios II HAL API Modular Scatter-Gather DMA Core Ver.17.1 2018 8 Rev.1 Nios II HAL API Modular Scatter-Gather DMA Core...3...3...4... 4... 5 3-2-1. msgdma... 6 3-2-2. On-Chip

More information

Nios II ソフトウェア開発ハンドブック Version 1.2 第6章. 例外処理 ver.1.2

Nios II ソフトウェア開発ハンドブック Version 1.2 第6章. 例外処理 ver.1.2 6. NII52006-1.2 Nios II ISR HAL Hardware Abstraction Layer Nios II HAL ISR ISR HAL API Application Programming Interface ISR ISR C ISR ISR ISR Nios II Nios II Nios II Nios II RISC 1 1 Nios II Altera Corporation

More information

Nios II ハードウェア・チュートリアル

Nios II ハードウェア・チュートリアル Nios II ver. 7.1 2007 8 1. Nios II FPGA Nios II Quaruts II 7.1 Nios II 7.1 Nios II Cyclone II count_binary 2. 2-1. http://www.altera.com/literature/lit-nio2.jsp 2-2. Nios II Quartus II FEATURE Nios II

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

Nios II ソフトウェア開発ハンドブック Version 1.2 第5章. HAL用デバイス・ドライバの開発 ver.1.1

Nios II ソフトウェア開発ハンドブック Version 1.2 第5章. HAL用デバイス・ドライバの開発 ver.1.1 5. HAL NII52005-1.1 HAL Hardware Abstraction Layer HAL API Application Programming Interface Nios II 2 HAL HAL API API HAL API HAL API DMA HAL HAL API HAL API ASCII LCD printf() LCD Altera Corporation

More information

Nios II 簡易チュートリアル

Nios II 簡易チュートリアル Nios II Ver. 7.1 2007 10 1. Nios II Nios II JTAG UART LED 8 PIO LED < > Quartus II SOPC Builder Nios II Quartus II.sof Nios II IDE Stratix II 2S60 RoHS Nios II Quartus II http://www.altera.com/literature/lit-nio2.jsp

More information

Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2

Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2 I. Nios II Nios II 1 2 3 4 SOPC Builder Nios II Altera Corporation I 1 Nios II 1 4 Nios II Nios II / 1 2004 9 v1.1 Nios II 1.01 2004 5 v1.0 2 2004 12 v1.2 ctl5 2004 9 v1.1 Nios II 1.01 2004 5 v1.0 3 2004

More information

I. Backus-Naur BNF : N N 0 N N N N N N 0, 1 BNF N N 0 11 (parse tree) 11 (1) (2) (3) (4) II. 0(0 101)* (

I. Backus-Naur BNF : N N 0 N N N N N N 0, 1 BNF N N 0 11 (parse tree) 11 (1) (2) (3) (4) II. 0(0 101)* ( 2016 2016 07 28 10:30 12:00 I. I VI II. III. IV. a d V. VI. 80 100 60 1 I. Backus-Naur BNF : 11011 N N 0 N N 11 1001 N N N N 0, 1 BNF N N 0 11 (parse tree) 11 (1) 1100100 (2) 1111011 (3) 1110010 (4) 1001011

More information

AccessflÌfl—−ÇŠš1

AccessflÌfl—−ÇŠš1 ACCESS ACCESS i ii ACCESS iii iv ACCESS v vi ACCESS CONTENTS ACCESS CONTENTS ACCESS 1 ACCESS 1 2 ACCESS 3 1 4 ACCESS 5 1 6 ACCESS 7 1 8 9 ACCESS 10 1 ACCESS 11 1 12 ACCESS 13 1 14 ACCESS 15 1 v 16 ACCESS

More information

I. Backus-Naur BNF S + S S * S S x S +, *, x BNF S (parse tree) : * x + x x S * S x + S S S x x (1) * x x * x (2) * + x x x (3) + x * x + x x (4) * *

I. Backus-Naur BNF S + S S * S S x S +, *, x BNF S (parse tree) : * x + x x S * S x + S S S x x (1) * x x * x (2) * + x x x (3) + x * x + x x (4) * * 2015 2015 07 30 10:30 12:00 I. I VI II. III. IV. a d V. VI. 80 100 60 1 I. Backus-Naur BNF S + S S * S S x S +, *, x BNF S (parse tree) : * x + x x S * S x + S S S x x (1) * x x * x (2) * + x x x (3) +

More information

第5回お試しアカウント付き並列プログラミング講習会

第5回お試しアカウント付き並列プログラミング講習会 qstat -l ID (qstat -f) qscript ID BATCH REQUEST: 253443.batch1 Name: test.sh Owner: uid=32637, gid=30123 Priority: 63 State: 1(RUNNING) Created at: Tue Jun 30 05:36:24 2009 Started at: Tue Jun 30 05:36:27

More information

Nios II カスタム・インストラクションによるキャスト(型変換)の高速化

Nios II カスタム・インストラクションによるキャスト(型変換)の高速化 ver. 9.1 2009 年 12 月 1. はじめに Nios II にオプションで実装できる浮動小数演算カスタム インストラクションは 浮動小数四則演算はサポートしているものの 整数から浮動小数にキャスト ( 型変換 ) する機能やその逆の機能は備えていません この資料では 単精度浮動小数型と整数型の変換を簡単に Nios II のカスタム インストラクションに実装する方法を紹介しています なお

More information

Nios II IDE によるソフトウェア開発 - セクション 1

Nios II IDE によるソフトウェア開発 - セクション 1 ALTIMA Corp. Nios II IDE によるソフトウェア 開 発 セクション 1 ver.1.0 2010 年 8 月 ELSENA,Inc. 目 次 1. はじめに... 3 2. HAL を 用 いたプログラミング... 3 2-1. HAL (Hardware Abstraction Layer)... 3 2-2. Nios II IDE プロジェクトの 構 造... 4 2-3.

More information

Avalon Memory-Mappedブリッジ

Avalon Memory-Mappedブリッジ 11. Avalon emory-apped QII54020-8.0.0 Avalon emory-apped Avalon- OPC Builder Avalon- OPC Builder Avalon- OPC Builder Avalon-11 9 Avalon- Avalon- 11 12 Avalon- 11 19 OPC Builder Avalon emory-apped Design

More information

44 4 I (1) ( ) (10 15 ) ( 17 ) ( 3 1 ) (2)

44 4 I (1) ( ) (10 15 ) ( 17 ) ( 3 1 ) (2) (1) I 44 II 45 III 47 IV 52 44 4 I (1) ( ) 1945 8 9 (10 15 ) ( 17 ) ( 3 1 ) (2) 45 II 1 (3) 511 ( 451 1 ) ( ) 365 1 2 512 1 2 365 1 2 363 2 ( ) 3 ( ) ( 451 2 ( 314 1 ) ( 339 1 4 ) 337 2 3 ) 363 (4) 46

More information

i ii i iii iv 1 3 3 10 14 17 17 18 22 23 28 29 31 36 37 39 40 43 48 59 70 75 75 77 90 95 102 107 109 110 118 125 128 130 132 134 48 43 43 51 52 61 61 64 62 124 70 58 3 10 17 29 78 82 85 102 95 109 iii

More information

Nios II Flash Programmer ユーザ・ガイド

Nios II Flash Programmer ユーザ・ガイド ver. 8.0 2009 年 4 月 1. はじめに 本資料は Nios II 開発環境においてフラッシュメモリ または EPCS へのプログラミングを行う際の参考マニュアルです このマニュアルでは フラッシュメモリの書き込みの際に最低限必要となる情報を提供し さらに詳しい情報はアルテラ社資料 Nios II Flash Programmer User Guide( ファイル名 :ug_nios2_flash_programmer.pdf)

More information

Nios II - Vectored Interrupt Controller の実装

Nios II - Vectored Interrupt Controller の実装 ALTIMA Corp. Nios II Vectored Interrupt Controller の実装 ver.1.0 2010 年 7 月 ELSENA,Inc. 目次 1. はじめに... 3 2. 適用条件... 3 3. システムの構成... 4 3-1. SOPC Builder の設定... 4 3-2. ペリフェラルの設定... 4 3-2-1. VIC の設定... 4 3-2-2.

More information

入門ガイド

入門ガイド ii iii iv NEC Corporation 1998 v P A R 1 P A R 2 P A R 3 T T T vi P A R T 4 P A R T 5 P A R T 6 P A R T 7 vii 1P A R T 1 2 2 1 3 1 4 1 1 5 2 3 6 4 1 7 1 2 3 8 1 1 2 3 9 1 2 10 1 1 2 11 3 12 1 2 1 3 4 13

More information

ito.dvi

ito.dvi 1 2 1006 214 542 160 120 160 1 1916 49 1710 55 1716 1 2 1995 1 2 3 4 2 3 1950 1973 1969 1989 1 4 3 3.1 3.1.1 1989 2 3.1.2 214 542 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27

More information

FPGA 外部のメモリをアバロン・MM・インタフェースへ接続する方法

FPGA 外部のメモリをアバロン・MM・インタフェースへ接続する方法 ver. 8.1 2009 年 3 月 1. はじめに Nios II 開発ボードに実装されているメモリ用のコンポーネントは SOPC Builder の中にあらかじめ用意されています しかし 実際に基板を作成した場合には Nios II 開発ボードに実装されているメモリと同じ仕様の製品でない限り SOPC Builder であらかじめ用意されたメモリ用のコンポーネントを使用することはできません この場合

More information

:30 12:00 I. I VI II. III. IV. a d V. VI

:30 12:00 I. I VI II. III. IV. a d V. VI 2017 2017 08 03 10:30 12:00 I. I VI II. III. IV. a d V. VI. 80 100 60 1 I. Backus-Naur BNF X [ S ] a S S ; X X X, S [, a, ], ; BNF X (parse tree) (1) [a;a] (2) [[a]] (3) [a;[a]] (4) [[a];a] : [a] X 2 222222

More information

:30 12:00 I. I VI II. III. IV. a d V. VI

:30 12:00 I. I VI II. III. IV. a d V. VI 2018 2018 08 02 10:30 12:00 I. I VI II. III. IV. a d V. VI. 80 100 60 1 I. Backus-Naur BNF N N y N x N xy yx : yxxyxy N N x, y N (parse tree) (1) yxyyx (2) xyxyxy (3) yxxyxyy (4) yxxxyxxy N y N x N yx

More information

C による数値計算法入門 ( 第 2 版 ) 新装版 サンプルページ この本の定価 判型などは, 以下の URL からご覧いただけます. このサンプルページの内容は, 新装版 1 刷発行時のものです.

C による数値計算法入門 ( 第 2 版 ) 新装版 サンプルページ この本の定価 判型などは, 以下の URL からご覧いただけます.  このサンプルページの内容は, 新装版 1 刷発行時のものです. C による数値計算法入門 ( 第 2 版 ) 新装版 サンプルページ この本の定価 判型などは, 以下の URL からご覧いただけます. http://www.morikita.co.jp/books/mid/009383 このサンプルページの内容は, 新装版 1 刷発行時のものです. i 2 22 2 13 ( ) 2 (1) ANSI (2) 2 (3) Web http://www.morikita.co.jp/books/mid/009383

More information

WinHPC ppt

WinHPC ppt MPI.NET C# 2 2009 1 20 MPI.NET MPI.NET C# MPI.NET C# MPI MPI.NET 1 1 MPI.NET C# Hello World MPI.NET.NET Framework.NET C# API C# Microsoft.NET java.net (Visual Basic.NET Visual C++) C# class Helloworld

More information

07-二村幸孝・出口大輔.indd

07-二村幸孝・出口大輔.indd GPU Graphics Processing Units HPC High Performance Computing GPU GPGPU General-Purpose computation on GPU CPU GPU GPU *1 Intel Quad-Core Xeon E5472 3.0 GHz 2 6 MB L2 cache 1600 MHz FSB 80 GFlops 1 nvidia

More information

double float

double float 2015 3 13 1 2 2 3 2.1.......................... 3 2.2............................. 3 3 4 3.1............................... 4 3.2 double float......................... 5 3.3 main.......................

More information

共栄火災の現状2008

共栄火災の現状2008 CONTENTS 1 2 4 9 12 13 14 22 25 27 28 31 32 33 34 36 38 42 45 1 PROFILE TOP MESSAGE 2 3 4 5 6 7 8 9 168,739 64.2% 36.5% 10,605 3,116 814 1,023.7% 726,741 79,256 26,941 93 1,238 1,331 6,213 342 504 7,059

More information

C言語によるアルゴリズムとデータ構造

C言語によるアルゴリズムとデータ構造 Algorithms and Data Structures in C 4 algorithm List - /* */ #include List - int main(void) { int a, b, c; int max; /* */ Ÿ 3Ÿ 2Ÿ 3 printf(""); printf(""); printf(""); scanf("%d", &a); scanf("%d",

More information

これわかWord2010_第1部_100710.indd

これわかWord2010_第1部_100710.indd i 1 1 2 3 6 6 7 8 10 10 11 12 12 12 13 2 15 15 16 17 17 18 19 20 20 21 ii CONTENTS 25 26 26 28 28 29 30 30 31 32 35 35 35 36 37 40 42 44 44 45 46 49 50 50 51 iii 52 52 52 53 55 56 56 57 58 58 60 60 iv

More information

パワポカバー入稿用.indd

パワポカバー入稿用.indd i 1 1 2 2 3 3 4 4 4 5 7 8 8 9 9 10 11 13 14 15 16 17 19 ii CONTENTS 2 21 21 22 25 26 32 37 38 39 39 41 41 43 43 43 44 45 46 47 47 49 52 54 56 56 iii 57 59 62 64 64 66 67 68 71 72 72 73 74 74 77 79 81 84

More information

これでわかるAccess2010

これでわかるAccess2010 i 1 1 1 2 2 2 3 4 4 5 6 7 7 9 10 11 12 13 14 15 17 ii CONTENTS 2 19 19 20 23 24 25 25 26 29 29 31 31 33 35 36 36 39 39 41 44 45 46 48 iii 50 50 52 54 55 57 57 59 61 63 64 66 66 67 70 70 73 74 74 77 77

More information

SOPC Builder ペリフェラル 簡易ユーザ・ガイド - PIO (Parallel I/O)

SOPC Builder ペリフェラル 簡易ユーザ・ガイド - PIO (Parallel I/O) ALTIMA Corp. SOPC Builder ペリフェラル簡易ユーザ マニュアル PIO (Parallel I/O) ver.1.0 2010 年 8 月 ELSENA,Inc. SOPC Builder ペリフェラル簡易ユーザ マニュアル PIO (Parallel I/O) 目次 1. はじめに... 3 2. PIO 概要... 3 2-1. PIO 概要... 3 2-2. PIO

More information

lexex.dvi

lexex.dvi (2018, c ) http://istksckwanseiacjp/ ishiura/cpl/ 4 41 1 mini-c lexc,, 2 testlexc, lexc mini-c 1 ( ) mini-c ( ) (int, char, if, else, while, return 6 ) ( ) (+, -, *, /, %, &, =, ==,!=, >, >=,

More information

C C UNIX C ( ) 4 1 HTML 1

C C UNIX C ( ) 4 1 HTML 1 C 2007 4 18 C UNIX 1 2 1 1.1 C ( ) 4 1 HTML 1 はじめ mkdir work 作業用ディレクトリーの作成 emacs hoge.c& エディターによりソースプログラム作成 gcc -o fuga hoge.c コンパイルにより機械語に変換 コンパイルエラー./fuga 実行 実行時エラー 完成 1: work hooge.c fuga 1 4 4 1 1.

More information

FPGAメモリおよび定数のインシステム・アップデート

FPGAメモリおよび定数のインシステム・アップデート QII53012-7.2.0 15. FPGA FPGA Quartus II Joint Test Action Group JTAG FPGA FPGA FPGA Quartus II In-System Memory Content Editor FPGA 15 2 15 3 15 3 15 4 In-System Memory Content Editor Quartus II In-System

More information

untitled

untitled II 4 Yacc Lex 2005 : 0 1 Yacc 20 Lex 1 20 traverse 1 %% 2 [0-9]+ { yylval.val = atoi((char*)yytext); return NUM; 3 "+" { return + ; 4 "*" { return * ; 5 "-" { return - ; 6 "/" { return / ; 7 [ \t] { /*

More information

.\..

.\.. CONTENTS 2 4 7 8 10 12 14 19 22 28 31 35 39 40 41 47 54 59 68 71 79 83 90 1 CONTENTS 2 4 7 8 10 12 14 19 22 28 31 35 39 40 41 47 54 59 68 71 79 83 90 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

More information

n_bead 4_14_NotOut

n_bead 4_14_NotOut http://www.nsswelding.co.jp CONTENTS 1 5 6 7 10 11 12 13 14 4 * * * * * 5 + + + + 6 * ** * 7 * * * * * * * 1 * * * * * * * 2 * * * * 9 * * * * * * 10 * * * * * 11 + + + + + + + + + + + 1 2 3 + + + +

More information

21

21 21 2 8 10 12 14 16 18 22 30 31 32 33 39 40 41 42 44 45 46 47 124 180 188 189 190 Contents 48 50 52 53 55 56 57 63 64 66 68 69 70 74 74 75 75 76 76 77 77 77

More information

40年史表紙out.ai

40年史表紙out.ai CONTENTS 2003 2003 2004 2004 2005 2005 2006 2006 2007 2007 2008 2008 2009 2009 2010 2010 2011 2011 2012 2012 1972 1982 1992 2002 2012 CONTENTS 2003 2003 2004 2004 2005 2005 2006 2006 2007

More information

17 1721 42 47 63 1214 15 16 1718 47 6010 10 1316 1719 52 1417 1718 49 53 1315 1617 1719 47 49 11 1214 1718 52 54 11 13 2 No.1311 2005. 4. 13

17 1721 42 47 63 1214 15 16 1718 47 6010 10 1316 1719 52 1417 1718 49 53 1315 1617 1719 47 49 11 1214 1718 52 54 11 13 2 No.1311 2005. 4. 13 No.1311 2005.4.13 CONTENTS 17 1721 42 47 63 1214 15 16 1718 47 6010 10 1316 1719 52 1417 1718 49 53 1315 1617 1719 47 49 11 1214 1718 52 54 11 13 2 No.1311 2005. 4. 13 1617 1718 16 1718 10 12 16 13 1512

More information

<93FA967B8CEA2E706466>

<93FA967B8CEA2E706466> CONTENTS CONTENTS CONTENTS 1 2 1 1 2 2 22 2 2 2 2 28 2 2 1 2 6 2 7 2 2 1 2 1 2 11 1 2 22 2 2 2 2 1 2 2 2

More information

関西テレビ放送番組制作ガイドライン

関西テレビ放送番組制作ガイドライン Contents Contents Contents Contents 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57

More information

newmodelinformation_book_sample.pdf

newmodelinformation_book_sample.pdf 05 29 http://www.yano-pbi.com/ 03-5371-6923 FAX:03-5352-1088 CONTENTS 1 2 3 4 5 6 7 8 9 10 10 11 11 12 12 13 14 14 15 15 16 17 17 18 18 19 20 20 21 22 23 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38

More information

さきたま57号p01.indd

さきたま57号p01.indd 3 No. 2016. 57 Contents 2 2016.3No.57 2016.3 2016.3No.57 No.57 3 2016.3No.57 4 2016.3 2016.3No.57 No.57 5 2016.3No.57 6 2016.3No.57 7 2016.3No.57 8 2016.3No.57 9 2016.3No.57 10 2016.3No.57 11 2016.3No.57

More information

2 No

2 No No.1297 2004.9.22 CONTENTS 2 No.1297 2004. 9. 22 9 11 15 15 28 16 25 1210 17 26 3 No.1297 2004. 9. 22 11 14 11 10 40 13 00 2 1 12 15 4 000 35 141 100 4 No.1297 2004. 9. 22 4 000 14 15 29 16 27 5 No.1297

More information

2 No

2 No No.1322 2005.10.26 CONTENTS 2 No.1322 2005. 10. 26 No.1322 2005. 10. 26 3 4 No.1322 2005. 10. 26 No.1322 2005. 10. 26 5 21 21 29 18 2913 00 19 00 200 18 19 6 No.1322 2005. 10. 26 7 No.1322 2005. 10. 26

More information

1 CONTENTS P.6 P.13 P.15 P.16 P.22 P.30 P.37 P.41 P.42 P.43 P.44 P.45 P.46 P.2 P.2 P.3 P.2 P.3 P.2 P.6 P.5 P.4 P.3 P.3 P.3 P.3

1 CONTENTS P.6 P.13 P.15 P.16 P.22 P.30 P.37 P.41 P.42 P.43 P.44 P.45 P.46 P.2 P.2 P.3 P.2 P.3 P.2 P.6 P.5 P.4 P.3 P.3 P.3 P.3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1FAX 2009 4 1 CONTENTS P.6 P.13 P.15 P.16 P.22 P.30 P.37 P.41 P.42 P.43 P.44 P.45 P.46 P.2 P.2 P.3 P.2 P.3 P.2 P.6 P.5 P.4 P.3 P.3 P.3 P.3 3 2 1 1 1 1 1 1 1 1 1 1

More information

2 No

2 No No.1288 2004.4.14 CONTENTS 2 No.1288 2004. 4. 14 16 1617 40 5311 1012 13 1617 42 47 63 1214 15 1617 47 10 1114 15 1617 44 5812 1214 15 1617 44 50 11 1115 1617 45 50 13 3 No.1288 2004. 4. 14 1617 40 10

More information

PJta_h1h4_0329.ai

PJta_h1h4_0329.ai 0120-119-110 1-2-1 100-8050 http://www.tokiomarine-nichido.co.jp/ 24365 0120-691-300 98 http://www.tokiomarine-nichido.co.jp/ 201071 19 P.37 P.816 P.17 P.1819 contents 1 2 3 4 5 6 1 2 3 4 http://www.tokiomarine-nichido.co.jp/

More information

−ÈŁÛ05/‚æ4‘Í

−ÈŁÛ05/‚æ4‘Í CONTENTS 1. 50 2. 51 3. 52 52. 6 1 6 2 6 3 65 65 5. 66 6. 67 1 67 2 67 3 68 7. 69 8. 69 1 69 2 69 3 70 70 9. 71 9 1 50 2 51 52 3 53 5 55 56 57 58 59 60 61 62 63 1 2 6 3 65 5 66 6 1 2 67 3 68 7 8 1 2 69

More information

24_5章_01f

24_5章_01f CONTENTS p08 1 2 3 4 p14 p20 p24 p28 p40 03 04 05 4527,575 9 405,849 0.1 4,908 9405,849 17 790,361 74 3,331,365 6 243,400 34 1,554,738 51 2,318,680 161,853 122,460 9 410,863 163,253 3121,444 0.15,830 24

More information

untitled

untitled T O N E G U N 2012 S H I N K I N E R S U L O C S I D B A N K 1. 2. 3. CONTENTS 1. 2. 1. 2. 3. 4. 5. 02 03 04 05 17, 216 84362 1,63323 516 225 17 06 07 1,385 46 1 42 31 3.3% 2.2% 67.4% 08 09 10 1 3 2 1

More information