注文コード No. NA1677 LV8104V Bi-CMOS 集積回路可変速制御用 3 相ブラシレスモータプリドライバ 概要 LV8104V は 3 相ブラシレスモータの可変速制御用に適したプリドライバ IC である チャージポンプ回路内蔵により 上下出力 Nc

Transcription

1 注文コード No. NA1677 Bi-CMOS 集積回路可変速制御用 3 相ブラシレスモータプリドライバ 概要 は 3 相ブラシレスモータの可変速制御用に適したプリドライバ IC である チャージポンプ回路内蔵により 上下出力 Nch パワー FET の駆動回路を構成できる ダイレクト PWM と同期整流により 高効率駆動が可能である 機能 速度ディスクリ +PLL 速度制御方式 速度ディスクリの基準信号発生用 VCO 回路内蔵 速度ロック検知出力 正逆転切り替え回路内蔵 ショートブレーキ回路内蔵 電流制限回路, 拘束保護回路等の各種保護回路内蔵 絶対最大定格 /Ta=25 項目 記号 条件 定格値 unit 電源電圧 VCC max VCC=VG 42 V チャージポンプ出力電圧 VG max VG 端子 42 V 出力電流 IO max1 UL,VL,WL 端子 -15~15 ma IO max2 UH,VH,WH,UOUT,VOUT,WOUT 端子 -15~15 ma 許容消費電力 Pd max1 IC 単体 0.65 W Pd max2 基板実装 1.70 W 動作周囲温度 Topr -20~+80 保存周囲温度 Tstg -55~+150 指定基板 :114.3mm 76.1mm 1.6mm, ガラスエポキシ基板 最大定格を超えるストレスは デバイスにダメージを与える危険性があります 最大定格は ストレス印加に対してのみであり 推奨動作条件を超えての機能的動作に関して意図するものではありません 推奨動作条件を超えてのストレス印加は デバイスの信頼性に影響を与える危険性があります Semiconductor Components Industries, LLC, 2013 August, SY S00001 No.A1677-1/19

2 許容動作範囲 /Ta=25 項目 記号 条件 unit 電源電圧範囲 VCC 16~28 V 5V 定電圧出力電流 IREG 0~-10 ma LD 端子印加電圧 VLD 0~6 V LD 端子出力電流 ILD 0~5 ma FGS 端子印加電圧 VFGS 0~6 V FGS 端子出力電流 IFGS 0~5 ma 電気的特性 /Ta=25,VCC=24V 項目 記号 条件 min typ max unit 電源電流 1 ICC ma 電源電流 2 ICC2 ストップ時 ma 5V 定電圧出力 ( 端子 ) 出力電圧 IO=-5mA V 電圧変動 ΔV(REG1) VCC=16~28V mv 負荷変動 ΔV(REG2) IO=-5~-10mA mv 出力部 / 条件 :VG=33Vを印加 出力 Hレベル電圧 1 VOH1 UL,VL,WL 端子 IOH=-2mA V 出力 Lレベル電圧 1 VOL1 UL,VL,WL 端子 IOL=2mA V 出力 Hレベル電圧 2 VOH2 UH,VH,WH 端子 IOH=-2mA VG-0.65 VG-0.5 VG-0.35 V 出力 Lレベル電圧 2 VOL2 UH,VH,WH 端子 IOL=2mA V PWM 周波数 f(pwm) khz 内部発振器 発振周波数 f(ref) MHz チャージポンプ出力 (VG 端子 ) 出力電圧 VGOUT VCC+7.9 VCC+9.0 VCC+10.0 V CP1 端子 出力 Hレベル電圧 VOH(CP1) ICP1=-2mA VCC-1.45 VCC-1.1 VCC-0.8 V 出力 Lレベル電圧 VOL(CP1) ICP1=2mA V チャージポンプ周波数 f(cp1) khz ホールアンプ 入力バイアス電流 IB(HA) μa 同相入力電圧範囲 1 VICM1 ホール素子使用時 V 同相入力電圧範囲 2 VICM2 入力片側バイアス時 0 V ( ホールIC 応用 ) ホール入力感度 SIN 波 50 mvp-p ヒステリシス幅 ΔVIN(HA) mv 入力電圧 L H VSLH mv 入力電圧 H L VSHL mv FGアンプ 入力オフセット電圧 VIO(FG) mv 入力バイアス電流 IB(FG) -1 1 μa 基準電圧 VB(FG) -5% /2 5% V 出力 Hレベル電圧 VOH(FG) IFGI=-0.1mA, 無負荷 V 次ページへ続く No.A1677-2/19

3 前ページより続く 項目 記号 条件 min typ max unit 出力 Lレベル電圧 VOL(FG) IFGI=0.1mA, 無負荷 V FG 入力感度 GAIN 100 倍 3 mv 次段のシュミット幅 片側ヒステリシス mv コンパレータ 動作周波数範囲 3 khz オープンループGAIN ffg=2khz db FGS 出力出力飽和電圧 VOL(FGS) IFGS=2mA V 出力リーク電流 IL(FGS) VO=6V 10 μa CSD 発振回路出力 Hレベル電圧 VOH(CSD) V 出力 Lレベル電圧 VOL(CSD) V 振幅 V(CSD) Vp-p 外付けC 充電電流 ICHG μa 外付けC 放電電流 ICHG μa 発振周波数 f(csd) C=0.047μF 78 Hz 速度ディスクリ出力 出力 Hレベル電圧 VOH(D) V 出力 Lレベル電圧 VOL(D) V カウント数 512 LD 出力 出力飽和電圧 VOL(LD) ILD=2mA V 出力リーク電流 IL(LD) VO=6V 10 μa ロック範囲 % PLL 出力出力 Hレベル電圧 VOH(P) V 出力 Lレベル電圧 VOL(P) V 電流制御回路駆動ゲイン GDF 倍 電流制限動作リミッタ電圧 VRF V 積分器入力オフセット電圧 VIO(INT) mv 入力バイアス電流 IB(INT) -1 1 μa 基準電圧 VB(INT) -5% /2 5% V 出力 Hレベル電圧 VOH(INT) IINTI=-0.1mA, 無負荷 V 出力 Lレベル電圧 VOL(INT) IINTI=0.1mA, 無負荷 V オープンループGAIN fint=2khz db VCO 発振器 (C 端子 ) 発振周波数範囲 f(c) C=120pF,R=24kΩ MHz 出力 Hレベル電圧 VOH(C) FIL=2.5V V 出力 Lレベル電圧 VOL(C) FIL=2.5V V 振幅 V(C) FIL=2.5V Vp-p 次ページへ続く No.A1677-3/19

4 前ページより続く 項目 記号 条件 min typ max unit FIL 端子出力ソース電流 IOH(FIL) μa 出力シンク電流 IOL(FIL) μa 低電圧保護回路動作電圧 VLVSD V ヒステリシス幅 ΔVLVSD V 熱しゃ断動作熱しゃ断動作温度 TSD 設計目標値 ヒステリシス幅 ΔTSD 設計目標値 30 CLK 端子入力周波数 fi(clk) 3 khz Hレベル入力電圧範囲 VIH(CLK) 2.0 V Lレベル入力電圧範囲 VIL(CLK) V 入力オープン電圧 VIO(CLK) -0.5 V ヒステリシス幅 VIS(CLK) 設計目標値 V Hレベル入力電流 IIH(CLK) VCLK=5V μa Lレベル入力電流 IIL(CLK) VCLK=0V μa プルアップ抵抗 RU(CLK) kω S/S 端子 Hレベル入力電圧範囲 VIH(S/S) 2.0 V Lレベル入力電圧範囲 VIL(S/S) V 入力オープン電圧 VIO(S/S) -0.5 V ヒステリシス幅 VIS(S/S) V Hレベル入力電流 IIH(S/S) VS/S=5V μa Lレベル入力電流 IIL(S/S) VS/S=0V μa プルアップ抵抗 RU(S/S) kω F/R 端子 Hレベル入力電圧範囲 VIH(F/R) 2.0 V Lレベル入力電圧範囲 VIL(F/R) V 入力オープン電圧 VIO(F/R) -0.5 V ヒステリシス幅 VIS(F/R) V Hレベル入力電流 IIH(F/R) VF/R=5V μa Lレベル入力電流 IIL(F/R) VF/R=0V μa プルアップ抵抗 RU(F/R) kω BR 端子 Hレベル入力電圧範囲 VIH(BR) 2.0 V Lレベル入力電圧範囲 VIL(BR) V 入力オープン電圧 VIO(BR) -0.5 V ヒステリシス幅 VIS(BR) V Hレベル入力電流 IIH(BR) VBR=5V μa Lレベル入力電流 IIL(BR) VBR=0V μa プルアップ抵抗 RU(BR) kω No.A1677-4/19

5 外形図 unit:mm (typ) (0.68) (1.5) 1.7max SANYO : SSOP44(275mil) 2.0 Pd max - Ta ピン配置図 CP1 CP2 VG NC VCC NC WH WOUT WL VH VOUT VL UH UOUT UL RF RFGND IN3 + IN3 - IN2 + IN2 - IN LV GND2 GND1 C R FIL CSD INTOUT INTIN INTREF DOUT POUT S/S CLK F/R BR FGS LD FGOUT FGIN - FGIN + IN1 - No.A1677-5/19

6 3 相ロジック真理値表 (H 入力とは IN+>IN-の状態を示す ) F/R= L F/R= H 駆動出力 IN1 IN2 IN3 IN1 IN2 IN3 上側ゲート 下側ゲート 1 H L H L H L VH UL 2 H L L L H H WH UL 3 H H L L L H WH VL 4 L H L H L H UH VL 5 L H H H L L UH WL 6 L L H H H L VH WL S/S 入力 BR 入力 入力 状態 入力 状態 Hまたはオープン ストップ Hまたはオープン ブレーキ L スタート L 解除 電流制御特性 GAIN = 0.25 RF V INTOUT V No.A1677-6/19

7 ブロック図 ( 参考定数 ) ±5% 120pF INT INT INT 4700pF 4700pF 4700pF POUT DOUT REF IN OUT IN1 + IN1 - IN2 + IN2 - IN3 + IN3-150pF LD FGS LD FGS POUT SPEED PLL DOUT SPEED DISCRI FG FIL - + CONTROL AMP HALL HYS COMP HALL FIL LVSD FGOUT FGIN - + FGIN CHARGE PUMP RST DRIVE LOGIC R C VCO 1/512 CSD OSC PRE DRIVER FIL CLK CLK VCO PLL BR F/R S/S LATCH 1/112 1/16 CURR COMP INT OSC CSD BR F/R S/S RFGND RF GND2 GND1 V CC CP1 CP2 VG UH UOUT UL VH VOUT VL WH WOUT WL 680pF 680pF 680pF 680pF 680pF 680pF + 24V FW217 3 No.A1677-7/19

8 ホール入力と駆動出力の関係 (1)F/R= L IN1 IN2 IN3 UH VH WH UL VL WL (2)F/R= H IN1 IN2 IN3 UH VH WH UL VL WL No.A1677-8/19

9 (3)F/R= L ホール入力が (2) と逆位相の場合 IN1 IN2 IN3 UH VH WH UL VL WL (4)F/R= H ホール入力が (1) と逆位相の場合 IN1 IN2 IN3 UH VH WH UL VL WL No.A1677-9/19

10 端子説明 端子番号 端子名 端子説明 等価回路図 1 5V 定電圧出力端子 (5.6V) GND 間にコンデンサを接続する V CC GND2 GND1 GND 端子 GND1とGND2はIC 内部で接続されている 4 C VCO 発振端子 GND 間にコンデンサを接続する 4 5 R VCO 回路の充放電電流設定端子 GND 間に抵抗を接続する 5 6 FIL VCO PLL 出力フィルタ端子 6 次ページへ続く No.A /19

11 前ページより続く 端子端子名端子説明等価回路図番号 7 CSD 拘束保護の動作時間を設定する端 子 GND 間にコンデンサを接続すること ロジック回路部の初期リセット端子と兼用している 7 8 INT OUT 積分アンプ出力端子 8 9 INT IN 積分アンプ反転入力端子 INTOUT 10 INT 積分アンプ非反転入力端子 REF 1/2 電位 GND 間にコンデンサを接続する DOUT 速度ディスクリ出力端子 加速 H 減速 L 11 次ページへ続く No.A /19

12 前ページより続く 端子番号 端子名 端子説明 等価回路図 12 POUT 速度制御系 PLL 出力端子 CLKとFGの位相差を出力する S/S スタート / ストップ制御端子 L :0V~1.0V H :2.0V~ オープン時 H レベルとなる L でスタート ヒステリシス幅約 0.27V CLK 外部クロック信号入力端子 L :0V~1.0V H :2.0V~ オープン時 H レベルとなる ヒステリシス幅約 0.27V f=3khz max F/R 正転 / 逆転制御端子 L :0V~1.0V H :2.0V~ オープン時 H レベルとなる L で正転 ヒステリシス幅約 0.27V 15 次ページへ続く No.A /19

13 前ページより続く 端子番号 端子名 端子説明 等価回路図 16 BR ブレーキ端子 ( ショートブレーキ動作 ) L :0V~1.0V H :2.0V~ オープン時 H レベルとなる H またはオープンでブレーキ ヒステリシス幅約 0.27V FGS FGアンプシュミット出力端子 オープンコレクタ出力 LD 速度ロック検知出力端子 オープンコレクタ出力 モータの回転数が速度ロック範囲内 (±6.25%) にある時 L となる FGOUT FGアンプ出力端子 IC 内部でFGシュミットコンパレータ 入力と接続される FGIN - FGアンプ反転入力端子 21 FGIN + FGアンプ非反転入力端子 1/2 電位 GND 間にコンデンサを接続する FGOUT 次ページへ続く No.A /19

14 前ページより続く 端子番号 端子名 端子説明 等価回路図 IN1 - IN1 + IN2 - IN2 + IN3 - IN3 + ホール入力端子 IN + >IN - で H 逆は L とする ホール信号のノイズが問題となる場合はIN + IN - 間にコンデンサを接続する RFGND 出力電流検出基準端子 電流検出抵抗 RfのGND 部に接続す る RF 出力電流検出端子 電流検出抵抗 Rfに接続する 最大出力電流をIOUT=0.25/Rfで設定する UL VL WL 下側 Nチャネルパワー FETのゲート駆動用出力端子 次ページへ続く No.A /19

15 前ページより続く 端子番号 端子名 端子説明 等価回路図 UH VH WH 上側 Nチャネルパワー FETのゲート駆動用出力端子 VG UOUT VOUT WOUT 上側 Nチャネルパワー FETのソース電圧検出端子 VCC 電源端子 安定化のため GND 間にコンデンサを接続する 42 VG チャージポンプ出力端子 VCC 間にコンデンサを接続する VCC 43 CP2 チャージポンプ用コンデンサ接続端子 CP1との間にコンデンサを接続する CP1 チャージポンプ用コンデンサ接続端子 CP2との間にコンデンサを接続する V CC NC NC 端子 No.A /19

16 の説明 1. 速度制御回路本 IC は 速度ディスクリ回路と PLL 回路の併用により速度制御を行っている これにより 負荷変動の大きいモータに使用した場合 速度ディスクリのみの速度制御方式に比べて回転変動を抑えることができる 速度ディスクリ回路および PLL 回路は FG の 1 周期に 1 回誤差信号を出力する FG サーボ周波数 (ffg) は CLK 端子から入力するクロック信号 (fclk) と同一周波数で制御される ffg=fclk 2.VCO 回路速度ディスクリ回路の基準信号を発生するため VCO 回路を内蔵している 基準信号の周波数は 次式のようになる fvco=fclk 512 fvco: 基準信号周波数,fCLK: クロック信号周波数 R 端子,C 端子,FIL 端子に接続する部品は ノイズの影響を受けにくいようにできるだけ短い配線で GND1 端子 (3ピン) に接続すること 3. 出力駆動回路本 IC は チャージポンプ回路を内蔵しており 上下出力 Nch パワー FET の駆動回路を構成できる 上側ゲート電位は VCC+9V となり 下側ゲート電位は (5.6V) になっている PWM スイッチングは UL VL WL 出力側であるため 下側 Nch パワー FET のスイッチングを行う モータの駆動力はオンデューティを変化させることによって調整される PWM 周波数は IC 内部で決められており 20kHz(typ) になっている PWM スイッチングのオフでは 上側 Nch パワー FET をオンとする同期整流を行うことにより 上側 Nch パワー FET の発熱を低減している 同期整流動作時の上下オフ時間は IC 内部で決められており 1.7μS~3.7μS のばらつきがある 4. 速度ロックの範囲速度ロックの範囲は定速の ±6.25% 以内であり モータの回転数がロック範囲内となると LD 端子が L となる ( オープンコレクタ出力 ) モータの回転数がロック範囲を外れた場合 速度の誤差に応じて PWM 出力のオンデューティが変化し モータの回転数がロック範囲内となるように制御がかかる 5. ホール入力信号ホール入力は 100mVp-p 以上 ( 差動 ) の入力振幅が望ましい 入力波形が矩形波に近い程 入力振幅は小さくても良いが 三角波に近い程 入力振幅を大きくする必要がある また 入力の DC 電圧は 同相入力電圧範囲内に設定すること ホール IC 出力を入力する場合は 入力片側 (+,- いずれか ) をホール素子使用時の同相入力範囲内の電圧に固定することにより 別の片側入力は 0~ まで入力することができる ホール入力にノイズの影響がある場合は 入力間のできるだけピン近傍にコンデンサを付け ノイズを除去すること ホール入力が 3 相ともに同入力状態となると 出力は全オフとなる 6. 電流制限回路電流制限回路は I=VRF/Rf(VRF=0.25Vtyp,Rf: 電流検出抵抗 ) で決まる電流で制限する ( ピーク電流を制限 ) 制限動作としては PWM 出力のオンデューティが小さくなり 電流を抑える RF および RFGND 端子の配線を電流検出抵抗 (Rf) の両端近傍で接続することによって精度良い検出が可能である 7. S/S 切替え回路 S/S 端子を L にするとスタート入力 H または オープン でストップ入力になる ストップ入力では 消費電流を減少させるパワーセーブ状態となる パワーセーブ状態では大部分の回路のバイアス電流をカットしている パワーセーブ状態において動作する回路は S/S 切替え 5V 定電圧出力 FG アンプ及び FGS 出力に限定されている その他の回路は動作しない 上側出力 Tr(UH,VH,WH 側 ) と下側出力 Tr(UL,VL,WL 側 ) は全相オフとなる No.A /19

17 8. ブレーキ回路 BR 端子を H または オープン でブレーキ L にするとブレーキ解除になる ブレーキは 上側出力 Tr(UH,VH,WH 側 ) を全相オンさせるショートブレーキとなっている 下側出力 Tr(UL,VL,WL 側 ) は全相オフとなる ブレーキ時には 電流制限が動作しないので注意が必要である ブレーキ時に出力 Tr に流れる電流は モータ起電圧およびコイル抵抗で決まる電流が流れる この電流が使用する出力 Tr の定格を超えないようにする必要がある ( 高い回転数でのブレーキ時ほど 注意が必要である ) BR 端子の切替えは S/S 端子がスタート入力の時に行っても問題ない ( 切替え時のスルー電流に関しては回路的に対策している ) したがって S/S 端子を L ( スタート入力 ) にしておき BR 端子によってモータの起動 / 停止を制御することができる モータの起動時間が厳しい場合は S/S 端子で起動 / 停止を制御するより BR 端子で制御した方が起動時間を早くすることができる (S/S 端子がストップ入力時はパワーセーブ状態になるため スタート初期に VCO 回路が安定するための時間が必要となる ) 9. F/R 切り替え回路モータの回転方向の切り替えは F/R 端子で行うことができる ただし F/R の切り替えをモータ回転状態で行う場合は 次のような注意が必要である 切り替え時のスルー電流に関しては 回路的に対策を行っている ただし 切り替え時のモータ電源電圧の持ち上がり ( モータ電流が瞬時的に電源に戻るため ) には 注意が必要である 問題となる場合は 電源 -GND 間のコンデンサ容量を大きくすること 切り替わり後のモータ電流が電流制限値以上の場合 PWM 駆動側の出力はオフするが 逆側の出力ではショートブレーキ状態となり モータ起電圧およびコイル抵抗で決まる電流が流れる この電流が使用する出力 Tr の定格を超えないようにする必要がある ( 高い回転数での F/R 切り替え時ほど 注意が必要である ) 10. 拘束保護回路モータ拘束時の出力 Tr およびモータを保護するため 拘束保護回路を内蔵している モータ駆動状態 (S/S 端子はスタート BR 端子はブレーキ解除 ) で LD 出力が一定時間 H ( アンロック ) であると 下側出力 Tr(UL,VL,WL 側 ) をオフにする この時間は CSD 端子の発振周波数を外付けのコンデンサで調整することによって設定可能である CSD 端子にコンデンサ C を接続すると 設定時間は以下の式で計算される 設定時間 (sec)=60.8 C(μF) 0.047μF のコンデンサを接続した場合の設定時間は約 2.9 秒となる IC のばらつきにより 上式の 60.8 は 40.8~80.8 のばらつきがある 拘束保護を解除してモータを再起動するには 次のいずれかの操作が必要である S/S 端子をストップ入力 ( 約 1ms 以上 ) にした後 再度スタート入力にする BR 端子をブレーキ ( 約 1ms 以上 ) にした後 再度ブレーキ解除にする 電源を再投入する クロック断線保護 過熱保護および低電圧保護の動作時については モータ停止状態が続いても拘束保護は動作しない CSD 端子の発振波形は 拘束保護以外の回路の基準信号としても使用している したがって 拘束保護機能が必要ない場合であっても CSD 端子は発振させておくことが望ましい 拘束保護を動作させたくない時は CSD 端子 -GND 間に 220kΩ と 0.01μF を並列に接続し CSD 端子の発振を止める ただし 拘束保護回路だけでなく クロック断線保護回路も動作しなくなる さらに 同期整流についても以下の場合は動作しなくなる S/S 入力あるいは BR 入力によるモータの起動時からモータ拘束状態であり モータが回転しない場合 電流制限回路によって PWM スイッチングが行われるが CSD 端子の発振を止めていると同期整流は動作しない CSD 端子は 初期リセット端子としての機能も兼用している CSD 端子の電圧が約 1.25V に充電されるまでの時間を初期リセットとしている 初期リセットでは 出力は全オフとなる No.A /19

18 11. クロック断線保護回路モータ駆動状態 (S/S 端子はスタート BR 端子はブレーキ解除 ) で CLK 端子にクロックが無入力であると 下側出力 Tr(UL,VL,WL 側 ) をオフにする クロックが再入力されるとクロック断線保護は解除される クロックの周期が拘束保護設定時間の約 1/34 より長くなると 無入力であると判定してクロック断線保護が動作する 12. 過熱保護回路モータ駆動状態 (S/S 端子はスタート BR 端子はブレーキ解除 ) で 接合部の温度が規定の温度 (TSD) に上昇すると 下側出力 Tr(UL,VL,WL 側 ) をオフにする ヒステリシス幅 (ΔTSD) 以上の温度下降によって過熱保護は解除される 13. 低電圧保護回路 VCC の投入時および電圧低下時の誤動作を防止するため 低電圧保護回路を内蔵している VCC の電圧が規定電圧 (VLVSD) 以下であると出力は全オフとなる ヒステリシス幅 (ΔVLVSD) 以上の電圧上昇により低電圧保護は解除される 14. 電源安定化本 IC は出力電流が大きい応用に使用されるため 電源ラインが振られやすい よって VCC ライン - GND 間には 安定化のために十分な容量のコンデンサを接続する必要がある 電源の逆接続による破壊防止の目的で 電源ラインにダイオードを挿入する場合は 電源ラインが特に振られやすくなるため より大きな容量を選択する必要がある 15. GND の引き回しについて信号系 GND と出力系 GND は分離し 配線はコネクタ部で一点 GND とすること 出力系 GND には大電流が流れるため 引き回しはできるだけ短くすること 出力系 GND --- Rf の GND VCC ラインのコンデンサの GND 信号系 GND --- IC の GND 外付け部品の GND 16. 積分アンプ積分アンプは 速度誤差パルス及び位相誤差パルスを積分し 速度指令電圧へ変換するとともに制御ループのゲイン及び周波数特性を設定する 積分アンプの外付け部品は ノイズの影響を受けにくいようにできるだけ IC 近傍に配置すること 17. FG アンプ FG アンプは 通常 ノイズをリジェクトするためにフィルタアンプを構成する FG アンプ出力には クランプ回路が付加されているため 増幅度を上げても約 3.2Vp-p の振幅でクランプされる FG アンプ後には 片側ヒステリシスのシュミットコンパレータ ( シュミット幅 200mV typ) が接続されている シュミットコンパレータの出力 (FGS 出力 ) は FG アンプ出力が FGIN+ 電圧より低くなると H となり FG アンプ出力が FGIN+ 電圧よりシュミット幅だけ高くなると L になる したがって FG アンプの出力振幅は 使用する最低の制御回転数で約 1.0Vp-p 以上となるように増幅度を設定することが望ましい FGIN+ 端子 -GND 間に接続するコンデンサは バイアス電圧安定化のために必要となる 接続するコンデンサは ノイズの影響を受けにくいようにできるだけ短い配線で GND1 端子 (3 ピン ) に接続すること FG アンプおよび FGS 出力は S/S 端子をストップ入力にしている時も動作しているため 常にモータの回転状態を FGS 出力でモニターすることができる No.A /19

19 ON Semiconductor and the ON logo are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC owns the rights to a number of patents, trademarks, copyrights, trade secrets, and other intellectual property. A listing of SCILLC s product/patent coverage may be accessed at SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitabilityof its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential orincidental damages. Typical parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including Typicals must be validated for each customer application by customer s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner. ( 参考訳 ) ON Semiconductor 及びON のロゴはSemiconductor Components Industries, LLC (SCILLC) の登録商標です SCILLCは特許 商標 著作権 トレードシークレット ( 営業秘密 ) と他の知的所有権に対する権利を保有します SCILLCの製品 / 特許の適用対象リストについては 以下のリンクからご覧いただけます SCILLCは通告なしで 本書記載の製品の変更を行うことがあります SCILLCは いかなる特定の目的での製品の適合性について保証しておらず また お客様の製品において回路の応用や使用から生じた責任 特に 直接的 間接的 偶発的な損害に対して いかなる責任も負うことはできません SCILLCデータシートや仕様書に示される可能性のある 標準的 パラメータは アプリケーションによっては異なることもあり 実際の性能も時間の経過により変化する可能性があります 標準的 パラメータを含むすべての動作パラメータは ご使用になるアプリケーションに応じて お客様の専門技術者において十分検証されるようお願い致します SCILLCは その特許権やその他の権利の下 いかなるライセンスも許諾しません SCILLC 製品は 人体への外科的移植を目的とするシステムへの使用 生命維持を目的としたアプリケーション また SCILLC 製品の不具合による死傷等の事故が起こり得るようなアプリケーションなどへの使用を意図した設計はされておらず また これらを使用対象としておりません お客様が このような意図されたものではない 許可されていないアプリケーション用にSCILLC 製品を購入または使用した場合 たとえ SCILLCがその部品の設計または製造に関して過失があったと主張されたとしても そのような意図せぬ使用 また未許可の使用に関連した死傷等から 直接 又は間接的に生じるすべてのクレーム 費用 損害 経費 および弁護士料などを お客様の責任において補償をお願いいたします また SCILLCとその役員 従業員 子会社 関連会社 代理店に対して いかなる損害も与えないものとします SCILLCは雇用機会均等 / 差別撤廃雇用主です この資料は適用されるあらゆる著作権法の対象となっており いかなる方法によっても再販することはできません PS No.A /19