39734a_JP.fm

Transcription

1 注意 : この日本語版文書は参考資料としてご利用ください 最新情報は必ずオリジナルの英語版をご参照願います 46 セクション 46 スケーラブルコンパレータモジュール スケーラブルコンパレータモジュール ハイライト 本セクションでは 以下の項目について説明します 46.1 はじめに 制御レジスタ コンパレータの動作 コンパレータ応答時間 コンパレータ出力 アナログ入力接続に関する注意事項 コンパレータ割り込み サンプルコード スリープ / アイドルモード中の動作 リセットの影響 関連アプリケーションノート 改訂履歴 Microchip Technology Inc. Advance Information DS39734A_JP-p. 46-1

2 PIC24F ファミリリファレンスマニュアル 46.1 はじめに スケーラブルコンパレータモジュールは 複数の同型アナログコンパレータブロックで構成され 各ブロックには固有の入力セレクタと出力ロジックを持っています 各コンパレータは それぞれ独立して様々な方法で構成できます 入力は I/O ピン 外部電圧リファレンス オンチップ電圧リファレンス ( セクション 20 コンパレータ電圧リファレンスモジュール 参照 ) オンチップバンドギャップリファレンスで多重化された 4 つのアナログ入力から選択できます コンパレータは全て 1 つのステータスレジスタで同時に監視できます コンパレータ単体のブロック図を図 46-1 に示します デバイスファミリによって異なりますが スケーラブルコンパレータモジュールには通常 2 ~ 6 個のアナログコンパレータを持ちます 最も一般的なコンフィグレーションでは 3 個です 詳細は 各デバイスのデータシートを参照してください Note: 2 個のアナログコンパレータが組み込まれているコンパレータモジュールは 統合デュアルコンパレータモジュールの場合もあります 詳細は ファミリリファレンスマニュアルのセクション デュアルコンパレータモジュール (DS39710) を参照してください 特定のデバイスに組み込まれているコンパレータモジュールの種類を調べるには デバイスのデータシートを参照してください 図 46-1: コンパレータ単体のブロック図 CCH<1:0> EVPOL<1:0> INB INC IND トリガ / 割り込みロジック EVT VBG/2 または CVREF- (1) CREF CPOL OUT ピン INA OUT CVREF または CVREF+ (1) Note 1: 一部のデバイスでは CVREF+ と CVREF- は それぞれ と のオプションです これはデバイスごとに決まっており ユーザは選択できません 詳細は 各デバイスのデータシートを参照してください DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

3 セクション 46 スケーラブルコンパレータモジュール コンパレータコンフィグレーション 各コンパレータは 自身の入力選択 出力反転 I/O ピンへの出力 イベント生成を完全に制御します 各コンパレータの 入力は 3 個の I/O ピン (INB CXINC IND) のいずれかを選択できます 入力には コンパレータの電圧リファレンスまたは正のI/Oピン (INA または CVREF) を使用します コンパレータが提供するコモンモード電圧レンジは 公称レールツーレール (VSS ~ VDD) です 実際の電気的仕様については 各デバイスのデータシートを参照してください コンフィグレーションオプションを図 46-2 に示します コンパレータには その出力の変化に応じて個々のイベント / トリガ出力を設定できる 4 つのオプションがあります ユーザは 立ち上がりエッジ 立ち下がりエッジ 全状態遷移のいずれかを選択できます コンパレータモードを変更すると 指定したモード変更遅延に対してコンパレータ出力レベルが無効になる場合があります Note: コンパレータモード変更中は コンパレータ割り込みを無効にする必要があります 有効のままの場合 誤った割り込みが発生する場合があります スケーラブルコンパレータモジュール 図 46-2: コンパレータの各コンフィグレーション Comparator Off CON = 0 CREF = x CCH<1:0> = xx Off ( 0 として読み出し ) OUT Comparator INB > INA Compare CON = 1 CREF = 0 CCH<1:0> = 00 Comparator INB > CVREF Compare CON = 1 CREF = 1 CCH<1:0> = 00 CXINB CXINA OUT CXINB CVREF (1) OUT Comparator INC > INA Compare CON = 1 CREF = 0 CCH<1:0> = 01 Comparator INC > CVREF Compare CON = 1 CREF = 1 CCH<1:0> = 01 CXINC CXINA OUT CXINC CVREF (1) OUT Comparator IND > INA Compare CON = 1 CREF = 0 CCH<1:0> = 10 Comparator IND > CVREF Compare CON = 1 CREF = 1 CCH<1:0> = 10 CXIND CXINA OUT CXIND CVREF (1) OUT Comparator VBG > INA Compare CON = 1 CREF = 0 CCH<1:0> = 11 Comparator VBG > CVREF Compare CON = 1 CREF = 1 CCH<1:0> = 11 VBG/2 (1) CXINA OUT VBG/2 (1) CVREF (1) OUT Note 1: 一部のデバイスでは CVREF+ と CVREF- は それぞれ と のオプションです 詳細は 各デバイスのデータシートを参照してください 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p. 46-3

4 PIC24F ファミリリファレンスマニュアル 46.2 制御レジスタ スケーラブルコンパレータモジュールは コンフィグレーションと制御に複数のレジスタを使用します コンパレータの数に応じて 最大 7 個のレジスタが実装されます CMxCON レジスタ ( レジスタ 46-1) は 個々のコンパレータのコンフィグレーションに使用します 各コンパレータは固有の番号が付いた CMCON レジスタを使用します CON ビット (CMxCON<15>) は 個々のコンパレータを有効または無効にします ビット (CMxCON<14>) は 対応する OUT ピンに出力されるコンパレータの出力を有効にします COUT ビット (CMxCON<8>) は と の相対値および CPOL ビット (CMxCON<13>) に基づいて コンパレータの出力状態を通知します CREF ビットと CCH<1:0> ビット ( それぞれ CMxCON<4> と <1:0>) は コンパレータに対する 入力と 入力を設定します ピンには 専用アナログ入力 (INA) またはコンパレータ電圧リファレンス (CVREF または CVREF+) のいずれかを選択できます ピンには 残りの 3 個の専用アナログ入力 (INB INC IND) または電圧リファレンス (CVREF- または VBG/2) のいずれかを選択できます これらを合わせると コンパレータごとに合計 8 個の入力コンフィグレーションが選択可能です ( ユーザが選択できる CVREF と内部バンドギャップオプションは マイクロコントローラのコンパレータ電圧リファレンスモジュールによってのみ決まります 電圧リファレンスオプションは CVRCON レジスタによって制御します セクション 20 コンパレータ電圧リファレンスモジュール 参照 ) EVPOL ビット (CMxCON<7:6>) は コンパレータの出力状態の変化を通知するイベント検出ロジックを設定します この通知に基づいて イベントまたは割り込みを生成します 立ち上がりエッジ (Low から High) 立ち下がりエッジ (High から Low) 全状態遷移のいずれかを選択できます 設定されたイベントが発生すると CEVT ビット (CMxCON<9>) が通知します CMSTAT レジスタ ( 図 46-2) は 全コンパレータのステータスの簡易監視機能として使えます モジュール全体に対して CMSTAT レジスタ 1 個が実装されます OUT ビットと EVT ビットには CMxCON レジスタの対応するビットの状態が同期して反映されます CMSTAT レジスタの OUT ビットと EVT ビットは全て読み出し専用であり 変更できません また CMIDL ビット (CMSTAT<15>) は マイクロコントローラがアイドルモードの時のコンパレータモジュール全体の動作を指定します DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

5 セクション 46 スケーラブルコンパレータモジュール 46 レジスタ 46-1: CMxCON: コンパレータ x の制御レジスタ ( コンパレータ 1 ~ n) R/W-0 R/W-0 R/W-0 U-0 U-0 U-0 R/W-0 R-0 CON CPOL CEVT COUT ビット 15 ビット 8 R/W-0 R/W-0 U-0 R/W-0 U-0 U-0 R/W-0 R/W-0 EVPOL1 EVPOL0 CREF CCH1 CCH0 スケーラブルコンパレータモジュール ビット 7 ビット 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 ビット 15 CON: コンパレータイネーブルビット 1 = コンパレータは ON 0 = コンパレータは OFF ビット 14 : コンパレータ出力イネーブルビット 1 = コンパレータ出力を OUT ピンに出力 0 = コンパレータ出力は内部のみビット 13 CPOL: コンパレータ出力極性選択ビット 1 = コンパレータ出力を反転 0 = コンパレータ出力を非反転ビット 未実装 : 0 として読み出しビット 9 CEVT: コンパレータイベントビット 1 = EVPOL<1:0> で定義されているコンパレータイベントが発生した このビットがクリアされるまでその後のトリガと割り込みは無効となる 0 = コンパレータイベントは未発生ビット 8 COUT: コンパレータ出力ビット CPOL = 0 の場合 : 1 = > 0 = < CPOL = 1 の場合 : 1 = < 0 = > ビット 7-6 EVPOL<1:0>: トリガ / イベント / 割り込み極性選択ビット 11 = コンパレータ出力の全状態遷移に応じてトリガ / イベント / 割り込みを生成 (CEVT = 0 の場合 ) 10 = コンパレータ出力の次の遷移でトリガ / イベント / 割り込みを生成 : CPOL = 0 ( 極性は非反転 ) の場合 : High から Low への遷移時のみ CPOL = 1 ( 極性は反転 ) の場合 : Low から High への遷移時のみ 01 = コンパレータ出力の次の遷移でトリガ / イベント / 割り込みを生成 : CPOL = 0 ( 極性は非反転 ) の場合 : Low から High への遷移時のみ CPOL = 1 ( 極性は反転 ) の場合 : High から Low への遷移時のみ 00 = トリガ / イベント / 割り込みの生成は無効ビット 5 未実装 : 0 として読み出し Note 1: CREF オプションで CVREF または CVREF+ のどちらを使用するか および CCH<1:0> オプションで VBG/2 または CVREF- のどちらを使用するかはデバイスごとに決まっており ユーザは選択できません 詳細は 各デバイスのデータシートを参照してください 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p. 46-5

6 PIC24F ファミリリファレンスマニュアル レジスタ 46-1: CMxCON: コンパレータ x の制御レジスタ ( コンパレータ 1 ~ n) ( 続き ) ビット 4 CREF: コンパレータリファレンス選択ビット ( 入力が非反転の場合 ) ビット 3-2 ビット = 非反転入力が内部 CVREF または CVREF+ ソース (1) に接続 0 = 非反転入力を CXINA ピンに接続 未実装 : 0 として読み出し CCH<1:0>: コンパレータチャンネル選択ビット 11 = コンパレータの反転入力を内部の VBG/2 または CVREF- ソース (1) に接続 10 = コンパレータの反転入力を CXIND ピンに接続 01 = コンパレータの反転入力を CXINC ピンに接続 00 = コンパレータの反転入力を CXINB ピンに接続 Note 1: CREF オプションで CVREF または CVREF+ のどちらを使用するか および CCH<1:0> オプションで VBG/2 または CVREF- のどちらを使用するかはデバイスごとに決まっており ユーザは選択できません 詳細は 各デバイスのデータシートを参照してください レジスタ 46-2: CMSTAT: コンパレータモジュールステータスレジスタ R/W-0 U-0 R-0 R-0 R-0 R-0 R-0 R-0 CMIDL C6EVT (1) C5EVT (1) C4EVT (1) C3EVT (1) C2EVT C1EVT ビット 15 ビット 8 U-0 U-0 R-0 R-0 R-0 R-0 R-0 R-0 C6OUT (1) C5OUT (1) C4OUT (1) C3OUT (1) C2OUT C1OUT ビット 7 ビット 0 凡例 : R = 読み出し可能ビット W = 書き込み可能ビット U = 未実装ビット 0 として読み出し -n = POR の値 1 = ビットをセット 0 = ビットをクリア x = ビットは未知 ビット 15 CMIDL: アイドルモード時コンパレータ停止ビット 1 = アイドルモードでもモジュールは通常通りに動作するが 割り込みを生成しない 0 = アイドルモードでもモジュールは通常通りに動作ビット 14 未実装 : 0 として読み出しビット 13-8 EVT: コンパレータ x イベントステータスビット ( コンパレータ 1 ~ 6) ( 読み出し専用 ) (1) コンパレータ x (CMxCON<9>) の現在のイベントステータスを通知 ビット 7-6 未実装 : 0 として読み出し ビット 5-0 OUT: コンパレータ x 出力ステータスビット ( コンパレータ 1 ~ 6) ( 読み出し専用 ) (1) コンパレータ x (CMxCON<8>) の現在の出力ステータスを通知 Note 1: これらのビットは対応する数のコンパレータがモジュールに存在する場合にのみ実装されます 詳細は 各デバイスのデータシートを参照してください コンパレータが存在しない場合 対応するビットは未実装であり 0 として読み出されます DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

7 セクション 46 スケーラブルコンパレータモジュール コンパレータの動作 図 46-3 に 1 個のコンパレータおよびアナログ入力レベルとデジタル出力の関係を示します のアナログ入力が よりも小さい場合 コンパレータの出力はデジタル Low レベルです のアナログ入力が よりも大きい場合 コンパレータの出力はデジタル High レベルです 図 46-3 でコンパレータ出力が影付きで表示されている領域は 入力オフセットと応答時間によって不確定である事を示します 内部リファレンス信号 アプリケーションによっては 複数のコンパレータを共通のリファレンスで動作させる必要があります コンパレータでは コンパレータ電圧リファレンスモジュールからの内部生成電圧リファレンス CVREF を選択できます 内部リファレンスは CREF ビット (CMxCON<4>) がセットされている場合に コンパレータの非反転入力として使用できます 一部の PIC24F デバイスでは CCH ビット (CMxCON<1:0>) を使用して 反転入力でオプションの CVREF- 信号を選択できます 電圧リファレンスとそのオプションの詳細は セクション 20 コンパレータ電圧リファレンスモジュール を参照してください デバイス固有のオプションについては 各デバイスのデータシートを参照してください スケーラブルコンパレータモジュール 図 46-3: コンパレータ + 出力 出力 46.4 コンパレータ応答時間 応答時間とは 新しい基準電圧または入力ソースを選択してからコンパレータ出力が有効なレベルに達するまでの最大時間です 内部リファレンスが変化した場合 コンパレータ出力を使用する際に内部電圧リファレンスの最大遅延を考慮する必要があります ( データシートの Tset, VR310 参照 ) または コンパレータの最大遅延を使用します 対応デバイスデータシートの Tresp を参照してください 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p. 46-7

8 PIC24F ファミリリファレンスマニュアル 46.5 コンパレータ出力 コンパレータ出力は CMxCON レジスタと CMSTAT レジスタから読み出す事ができます CMSTAT の EVT ビットと同様に COUT/OUT ビットは読み出し専用です CMxCON レジスタの CEVT ビットは読み書き可能です ビットをセットする事によって コンパレータ出力を直接 I/O ピンに出力する事もできます ビットを有効にすると I/O ピンの出力パスのマルチプレクサが切り換わり コンパレータの非同期出力が OUT ピンに出力されます 図 46-4 にコンパレータ出力ロジックを示します コンパレータ出力の極性は CPOL ビット (CMxCON<13>) を使用して変更できます CPOL ビットをセットすると 46.3 コンパレータの動作 の定義に基づいてデジタル出力が反転します イベント検出ロジックと同様 この変更は内部ステータスインジケータビットと出力ピンに一様に伝達されます 各コンパレータの不確かさは 電気的仕様に記載されている入力オフセット電圧と応答時間に関連しています Note 1: PORT レジスタを読み出す場合 アナログ入力として構成されているピンは全て 0 として読み出されます デジタル入力として構成されているピンは Schmitt トリガ入力仕様に従ってアナログ入力を変換します 2: デジタル入力として定義されているピンはアナログレベルによって 入力バッファで規定された値よりも多い電流が消費される可能性があります 図 46-4: コンパレータ出力のブロック図 PORT ピン 多重化 + OUT ピン CPOL D Q バスデータ CMxCON 読み出し EN D Q CMIF ビットをセット EN CL 他のコンパレータから リセット DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

9 PIC24F ファミリリファレンスマニュアル 46.6 アナログ入力接続に関する注意事項 簡略化したアナログ入力回路を図 46-5 に示します アナログソースの最大ソースインピーダンスの推奨値は 10 kω です アナログ入力ピンに接続するコンデンサやツェナーダイオード等の外部部品は リーク電流がほとんどないようにします 入力電圧の制限値については 各デバイスのデータシートを参照してください 図 46-5: コンパレータのアナログ入力モデル VDD VA RS < 10 k AIN CPIN 5 pf ILEAKAGE ±500 na RIc コンパレータ入力 VSS 凡例 : CPIN = 入力容量 ILEAKAGE = 各種接合によるピンからのリーク電流 RIC = 相互接続抵抗 RS = ソースインピーダンス VA = アナログ電圧 46.7 コンパレータ割り込み コンパレータ割り込みフラグ CMIF (IF1<2>) は いずれかのコンパレータのイベントフラグをセットするたびにセットされます アプリケーションは CEVT (CMxCON<9>) または対応する EVT ビット (CMSTAT<8+x>) を読み出す事によって 実際のソースを判断できます CEVT ビットは CMxCON レジスタ経由で書き込み可能です イベントが検出されると ハードウェアによって CEVT がセットされます 別の操作を実行できるようにするには ソフトウェアで CEVT をクリアする必要があります CMIF ビットと CEVT ビットはいずれも ソフトウェアでクリアしてリセットする必要があります CMIE ビット (IEC1<2>) がクリアされた場合 割り込みは生成されません ただし 割り込み条件が発生すれば CMIF ビットはセットされます ユーザは 割り込みサービスルーチンで CMIF をクリアする事によって 割り込みをクリアできます 詳細は セクション 8 割り込み を参照してください DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

10 セクション 46 スケーラブルコンパレータモジュール サンプルコード 以下に示すのは アナログコンパレータのイベント検出を初期化 / 構成する代表的なシーケンスのサンプルコードです ここではコンパレータが 1 個の場合の例を示しますが 複数のコンパレータの場合も動作はほぼ同じです 初期化 例 46-1 の初期化シーケンスでは コンパレータモジュールの 1 つのユニット (C2) を構成して その出力を有効にし 反転させています C2IN- 端子は VBG/2 ( 公称 600 mv) に接続され C2IN+ 端子は C2INA ピンから供給を受けます この例では 8MHz オシレータによる遅延を使用します スケーラブルコンパレータモジュール 例 46-1: コンパレータコンフィグレーション // PIC24F256GB110 Comparator C2 Initialization Example // 22:C2INA #define C1OUT_IO 1 // C1 OUT # for MUX Table #define C2OUT_IO 2 // C2 OUT # for MUX Table #define C3OUT_IO 36 // C3 OUT # for MUX Table TRISBbits.TRISB3 = 1; AD1PCFGbits.PCFG3 = 0; IEC1bits.CMIE = 0; CM2CONbits. = 1; CM2CONbits.CPOL = 1; CM2CONbits.EVPOL = 0; CM2CONbits.CREF = 0; CM2CONbits.CH = 3; CM2CONbits.CON = 1; IFS1bits.CMIF = 0; // Disable Digital Output on port pin // Set input to Analog // IE Off so no interrupt occurs from set-up // Enable output pin // Invert sense. +In High ==> Out Low // No event detection // +IN is C2INA // -IN is Vbg/2 ~= 0.60 V // Turn Comparator ON // Clear IF after set-up asm volatile("repeat #40"); //Delay 10us Nop(); // Assign C2OUT to desired RP pin. // (See Sec 12 I/O Ports with PPS.) イベントキャプチャ例 46-2 のサンプルコードは コンパレータのイベント検出ロジックの使用方法を示します EVPOL ビットは検出するエッジの方向を選択するためのビットで 両方のエッジを選択して全ての変化を検出するオプションを指定できます また CPOL ビットは エッジ検出の前に極性を切り換えます この例では単純な while ループでステータスをチェックしていますが これは割り込みサービスルーチン (ISR) で多く使用されている方法です ISR では CMSTAT レジスタで全てのコンパレータを同時に監視します ただし CMSTAT フラグは読み出し専用であり 検出ビットは個々の CMxCON レジスタでクリアする必要があります 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p

11 PIC24F ファミリリファレンスマニュアル 例 46-2: コンパレータイベント検出 // PIC24F256GB110 Comparator C1 Event Example // 21:C1INB. #define C1EVT 0X0100 // Event flag in CMSTAT Module Status Reg #define C2EVT 0X0200 // Event flag in CMSTAT Module Status Reg #define C3EVT 0X0400 // Event flag in CMSTAT Module Status Reg #define C1OUT 0X0001 // Output flag in CMSTAT Module Status Reg #define C2OUT 0X0002 // Output flag in CMSTAT Module Status Reg #define C3OUT 0X0004 // Output flag in CMSTAT Module Status Reg unsigned int eventcount = 0; TRISBbits.TRISB4 = 1; AD1PCFGbits.PCFG4 = 0; IEC1bits.CMIE = 0; CM1CONbits. = 0; CM1CONbits.CPOL = 0; CM1CONbits.EVPOL = 2; CM1CONbits.CREF = 1; CM1CONbits.CCH = 0; CM1CONbits.CON = 1; CVRCON = 0x88; CM1CONbits.CEVT = 0; IFS1bits.CMIF = 0; while (1) { if (CMSTAT & C1EVT) { eventcount++; } } CM1CONbits.CEVT = 0; // Disable Digital Output on port pin // Set input to Analog // IE Off so no interrupt occurs from setup // Disable output pin // Standard sense. +In High ==> Out High // Event detected on output edge falling // +IN is internal CVRef // -IN is C1INB // Turn Comparator ON // CVRef = (1/2) * (AVdd - AVss) // Clear IF after set-up // When C1INB RISES above AVdd/2, // C1OUT falls & edge is counted. // Loop forever // Check C1EVT bit // Count edges for whoever uses them // Must use Control Register to clear flag. // Status is read-only. DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

12 セクション 46 スケーラブルコンパレータモジュール スリープ / アイドルモード中の動作 スリープ中のコンパレータの動作 コンパレータがアクティブでデバイスがスリープモードの場合 コンパレータはアクティブのままです 割り込みが有効の場合 割り込みは機能します この割り込みによって デバイスはスリープモードからウェイクアップします ( 有効な場合 ) コンパレータ仕様に記載されているように 動作中の各コンパレータは電流を消費します スリープモード中の消費電力を最小限に抑えるには スリープする前に CON ビットをクリアして (CMxCON<15> = 0) 全てのコンパレータを OFF にします デバイスがスリープからウェイクアップする場合 CMxCON レジスタの内容は変化しません スリープの詳細は セクション 10 省電力機能 を参照してください スケーラブルコンパレータモジュール リセットの影響 アイドル中のコンパレータの動作 コンパレータがアクティブでデバイスがアイドルモードの場合 コンパレータはアクティブのままです 割り込みが有効で CMIDL (CMCON<15>) = 0 である場合 割り込みが生成されます コンパレータをアイドルモードで動作させながら割り込みを生成しないようにする場合 CMIDL ビット (CMSTAT<15>) をセットします アイドルの詳細は セクション 10 省電力機能 を参照してください デバイスをリセットすると CMxCON レジスタが強制的にリセット状態になり コンパレータが OFF (CON = 0) になります ただし アナログ入力ソースと多重化されている入力ピンは デバイスリセット時に既定値でアナログ入力として構成されます このようなピンの I/O コンフィグレーションは デバイスによって ADxPCFG レジスタまたは ANSx レジスタによって決まります 従って リセット時にアナログ入力が与えられている場合 デバイス電流は最小限に抑えられます 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p

13 PIC24F ファミリリファレンスマニュアル 関連アプリケーションノート ここでは 本セクションに関連するアプリケーションノートを紹介します 一部のアプリケーションノートは PIC24F デバイスファミリ向けではありません ただし 概念は共通しており 変更が必要であったり制限事項が存在するものの利用が可能です コンパレータモジュールに関連する最新アプリケーションノートは 以下の通りです タイトル アプリケーションノート番号 PIC16C622 を使った抵抗計 / 容量計 AN611 マイクロコントローラとアナログコンパレータモジュールを使った Δ-Σ コンバータ AN700 コンパレータベースのスロープ ADC AN863 RTD 温度センサ向けオシレータ回路 AN895 組み込みアプリケーション向け温度計測回路 AN929 アナログセンサコンディショニング回路 概要 AN990 Note: この他のアプリケーションノートとサンプルコードは マイクロチップ社ウェブサイト ( をご覧ください DS39734A_JP-p Advance Information 2010 Microchip Technology Inc.

14 セクション 46 スケーラブルコンパレータモジュール 改訂履歴リビジョン A (2010 年 1 月 ) これは本書の最初にリリースされた改訂です ISBN: スケーラブルコンパレータモジュール 2010 Microchip Technology Inc. Advance Information DS39734A_JP-p