DS21812E_JP

Transcription

1 ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします 1.0 ma 10 MHz レールトゥレールオペアンプ 特徴 利得帯域幅積 : 10 MHz ( 標準 ) 待機時消費電流 : I Q = 1.0 ma 電源電圧 : 2.4V ~ 6.0V レールトゥレール入力 / 出力 拡張仕様温度 : -40 C ~ +125 C シングル デュアル クワッドタイプのパッケージで提供 CS 付きシングルタイプ (MCP6293) CS 付きデュアルタイプ (MCP6295) アプリケーション 車載 ポータブル機器 フォトダイオードアンプ アナログフィルタ ノートブック PC PDA バッテリ駆動型システム 設計支援 SPICE マクロモデル FilterLab ソフトウェア Mindi シミュレーションツール MAPS ( マイクロチップアドバンストパーツセレクタ ) アナログデモおよび評価ボード アプリケーションノート 説明 マイクロチップテクノロジー社の MCP6291/1R/2/3/ 4/5 オペアンプファミリは この消費電流に対して広い帯域幅を提供します このファミリの利得帯域幅積 (GBWP) は 10 MHz で 位相マージンは 65 です また このファミリは最小 2.4V の単電源で動作し 待機時消費電流は 1mA ( 標準 ) です 更に は入出力ともにレールトゥレールの振幅をサポートしており 同相入力電圧範囲はV DD mv~v SS 300mVとなっています このオペアンプファミリはマイクロチップ社の最新の CMOS プロセスで設計されています MCP6295 は 8 ピンパッケージにチップセレクト (CS) 入力付きのデュアルオペアンプが搭載されています このデバイスの 2 つのオペアンプは オペアンプ A の出力をオペアンプ B の非反転入力に接続したカスケード接続となっています CS 入力によってデバイスを低消費電力モードにすることができます ファミリは -40 C ~ +125 C の拡張温度範囲で動作します また 電源電圧の範囲は 2.4V ~ 6.0V となっています パッケージタイプ MCP6291 PDIP, SOIC, MSOP NC 1 8 NC V IN _ V IN + V SS V DD 6 5 NC V SS V IN MCP6291 SOT V DD 4 V IN V DD V IN + MCP6291R SOT V SS - 4 V IN MCP6292 PDIP, SOIC, MSOP A 1 8 V DD _ V INA B V INA V _ INB V SS 4 5 V INB + MCP6293 PDIP, SOIC, MSOP NC _ V IN V IN + V SS CS V DD NC V SS V IN MCP6293 SOT V DD 5 CS 4 V IN MCP6294 PDIP, SOIC, TSSOP A V INA _ 1 2 V INA + V DD 3 4 V INB + 5 _ V INB V IND + 11 V SS 10 9 D V IND _ V INC + V _ INC MCP6295 PDIP, SOIC, MSOP A /V INB V _ INA V INA + V SS V DD B V _ INB CS B 7 8 C 2009 Microchip Technology Inc. DS21812E_JP - ページ 1

2 1.0 電気的特性絶対最大定格 V DD -V SS V 入力ピンの電流...±2 ma アナログ入力 (V IN + V IN -)... V SS -1.0V~ V DD +1.0V その他の入力 出力... V SS -0.3V~ V DD +0.3V 差動入力電圧... V DD -V SS 出力短絡回路電流... 連続出力ピンと電源ピンの電流... ±30 ma 保存温度 C ~ +150 C 最大接合部温度 (T J ) C 全ピンの ESD 保護 (HBM; MM) 4 kv; 400V 注意 : 左記の 絶対最大定格 を超えるストレスを加えると デバイスに恒久的な損傷を与えることがあります この規定はストレス定格のみを規定するものであり この条件 あるいはこの仕様の動作条件に記載する規定値以上の他の条件でのデバイス動作を定めたものではありません デバイスを長時間最大定格状態にすると デバイスの信頼性に影響を与えることがあります 項 入力電圧 / 電流の制限 参照 DC 電気的仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +2.4V to +5.5V, V SS =GND, V DD /2, V CM =V DD /2, V L = V DD /2, R L =10k to V L and CS is tied low (refer to Figure 1-2 and Figure 1-3). Parameters Sym Min Typ Max Units Conditions Input Offset Input Offset Voltage V OS mv V CM = V SS (Note 1) Input Offset Voltage (Extended Temperature) V OS mv T A = -40 C to +125 C, V CM = V SS (Note 1) Input Offset Temperature Drift V OS / T A ±1.7 µv/ C T A = -40 C to +125 C, V CM = V SS (Note 1) Power Supply Rejection Ratio PSRR db V CM = V SS (Note 1) Input Bias, Input Offset Current and Impedance Input Bias Current I B ±1.0 pa Note 2 At Temperature I B pa T A = +85 C (Note 2) At Temperature I B 2 5 na T A = +125 C (Note 2) Input Offset Current I OS ±1.0 pa Note 3 Common Mode Input Impedance Z CM pf Note 3 Differential Input Impedance Z DIFF pf Note 3 Common Mode (Note 4) Common Mode Input Range V CMR V SS 0.3 V DD V Common Mode Rejection Ratio CMRR db V CM = -0.3V to 2.5V, V DD = 5V Common Mode Rejection Ratio CMRR db V CM = -0.3V to 5.3V, V DD = 5V Open-Loop Gain DC Open-Loop Gain (Large Signal) A OL db = 0.2V to V DD 0.2V, V CM =V SS (Note 1) Output Maximum Output Voltage Swing V OL, V OH V SS + 15 V DD 15 mv 0.5V Input Overdrive Output Short Circuit Current I SC ±25 ma Power Supply Supply Voltage V DD V T A = -40 C to +125 C (Note 5) Quiescent Current per Amplifier I Q ma I O = 0 注 1: MCP6295 のオペアンプ B ( ピン A /V INB + と V INB ) の V CM は V SS +100mVです 2: MCP6295 の V INB ピンの電流は I B によってのみ規定されます 3: この仕様は MCP6295 の A /V INB + ピンには適用されません 4: MCP6295 の V INB ピン ( オペアンプ B) の同相範囲 (V CMR ) は V SS mv ~ V DD 100 mv です MCP6295 の A /V INB + ピン ( オペアンプ B) の電圧範囲は V OH ~ V OL です 5: デートコードが 2007 年 11 月以降の製品はすべてスクリーニングによって V DD = 6.0V の動作が保証されています ただし その他の最小値および最大値の仕様は 2.4V または 5.5V で測定されています DS21812E_JP - ページ Microchip Technology Inc.

3 AC 電気的仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +2.4V to +5.5V, V SS = GND, V CM = V DD /2, V DD /2, V L = V DD /2, R L = 10 k to V L, C L = 60 pf, and CS is tied low (refer to Figure 1-2 and Figure 1-3). Parameters Sym Min Typ Max Units Conditions AC Response Gain Bandwidth Product GBWP 10.0 MHz Phase Margin at Unity-Gain PM 65 G = +1 V/V Slew Rate SR 7 V/µs Noise Input Noise Voltage E ni 4.2 µv P-P f = 0.1 Hz to 10 Hz Input Noise Voltage Density e ni 8.7 nv/ Hz f = 10 khz Input Noise Current Density i ni 3 fa/ Hz f = 1 khz MCP6293/MCP6295 チップセレクト (CS) 仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +2.4V to +5.5V, V SS = GND, V CM =V DD /2, V DD /2, V L = V DD /2, R L = 10 k to V L, C L = 60 pf, and CS is tied low (refer to Figure 1-2 and Figure 1-3). Parameters Sym Min Typ Max Units Conditions CS Low Specifications CS Logic Threshold, Low V IL V SS 0.2 V DD V CS Input Current, Low I CSL 0.01 µa CS = V SS CS High Specifications CS Logic Threshold, High V IH 0.8 V DD V DD V CS Input Current, High I CSH µa CS = V DD GND Current per Amplifier I SS -0.7 µa CS = V DD Amplifier Output Leakage 0.01 µa CS = V DD Dynamic Specifications ( 注 1) CS Low to Valid Amplifier Output, Turn-on Time t ON 4 10 µs CS Low 0.2 V DD, G = +1 V/V, V IN = V DD /2, = 0.9 V DD /2, V DD = 5.0V CS High to Amplifier Output High-Z t OFF 0.01 µs CS High 0.8 V DD, G = +1 V/V, V IN = V DD /2, = 0.1 V DD /2 Hysteresis V HYST 0.6 V V DD = 5V 注 1: 仕様に記載した入力の条件 (V IN ) は MCP6295 のオペアンプ A と B の両方に適用されます 動的仕様はオペアンプ B の 出力 (B ) でテストされています 2009 Microchip Technology Inc. DS21812E_JP - ページ 3

4 温度仕様 Electrical Characteristics: Unless otherwise indicated, V DD = +2.4V to +5.5V and V SS = GND. Parameters Sym Min Typ Max Units Conditions Temperature Ranges Operating Temperature Range T A C Note Storage Temperature Range T A C Thermal Package Resistances Thermal Resistance, 5L-SOT-23 JA 256 C/W Thermal Resistance, 6L-SOT-23 JA 230 C/W Thermal Resistance, 8L-PDIP JA 85 C/W Thermal Resistance, 8L-SOIC JA 163 C/W Thermal Resistance, 8L-MSOP JA 206 C/W Thermal Resistance, 14L-PDIP JA 70 C/W Thermal Resistance, 14L-SOIC JA 120 C/W Thermal Resistance, 14L-TSSOP JA 100 C/W 接合部温度 (T J ) は絶対最大定格の +150 C を超えないようにしてください CS I SS I CS Hi-Z V IL t ON V IH t OFF Hi-Z -0.7 µa -0.7 µa (typical) -1.0 ma (typical) (typical) 0.7 µa 0.7 µa (typical) 10 na (typical) (typical) 1.1 試験回路 DC AC 各試験に使用する試験回路を図 1-2 と図 1-3 に示します バイパスコンデンサは 4.6 項 電源バイパス に示す規則に従ってレイアウトしてください V IN V DD /2 R N R G V DD MCP629X 0.1 µf R F 1µF C L V L R L 図 1-1: MCP6293 および MCP6295 のチップセレクト (CS) ピンのタイミング図 図 1-2: 通常の非反転ゲイン条件で使用可能な AC および DC 試験回路 V DD /2 V DD 0.1 µf 1µF R N MCP629X C L R L V IN R G R F V L 図 1-3: 通常の反転ゲイン条件で使用可能な AC および DC 試験回路 DS21812E_JP - ページ Microchip Technology Inc.

5 2.0 典型的な性能グラフ 以下の本項のグラフや表は 限られたサンプルの統計値に基づいて 情報提供のためにのみ提供されています これらに記述された特性は テストされた値ではなく 保証されていません いくつかのグラフや表では 仕様の動作範囲を超えているため ( 供給電源範囲外など ) 保証範囲外です 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Percentage of Occurrences 12% 11% 10% 9% 8% 7% 6% 5% 4% 3% 2% 1% 0% 840 Samples V CM = V SS Input Offset Voltage (mv) Percentage of Occurrences 25% 20% 15% 10% 5% 0% 840 Samples V CM = V SS T A = -40 C to +125 C Input Offset Voltage Drift (µv/ C) 8 10 図 2-1: 入力オフセット電圧 図 2-4: 入力オフセット電圧ドリフト Percentage of Occurrences 40% 35% 30% 25% 20% 15% 10% 5% 0% 210 Samples T A = 85 C Input Bias Current (pa) Percentage of Occurrences 30% 25% 20% 15% 10% 5% 0% 210 Samples T A = +125 C Input Bias Current (pa) 図 2-2: T A =+85 C のときの入力バイアス電流 図 2-5: T A = +125 C のときの入力バイアス電流 Input Offset Voltage (µv) V DD = 2.4V T A = -40 C T A = +25 C T A = +85 C T A = +125 C Common Mode Input Voltage (V) Input Offset Voltage (µv) V DD = 5.5V T A = +125 C T A = +85 C T A = +25 C T A = -40 C Common Mode Input Voltage (V) 図 2-3: V DD = 2.4V のときの入力オフセット電圧対同相入力電圧 図 2-6: V DD = 5.5V のときの入力オフセット電圧対同相入力電圧 2009 Microchip Technology Inc. DS21812E_JP - ページ 5

6 1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06 典型的な性能グラフ ( 続き ) 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Input Offset Voltage (µv) V DD = 5.5V V DD = 2.4V Output Voltage (V) V CM = V SS Representative Part Input Bias, Offset Currents (pa) 10,000 1, V CM = V DD V DD = 5.5V Input Bias Current Input Offset Current Ambient Temperature ( C) 図 2-7: 入力オフセット電圧対出力電圧 図 2-10: 入力バイアス電流と入力オフセット電流対周囲温度 CMRR, PSRR (db) CMRR 80 PSRR- 70 PSRR k 10k 100k 1M Frequency (Hz) PSRR, CMRR (db) CMRR PSRR V CM = V SS Ambient Temperature ( C) 図 2-8: CMRR と PSRR 対周波数 図 2-11: CMRR と PSRR 対周囲温度 Input Bias, Offset Currents (pa) T A = +85 C V DD = 5.5V Input Bias Current Input Offset Current Common Mode Input Voltage (V) Input Bias, Offset Currents (na) T A = +125 C V DD = 5.5V Input Bias Current Input Offset Current Common Mode Input Voltage (V) 図 2-9: T A =+85 C のときの入力バイアス電流と入力オフセット電流対同相入力電圧 図 2-12: T A = +125 C のときの入力バイアス電流と入力オフセット電流対同相入力電圧 DS21812E_JP - ページ Microchip Technology Inc.

7 典型的な性能グラフ ( 続き ) 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Quiescent Current (ma/amplifier) Power Supply Voltage (V) T A = +125 C T A = +85 C T A = +25 C T A = -40 C Ouput Voltage Headroom (mv) V OL - V SS V DD - V OH Output Current Magnitude (ma) 図 2-13: 待機時消費電流対電源電圧 図 2-16: 出力電圧ヘッドルーム対出力電流量 Open-Loop Gain (db) Gain Phase k 10k 100k 1M 10M 100M 1.E-01 1.E+00 1.E+01 1.E+02 1.E+03 Frequency (Hz) 1.E+04 1.E+05 1.E+06 1.E+07 1.E+08 Open-Loop Phase ( ) Gain Bandwidth Product (MHz) GBWP, V DD = 5.5V GBWP, V DD = 2.4V PM, V DD = 5.5V PM, V DD = 2.4V Ambient Temperature ( C) Phase Margin ( ) 図 2-14: 開ループゲインと位相対周波数 図 2-17: 利得帯域幅積と位相マージン対周囲温度 Maximum Output Voltage Swing (V P-P ) 1 V DD = 5.5V V DD = 2.4V Slew Rate (V/µs) Falling Edge, V DD = 5.5V V DD = 2.4V Rising Edge, V DD = 5.5V V DD = 2.4V 0.1 1k 10k 100k 1M 10M Frequency (Hz) 1.E+03 1.E+04 1.E+05 1.E+06 1.E Ambient Temperature ( C) 図 2-15: 最大出力電圧振幅対周波数 図 2-18: スルーレート対周囲温度 2009 Microchip Technology Inc. DS21812E_JP - ページ 7

8 1.E-01 1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06 典型的な性能グラフ ( 続き ) 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Input Noise Voltage Density (nv/ Hz) 1, k 10k 100k Frequency (Hz) 1M Input Noise Voltage Density (nv/ Hz) f = 10 khz V DD = 5.0V Common Mode Input Voltage (V) 図 2-19: 入力ノイズ電圧密度対周波数 図 2-22: 10 khz における入力ノイズ電圧密度対同相入力電圧 Ouptut Short Circuit Current (ma) T A = +125 C T A = +85 C T A = +25 C T A = -40 C Power Supply Voltage (V) Channel-to-Channel Separation (db) Frequency (khz) 図 2-20: 出力短絡電流対電源電圧 図 2-23: チャネル間分離対周波数 (MCP6292 MCP6294 MCP6295 のみ ) Quiescent Current (ma/amplifier) 図 2-21: Op-Amp shuts off here Op-Amp turns on here CS swept high to low Hysteresis CS swept low to high Chip Select Voltage (V) V DD = 2.4V V DD = 2.4V のときの待機時消費電流対チップセレクト (CS) 電圧 (MCP6293 および MCP6295 のみ ) Quiescent Current (ma/amplifier) 図 2-24: Op Amp shuts off Op Amp turns on CS swept high to low Hysteresis CS swept low to high Chip Select Voltage (V) V DD = 5.5V V DD = 5.5V のときの待機時消費電流対チップセレクト (CS) 電圧 (MCP6293 および MCP6295 のみ ) DS21812E_JP - ページ Microchip Technology Inc.

9 0.E+00 1.E-06 2.E-06 3.E-06 4.E-06 5.E-06 6.E-06 7.E-06 8.E-06 9.E-06 1.E-05 0.E+00 1.E-06 2.E-06 3.E-06 4.E-06 5.E-06 6.E-06 7.E-06 8.E-06 9.E-06 1.E-05 0.E+00 5.E-06 1.E-05 2.E-05 2.E-05 3.E-05 3.E-05 4.E-05 4.E-05 5.E-05 5.E-05 典型的な性能グラフ ( 続き ) 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Output Voltage (V) Time (1 µs/div) G = +1V/V V DD = 5.0V Output Voltage (V) G = -1V/V V DD = 5.0V Time (1 µs/div) 図 2-25: 大信号非反転パルス応答 図 2-28: 大信号反転パルス応答 G = +1V/V G = -1V/V Output Voltage (10 mv/div) Time (200 ns/div) 図 2-26: 小信号非反転パルス応答 図 2-29: 小信号反転パルス応答 Chip Select, Output Voltages (V) Output Voltage (10 mv/div) Time (200 ns/div) CS Voltage Output High-Z V DD = 2.4V G = +1V/V V IN = V SS Output On 0.E+00 5.E-06 1.E-05 2.E-05 2.E-05 3.E-05 3.E-05 4.E-05 4.E-05 5.E-05 5.E-05 Time (5 µs/div) Chip Select, Output Voltages (V) CS Voltage Output High-Z Time (5 µs/div) V DD = 5.5V G = +1V/V V IN = V SS Output On 図 2-27: V DD = 2.4V のときのチップセレクト (CS) 入力に対するアンプの出力応答時間 (MCP6293 および MCP6295 のみ ) 図 2-30: V DD = 5.5V のときのチップセレクト (CS) 入力に対するアンプの出力応答時間 (MCP6293 および MCP6295 のみ ) 2009 Microchip Technology Inc. DS21812E_JP - ページ 9

10 典型的な性能グラフ ( 続き ) 特に指定のない限り T A = +25 C V DD = +2.4V ~ +5.5V V SS =GND V CM =V DD /2 V DD /2 V L = V DD /2 R L =10k ~ V L C L =60pF CS は Low に固定とします Input Current Magnitude (A) 1.E-02 10m 1.E-03 1m 1.E µ 1.E-05 10µ 1.E-06 1µ 1.E n 1.E-08 10n 1.E-09 1n 1.E p 1.E-11 10p 1.E-12 1p +125 C +85 C +25 C -40 C Input Voltage (V) Input, Output Voltage (V) V IN Time (1 ms/div) V DD = 5.0V G = +2V/V 図 2-31: 入力電流測定値対入力電圧 (V SS 未満 ) 図 2-32: では位相反転 なし DS21812E_JP - ページ Microchip Technology Inc.

11 3.0 ピン説明 ピンの説明を表 3-1 ( シングルオペアンプ ) と表 3-2 ( デュアルおよびクワッドオペアンプ ) に示します 表 3-1: PDIP, SOIC, MSOP 表 3-2: シングルオペアンプのピン機能表 MCP6291 SOT-23-5 MCP6291R PDIP, SOIC, MSOP MCP6293 デュアル / クワッドオペアンプのピン機能表 SOT-23-6 Symbol Description Analog Output V IN Inverting Input V IN + Non-inverting Input V DD Positive Power Supply V SS Negative Power Supply 8 5 CS Chip Select 1,5,8 1,5 NC No Internal Connection MCP6292 MCP6294 MCP6295 Symbol Description 1 1 A Analog Output (op amp A) V INA Inverting Input (op amp A) V INA + Non-inverting Input (op amp A) V DD Positive Power Supply 5 5 V INB + Non-inverting Input (op amp B) V INB Inverting Input (op amp B) B Analog Output (op amp B) 8 C Analog Output (op amp C) 9 V INC Inverting Input (op amp C) 10 V INC + Non-inverting Input (op amp C) V SS Negative Power Supply 12 V IND + Non-inverting Input (op amp D) 13 V IND Inverting Input (op amp D) 14 D Analog Output (op amp D) 1 A /V INB + Analog Output (op amp A)/Non-inverting Input (op amp B) 5 CS Chip Select 3.1 アナログ出力 出力ピンは低インピーダンスの電圧源です 3.2 アナログ入力 非反転入力と反転入力はバイアス電流の小さい高インピーダンス CMOS 入力です 3.3 MCP6295 の A /V INB + ピン MCP6295 のみ オペアンプ A の出力がオペアンプ B の非反転入力に直接接続されています これが A /V INB + ピンです この接続により 8 ピンパッケージのデュアルオペアンプでもチップセレクトピンを利用できるようになっています 3.4 チップセレクトデジタル入力 これは オペアンプを低消費電力モードに設定する CMOS レベルのシュミットトリガ入力です 3.5 電源ピン 正電源 (V DD ) は負電源 (V SS ) よりも 2.4V ~ 6.0V 高い電圧になります 通常動作では その他のピンの電圧は V SS ~ V DD になります 一般にこれらの部品は単一 ( 正 ) 電源構成で使用します その場合 V SS はグランドに接続し V DD は電源に接続します V DD にはバイパスコンデンサが必要です 2009 Microchip Technology Inc. DS21812E_JP - ページ 11

12 4.0 アプリケーション情報 オペアンプファミリはマイクロチップ社の最先端 CMOS プロセスで製造されており 低コスト 低消費電力の汎用アプリケーション向けに設計されています 電源電圧と待機時消費電流が低く 帯域の広い は バッテリ駆動のアプリケーションに最適です 4.1 レールトゥレール入力 位相反転 オペアンプは 入力ピンの電圧が電源電圧を超えたときに位相反転を起こさないように設計されています 入力電圧が電源電圧を超えても位相反転しないことは 図 2-32 からも分かります 入力電圧 / 電流の制限 入力の ESD ( 静電気放電 ) 保護を図 4-1 に示します この構造は 入力トランジスタを保護して入力バイアス電流 (I B ) を最小化するために採用されています 入力が V SS よりもダイオード 1 つ分以上の電圧降下を行おうとすると 入力 ESD ダイオードが入力をクランプします また V DD を大きく超える電圧もクランプされます これらダイオードは通常の動作を維持できるように降伏電圧の大きなものを使用していますが 大きすぎることもないので 仕様範囲内の ESD が瞬間的に発生してもバイパスできます V DD V IN + V SS 図 4-1: Bond Pad Bond Pad Bond Pad Input Stage Bond Pad V IN アナログ入力 ESD 構造の簡略図 これらのオペアンプの損傷を防ぎ 正常な動作を確保するために V IN + と V IN ピンの電圧と電流を制限する回路が必要です (1.0 項 電気的特性 の冒頭の 絶対最大定格 を参照 ) これらの入力を保護する方法として推奨されるアプローチを図 4-2 に示します 内部 ESD ダイオードにより入力ピン (V IN + と V IN ) がグランド電位よりも過度に低くなることを防ぎ 抵抗 R 1 と R 2 により入力ピンからの電流の流れ出しを制限します ダイオード D 1 と D 2 は 入力ピン (V IN + と V IN ) が V DD を大きく上回るのを防 ぎ 電流を V DD にダンプします この図の実装では 抵抗 R 1 と R 2 により D 1 と D 2 を流れる電流も制限されます V 1 V 2 図 4-2: R1 R2 D1 D2 アナログ入力の保護 ダイオードは抵抗 R 1 と R 2 の左側に接続することも可能です その場合はダイオード D 1 と D 2 を流れる電流は別の方法で制限する必要があります この場合 抵抗は突入電流を制限する役割を果たし 入力ピン (V IN + と V IN ) に流れ込む DC 電流は非常に小さくなります 同相電圧 (V CM ) がグランド (V SS ) を下回ると大量の電流が入力から流れ出します ( 図 2-31 参照 ) 高インピーダンスのアプリケーションでは 使用可能な電圧範囲を制限しなければならないことがあります 通常動作 V DD MCP629X R 1 > V SS (minimum expected V1) 2mA R 2 > V SS (minimum expected V2) 2mA オペアンプの入力段では 2 つの差動 CMOS 入力段を並列に使用します 一方は低い同相入力電圧 (V CM ) で動作し 他方は高い V CM で動作します このトポロジでは デバイスの同相入力電圧 V CM の範囲はレールトゥレールよりもそれぞれ最大 0.3V 広くなります 正常な動作を保証するために 入力オフセット電圧 (V OS ) の値は V CM = V SS 0.3V と V DD + 0.3V で測定します V CM = V DD 1.1V となると入力段が切り替わります 非反転ゲインで歪みとゲインのリニアリティを最大化するには この範囲での動作は避けてください 4.2 レールトゥレール出力 オペアンプの出力電圧範囲は V DD 15mV ( 最小値 ) ~ V SS +15mV ( 最大値 ) です (R L =10k を V DD /2 に接続し V DD =5.5V のとき ) 詳細は 図 2-16 を参照してください DS21812E_JP - ページ Microchip Technology Inc.

13 4.3 容量性負荷 大きな容量性負荷を駆動すると電圧帰還型オペアンプの安定性に問題が生じることがあります 容量性負荷が増えると帰還ループの位相マージンが低下し 閉ループ帯域幅が小さくなります これにより周波数応答にはゲインピークが ステップ応答にはオーバーシュートとリンギングが発生します このような特性はゲインの値にかかわらず全体的にほぼ共通ですが ユニティゲインバッファ (G = +1) が最も強く容量性負荷の影響を受けます これらのオペアンプで大きな容量性負荷を駆動するとき ( 例 : > 100 pf G = +1 の時 ) 図 4-3 の R ISO のように小さな直列抵抗を追加することにより高周波で抵抗性を示す出力負荷が形成され 帰還ループの位相マージン ( 安定性 ) が改善します 一般的に帯域幅は容量性負荷がないときの帯域幅よりも小さくなります V IN 図 4-3: 出力抵抗 (R ISO ) により 大きな容量性負荷を安定化 図 4-4 に さまざまな容量性負荷およびゲインに対する R ISO の推奨値を示します x 軸は正規化した負荷容量 (C L /G N ) です ( ただし G N は回路のノイズゲイン ) 非反転ゲインでは G N と信号ゲインは等しくなります 反転ゲインでは G N は 1+ 信号ゲイン になります ( 例 : -1 V/V では G N = +2 V/V) Recommended R ISO (Ω) 100 図 4-4: MCP629X + R ISO 容量性負荷に対する R ISO の推奨値 回路で使用する R ISO を選択したら その値に基づいて周波数応答のピークとステップ応答のオーバーシュートを再確認してください 適切な応答が得られるまで R ISO の値を調節します この作業には ベンチでの評価および SPICE マクロモデルを使用したシミュレーションが役立ちます C L G N = 1 V/V G N 2 V/V ,000 10,000 Normalized Load Capacitance; C L /G N (pf) 4.4 MCP629X のチップセレクト MCP6293 と MCP6295 は それぞれチップセレクト (CS) 付きのシングルおよびデュアルオペアンプです CS を High にプルすると電源電流は 0.7 µa ( 標準 ) に低下し CS ピンを通じて V SS に流れます この時 アンプ出力は高インピーダンス状態になります CS を Low にプルするとアンプが有効になります CS には V SS に接続された 5M ( 標準 ) の内部プルダウン抵抗があるため CS ピンをフロート状態にしておくと Low になります CS パルスに対する出力電圧と電源電流の応答は 図 1-1 に示しています 4.5 カスケード接続のデュアルオペアンプ (MCP6295) MCP6295 はチップセレクト (CS) 付きのデュアルオペアンプです 一般的なデュアルオペアンプの非反転入力に相当する端子 ( ピン 5) がチップセレクト入力となっています このピンをチップセレクト入力として利用できるのは 図 4-5 に示したようにオペアンプ A の出力がオペアンプ B の非反転入力に接続されているためです チップセレクト入力をマイクロコントローラの I/O ラインに接続すると デバイスを低消費電力モードにすることができます 4.4 項 MCP629X のチップセレクト を参照してください V INA V INA+ 図 4-5: 2 3 A /V INB+ V INB A 1 MCP6295 CS カスケード接続されたゲインアンプ オペアンプ A の出力には オペアンプ B の入力インピーダンスによる負荷がかかります この入力インピーダンスの値は DC 仕様の一覧にあるように pf ( 標準 ) です ( 容量性負荷の詳細は 4.3 項 容量性負荷 を参照 ) これらオペアンプの同相入力範囲は データシートで V SS 300 mv ~ V DD mv と規定されています しかし オペアンプ A の出力は V OL ~ V OH (10 k 負荷のときにレールから 20 mv) に制限されるため オペアンプ B の非反転入力範囲は V SS +20mV~ V DD 20mVの同相入力範囲に制限されます 5 6 B 7 B 2009 Microchip Technology Inc. DS21812E_JP - ページ 13

14 4.6 電源バイパス このオペアンプファミリでは 電源ピン ( 単一電源では V DD ) の 2mm 以内に局所的なバイパスコンデンサ (0.01 µf ~ 0.1 µf) を配置すると良好な高周波性能が得られます また 変動のゆっくりした大きな電流を得るには このオペアンプの 100 mm 以内にバルクコンデンサ (1 µf 以上 ) を配置する必要があります このバルクコンデンサは 近くのアナログ部品と共用できます 4.7 未使用のオペアンプ クワッドパッケージ (MCP6294) で未使用のオペアンプは図 4-6 のように構成してください この回路構成により出力のトグルとクロストークの発生を防ぎます 回路 A のようにすると オペアンプのノイズゲインを最小にできます 抵抗分圧器によって オペアンプの出力電圧範囲内の任意のリファレンス電圧を得られます オペアンプはこのリファレンス電圧の出力バッファとして動作します 回路 B は 部品点数を最小限に抑えてコンパレータとして動作させていますが 消費電流は大きくなります 4.8 PCB 表面リーク電流 低入力バイアス電流が重要になるアプリケーションでは プリント基板 (PCB) の表面リーク電流の影響を考慮する必要があります 表面リーク電流は基板上の湿度 ほこり またはその他の汚れにより発生します 低い湿度では 隣接する配線間の標準的な抵抗値は になります 5V の電位差により 5pAの電流が生じますが これは MCP6291/1R/2/3/ 4/5 ファミリの 25 C におけるバイアス電流 (1 pa 標準 ) よりも大きな値です 表面リーク電流を低減する最も簡単な方法は影響を受けやすいピン ( または配線 ) の周りにガードリングを使用することです ガードリングは影響を受けやすいピンの電圧と同一の電圧でバイアスします この方式のレイアウト例を図 4-7 に示します V IN V IN + V SS ¼ MCP6294 (A) V DD R V DD 1 V R REF 2 R 2 V REF = V DD R 1 + R 2 図 4-6: 未使用のオペアンプ ¼ MCP6294 (B) V DD 図 4-7: Guard Ring 反転ゲインのガードリングレイアウト例 1. 反転ゲインおよびトランスインピーダンスアンプ ( 電流を電圧に変換する光検出器など ) の場合 : a) ガードリングを非反転入力ピン (V IN +) に接続します これによりガードリングにバイアスをかけてオペアンプと同一のリファレンス電圧 ( 例 : V DD /2 またはグランド ) にします b) PCB 表面に接触しないように配線を使用して反転入力ピン (V IN ) を入力に接続します 2. 非反転ゲインおよびユニティゲインバッファの場合 : a) PCB 表面に接触しないように配線を使用して非反転入力ピン (V IN +) を入力に接続します b) ガードリングを反転入力ピン (V IN ) に接続します これによりガードリングにバイアスをかけて同相入力電圧にします DS21812E_JP - ページ Microchip Technology Inc.

15 4.9 アプリケーション回路 マルチフィードバックローパスフィルタ オペアンプは アクティブフィルタアプリケーションで使用できます 図 4-8 は アンチエイリアシングフィルタに使用できる反転型の 3 次マルチフィードバックローパスフィルタを示したものです V IN 図 4-8: R 1 R 2 C 1 V DD /2 R 3 C 3 MCP6291 マルチフィードバックローパスフィルタ マイクロチップ社のフィルタ設計ソフトウェアを使用すると このフィルタをはじめ多くのフィルタを設計できます 5.0 項 設計支援 を参照してください R 4 C カスケード接続オペアンプのアプリケーション MCP6295 は 8 ピンパッケージのデュアルオペアンプで 低消費電力モードも利用できる柔軟性の高い製品です チップセレクト付きのシングルオペアンプを 2 つ使用したり チップセレクト付きの 10 ピンデュアルオペアンプを使用した場合に比べ MCP6295 ならバッテリ駆動型アプリケーションのコストとスペースを削減できます これら 2 つのオペアンプは内部でカスケード接続されているため 2 つのオペアンプの間に能動素子または受動素子が必要な回路ではこのデバイスを使用できません それでも チップセレクト入力を備えたこのオペアンプ構成が適したアプリケーションもいくつか存在します ここでは このデバイスのアプリケーション回路の例を紹介します 負荷の絶縁 カスケード接続にしたオペアンプでは オペアンプ B を使用して負荷をオペアンプ A から絶縁できます オペアンプ A が帰還ループ内の容量性負荷または低抵抗の負荷を駆動しているようなアプリケーション ( 積分回路やフィルタ回路など ) では オペアンプのソース電流が不足して負荷を駆動できないことがあります このような場合は オペアンプ B をバッファとして使用できます フォトダイオードアンプ 図 4-9 は フォトダイオードの光起電力効果を利用するため ゼロバイアスで使用して高精度の動作を可能にしたものです 抵抗 R によってダイオード電流 I D が電圧 に変換されます 帯域を制限するため またはダイオードの容量に対して回路を安定化するためにコンデンサを使用します ( 必ずしも必要ではありません ) C 図 4-10: B B A Load MCP6295 CS バッファによる負荷の絶縁 I D R light V DD /2 MCP6291 図 4-9: フォトダイオードアンプ 2009 Microchip Technology Inc. DS21812E_JP - ページ 15

16 カスケードゲイン 図 4-11 は チップセレクト付きのカスケードゲイン回路を示したものです オペアンプ A と B は非反転アンプとして構成されています この構成では オペアンプ A の入力オフセット電圧がオペアンプ A と B のゲインによって増幅される点に注意してください ( 次式参照 ) = V IN G A G B + V OSA G A G B + V OSB G B ここで : G A = オペアンプ A のゲイン バッファ付き非反転積分器 図 4-13 は チップセレクト入力を備えたバッファ付きの有損失 非反転積分器です オペアンプ A は非反転積分器として構成されています この構成では 各入力でインピーダンスマッチングを行うことが推奨されます 周波数 << 1/(2 R 1 C 1 ) のときに R F が帰還ループとなり 有損失積分器 (DC でのゲインが有限 ) が構成されます オペアンプ B は 負荷を積分器から絶縁するために使用しています R 2 C 2 G B = オペアンプ B のゲイン V OSA = オペアンプ A の入力オフセット電圧 V OSB = オペアンプ B の入力オフセット電圧 したがって ゲインのほとんどをオペアンプ A 側に設定し オペアンプ B は比較的小さいゲイン ( ユニティゲインバッファなど ) で使用することを推奨します R F V IN R 1 A C 1 R 1 C 1 = R 2 R F C 2 MCP6295 CS B R 4 R 3 R 2 R 1 図 4-13: チップセレクトを備えたバッファ付き非反転積分器 V IN 図 4-11: A カスケードゲイン回路の構成 差動アンプ MCP6295 CS 図 4-12 は オペアンプ A をチップセレクト付き差動アンプとして使用した構成を示しています この構成では 同相信号除去比 (CMRR) を高めるために十分にマッチングした抵抗 ( 例 : 0.1%) を使用することを推奨します オペアンプ B は ゲインを上げるために使用できるほか 負荷を差動アンプから絶縁するためにユニティゲインバッファとして使用することもできます B アクティブ補償およびチップセレクト付き反転積分器 図 4-14 では 高周波帯域で見られるオペアンプの非理想的特性を補償するためにアクティブ補償回路 ( オペアンプ B) を使用しています この回路はオペアンプ B をユニティゲインバッファとして使用することによって積分コンデンサ C 1 をオペアンプ A から絶縁し このコンデンサを低インピーダンスソースで駆動します 両方のオペアンプは十分にマッチングされているため 高品質の積分器として使用できます V IN R 1 C 1 A B MCP6295 R 4 R 3 V IN2 R 2 R 1 CS V IN1 R 2 R 1 A MCP6295 B 図 4-14: アクティブ補償付き積分回路 CS 図 4-12: 差動アンプ回路 DS21812E_JP - ページ Microchip Technology Inc.

17 ポールゼロペアを追加した 2 次 MFB ローパスフィルタ 図 4-15 は チップセレクト付きの 2 次マルチフィードバックローパスフィルタです オペアンプ A の 2 次フィルタの R と C の値はマイクロチップ社の FilterLab ソフトウェアを使って求めます オペアンプ B により C 3 R 6 R 7 を使用したポールゼロペアを追加できます V IN R 3 R 2 R 5 C 2 R 4 R 1 C 1 A R 6 C 3 MCP6295 R 7 B VOUT チップセレクト付きコンデンサレス 2 次ローパスフィルタ 図 4-17 に示したローパスフィルタは外付けコンデンサが不要で 外付け抵抗を 3 つしか使用していません コーナー周波数はオペアンプの GB 積で設定します 回路のゲインは R 1 と R 2 で設定し Q 値は R 3 で設定します 周波数応答におけるゲインピークを防ぐには Q 値を小さくする必要があります (R 3 の値を小さくします ) なお アンプの帯域幅は温度とプロセスによって大きく変化します しかしこの構成なら 高帯域幅が要求されるアプリケーションで低コストのソリューションとして使用できます V IN R 2 R 1 図 4-15: CS ポールゼロペアを追加した 2 次マルチフィードバックローパスフィルタ ポールゼロペアを追加した 2 次サレンキーローパスフィルタ 図 4-16 は チップセレクト付きの 2 次サレンキーローパスフィルタです オペアンプ A の 2 次フィルタの R と C の値はマイクロチップ社の FilterLab ソフトウェアを使って求めます オペアンプ B により C 3 R 5 R 6 を使用したポールゼロペアを追加できます V REF 図 4-17: A R 3 MCP6295 CS チップセレクト付きコンデンサレス 2 次ローパスフィルタ B R 2 R 1 R5 C 3 V IN R 4 R 3 C 1 A R 6 B MCP6295 C 2 CS 図 4-16: ポールゼロペアを追加したチップセレクト付き 2 次サレンキーローパスフィルタ 2009 Microchip Technology Inc. DS21812E_JP - ページ 17

18 5.0 設計支援 マイクロチップ社では オペアンプファミリで必要な基本設計支援を提供しています 5.1 SPICE マクロモデル オペアンプの最新のSPICEマクロモデルはマイクロチップ社のウェブサイト から入手できます このモデルは オペアンプの全温度範囲の線形動作領域に対応したオペアンプの初期設計ツールとして利用できます 機能に関する情報はモデルのファイルをご覧ください ベンチテストは設計の重要部分であり シミュレーションで代用することはできません また このマクロモデルを使用したシミュレーション結果はデータシートの仕様および特性グラフと比較して検証する必要があります 5.2 FilterLab ソフトウェア マイクロチップ社の FilterLab ソフトウェアはアナログアクティブフィルタ ( オペアンプ使用 ) の設計を容易にする革新的なソフトウェアツールです マイクロチップ社のウェブサイト filterlab から無償で入手できるこの FilterLab 設計ツールでは 部品の数値を含めたフィルタ回路の完全な回路図が得られます またフィルタ回路は SPICE フォーマットで出力され マクロモデルと共用して実際のフィルタ性能をシミュレーションできます 5.3 Mindi シミュレーションツール マイクロチップ社の Mindi シミュレーションツールは アクティブフィルタ アンプおよび電力管理アプリケーションに利用できる各種回路の設計を支援します このオンラインシミュレーションツールはマイクロチップ社のウェブサイト で無償で利用できます この対話型のシミュレータにより 設計者は素早く回路図を作成して回路をシミュレーションできます Mindi シミュレーションツールを使用して開発した回路は パーソナルコンピュータやワークステーションにダウンロードできます さまざまなパラメータを指定してフィルタを定義し 目的の機能に応じてデバイスを検索できるほか 選択した製品の主な仕様を一覧表にエクスポートする機能もあります マイクロチップ社製品のデータシート 購入 およびサンプル入手のための便利なリンクもあります 5.5 アナログデモおよび評価ボード マイクロチップ社では製品の市場投入までの時間を最短化するためのアナログデモ / 評価ボードを幅広く用意しています これらのボードとユーザーズガイド および技術情報の一覧はマイクロチップ社のウェブサイト にアクセスしてください 本書の内容に特に関係するボードとして 次の 2 つがあります 製品番号 SOIC8EV: 8 ピン SOIC/MSOP/TSSOP/ DIP 評価ボード 製品番号 SOIC14EV: 14 ピン SOIC/TSSOP/DIP 評価ボード 5.6 アプリケーションノート マイクロチップ社提供の以下のアプリケーションノートは マイクロチップ社のウェブサイト で入手できます 補足的な参照情報としてご利用ください ADN003: フィルタリング回路に適したオペアンプの選択 DS21821 AN722: オペアンプのトポロジーと DC 仕様 DS00722 AN723: オペアンプの AC 仕様とアプリケーション DS00723 AN884: オペアンプによる容量性負荷の駆動 DS00884 AN990: アナログセンサーコンディショニング回路概要 DS00990 これらアプリケーションノートおよびその他の資料は次の設計ガイドに記載されています シグナルチェーンデザインガイド DS MAPS ( マイクロチップアドバンストパーツセレクタ ) MAPS は特定の設計要件に適したマイクロチップ社のデバイスを効率的に選択できるようにするソフトウェアツールです アナログ メモリ MCU DSC などマイクロチップ社の全製品ラインナップからデバイスを選択できる MAPS は マイクロチップ社のウェブサイト にて無償で利用できます このツールでは ユーザーが DS21812E_JP - ページ Microchip Technology Inc.

19 6.0 パッケージ情報 6.1 パッケージマーキング情報 5-Lead SOT-23 (MCP6291 and MCP6291R) Example: XXNN Device Code MCP6291 CJNN MCP6291R EVNN 5-Lead SOT-23 に適用 CJ25 6-Lead SOT-23 (MCP6283) Example: XXNN Device Code MCP6293 CMNN 6-Lead SOT-23 に適用 CM25 8-Lead MSOP XXXXXX YWWNNN Example: 6291E Lead PDIP (300 mil) Example: XXXXXXXX XXXXXNNN YYWW MCP6291 E/P OR MCP6291 E/P^^256 e Lead SOIC (150 mil) Example: XXXXXXXX XXXXYYWW NNN MCP6291 E/SN OR MCP6291E SN^^0743 e3 256 記号の説明 : XX...X カスタマ固有情報 Y 製造年コード ( 西暦の最終桁 ) YY 製造年コード ( 西暦の下 2 桁 ) WW 製造週コード ( 例 : 1 月の第 1 週を 01 と表示 ) NNN e3 英数字によるトレーサビリティコード鉛フリーのつや消し錫 (Sn) メッキ製品を示す JEDEC 準拠マーク * このパッケージは鉛フリーです 鉛フリーを示すJEDEC 準拠マーク ( e3) はこのパッケージの外部包装に表示されています マイクロチップ社のパーツ番号全体が 1 行に収まらない場合は 次の行に続きます この場合にはカスタマ固有情報用の文字数が制限されます 2009 Microchip Technology Inc. DS21812E_JP - ページ 19

20 パッケージマーキング情報 ( 続き ) 14-Lead PDIP (300 mil) (MCP6294) Example: XXXXXXXXXXXXXX XXXXXXXXXXXXXX YYWWNNN MCP6294-E/P OR MCP6294 E/P^^3 e Lead SOIC (150 mil) (MCP6294) Example: XXXXXXXXXX XXXXXXXXXX YYWWNNN MCP6294ESL OR MCP6294 E/SL^^3 e Lead TSSOP (MCP6294) Example: XXXXXX YYWW NNN 6294EST DS21812E_JP - ページ Microchip Technology Inc.

21 5 ピンプラスチックスモールアウトライントランジスタ (OT) [SOT-23] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください N b E E e e1 D A A2 c φ A1 L L1 Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 5 Lead Pitch e 0.95 BSC Outside Lead Pitch e BSC Overall Height A Molded Package Thickness A Standoff A Overall Width E Molded Package Width E Overall Length D Foot Length L Footprint L Foot Angle 0 30 Lead Thickness c Lead Width b 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で mm 以下とします 2. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C04-091B 2009 Microchip Technology Inc. DS21812E_JP - ページ 21

22 6 ピンプラスチックスモールアウトライントランジスタ (CH) [SOT-23] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください b N 4 E E1 PIN1IDBY LASER MARK e e1 D A A2 c φ A1 L L1 Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 6 Pitch e 0.95 BSC Outside Lead Pitch e BSC Overall Height A Molded Package Thickness A Standoff A Overall Width E Molded Package Width E Overall Length D Foot Length L Footprint L Foot Angle 0 30 Lead Thickness c Lead Width b 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で mm 以下とします 2. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C04-028B DS21812E_JP - ページ Microchip Technology Inc.

23 8 ピンプラスチックマイクロスモールアウトラインパッケージ (MS) [MSOP] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください D N E E1 NOTE e b A A2 c φ A1 L1 L Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 8 Pitch e 0.65 BSC Overall Height A 1.10 Molded Package Thickness A Standoff A Overall Width E 4.90 BSC Molded Package Width E BSC Overall Length D 3.00 BSC Foot Length L Footprint L REF Foot Angle 0 8 Lead Thickness c Lead Width b ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で 0.15 mm 以下とします 3. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C04-111B 2009 Microchip Technology Inc. DS21812E_JP - ページ 23

24 8 ピンプラスチックデュアルインライン (P) 300 mil ボディ [PDIP] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください N NOTE 1 E D E A A2 A1 L c b1 b e eb Units INCHES Dimension Limits MIN NOM MAX Number of Pins N 8 Pitch e.100 BSC Top to Seating Plane A.210 Molded Package Thickness A Base to Seating Plane A1.015 Shoulder to Shoulder Width E Molded Package Width E Overall Length D Tip to Seating Plane L Lead Thickness c Upper Lead Width b Lower Lead Width b Overall Row Spacing eb ピン 1 のビジュアルインデックスの位置にはばらつきがありますが 必ず斜線部分内にあります 2. 重要な特徴です 3. 寸法 DとE1には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で0.010" (0.254 mm) 以下とします 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基本寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C04-018B DS21812E_JP - ページ Microchip Technology Inc.

25 8 ピンプラスチックスモールアウトライン (SN) 薄型 3.90 mm ボディ [SOIC] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください D N e E E1 NOTE b h α h A A2 φ c A1 L L1 β Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 8 Pitch e 1.27 BSC Overall Height A 1.75 Molded Package Thickness A Standoff A Overall Width E 6.00 BSC Molded Package Width E BSC Overall Length D 4.90 BSC Chamfer (optional) h Foot Length L Footprint L REF Foot Angle 0 8 Lead Thickness c Lead Width b Mold Draft Angle Top 5 15 Mold Draft Angle Bottom ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. 重要な特徴です 3. 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で 0.15 mm 以下とします 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C04-057B 2009 Microchip Technology Inc. DS21812E_JP - ページ 25

26 8 ピンプラスチックスモールアウトライン (SN) 薄型 3.90 mm ボディ [SOIC] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください 1. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C A DS21812E_JP - ページ Microchip Technology Inc.

27 14 ピンプラスチックデュアルインライン (P) 300 mil ボディ [PDIP] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください N NOTE 1 E D E A A2 L c A1 b1 b e eb Units INCHES Dimension Limits MIN NOM MAX Number of Pins N 14 Pitch e.100 BSC Top to Seating Plane A.210 Molded Package Thickness A Base to Seating Plane A1.015 Shoulder to Shoulder Width E Molded Package Width E Overall Length D Tip to Seating Plane L Lead Thickness c Upper Lead Width b Lower Lead Width b Overall Row Spacing eb ピン 1 のビジュアルインデックスの位置にはばらつきがありますが 必ず斜線部分内にあります 2. 重要な特徴です 3. 寸法 DとE1には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で0.010" (0.254 mm) 以下とします 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基本寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C04-005B 2009 Microchip Technology Inc. DS21812E_JP - ページ 27

28 14 ピンプラスチックスモールアウトライン (SL) 薄型 3.90 mm ボディ [SOIC] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください D N E E1 NOTE e b h h α A A2 φ c A1 L L1 β Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 14 Pitch e 1.27 BSC Overall Height A 1.75 Molded Package Thickness A Standoff A Overall Width E 6.00 BSC Molded Package Width E BSC Overall Length D 8.65 BSC Chamfer (optional) h Foot Length L Footprint L REF Foot Angle 0 8 Lead Thickness c Lead Width b Mold Draft Angle Top 5 15 Mold Draft Angle Bottom ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. 重要な特徴です 3. 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で 0.15 mm 以下とします 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C04-065B DS21812E_JP - ページ Microchip Technology Inc.

29 14 ピンプラスチック薄型シュリンクスモールアウトライン (ST) 4.4 mm ボディ [TSSOP] 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください D N E E1 NOTE b e A A2 c φ A1 L1 L Units MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 14 Pitch e 0.65 BSC Overall Height A 1.20 Molded Package Thickness A Standoff A Overall Width E 6.40 BSC Molded Package Width E Molded Package Length D Foot Length L Footprint L REF Foot Angle 0 8 Lead Thickness c Lead Width b ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で 0.15 mm 以下とします 3. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C04-087B 2009 Microchip Technology Inc. DS21812E_JP - ページ 29

30 ノート : DS21812E_JP - ページ Microchip Technology Inc.

31 付録 A: 改版履歴 リビジョン E (2007 年 11 月 ) 変更内容は次のとおりです 項 電気的特性 の脚注を更新 入力ピンの絶対最大電圧範囲を拡大 最大動作電源電圧 (V DD ) を増大 2. 試験回路 を追加 3. 図 2-31 と図 2-32 を追加 項 位相反転 項 入力電圧 / 電流の制限 項 通常動作 を追加 項 未使用のオペアンプ を追加 項 設計支援 を更新 7. パッケージマーキング情報を訂正 8. パッケージ外形寸法図を更新 リビジョン D (2004 年 12 月 ) 変更内容は次のとおりです 1. MCP6291 および MCP6291R シングルオペアンプの SOT-23-5 パッケージを追加 2. MCP6293 シングルオペアンプの SOT-23-6 パッケージを追加 項 ピン説明 を追加 4. アプリケーション回路を訂正 (4.9 項 アプリケーション回路 ) 5. SOT-23-5 および SOT-23-6 パッケージを追加し パッケージマーキング情報を訂正 (6.0 項 パッケージ情報 ) 6. 付録 A: 改版履歴 を追加 リビジョン C (2004 年 6 月 ) 変更内容の記録なし リビジョン B (2003 年 10 月 ) 変更内容の記録なし リビジョン A (2003 年 6 月 ) 本データシートの初版リリース 2009 Microchip Technology Inc. DS21812E_JP - ページ 31

32 ノート : DS21812E_JP - ページ Microchip Technology Inc.

33 製品識別システム 注文や資料請求 または価格や納期などの情報は 弊社工場または一覧に記載されている営業所にお問い合わせください PART NO. X /XX Device Temperature Range Package Device: MCP6291: Single Op Amp MCP6291T: Single Op Amp (Tape and Reel) (SOIC, MSOP, SOT-23-5) MCP6291RT: Single Op Amp (Tape and Reel) (SOT-23-5) MCP6292: Dual Op Amp MCP6292T: Dual Op Amp (Tape and Reel) (SOIC, MSOP) MCP6293: Single Op Amp with Chip Select MCP6293T: Single Op Amp with Chip Select (Tape and Reel) (SOIC, MSOP, SOT-23-6) MCP6294: Quad Op Amp MCP6294T: Quad Op Amp (Tape and Reel) (SOIC, TSSOP) MCP6295: Dual Op Amp with Chip Select MCP6295T: Dual Op Amp with Chip Select (Tape and Reel) (SOIC, MSOP) Temperature Range: E = -40 C to +125 C Package: OT = Plastic Small Outline Transistor (SOT-23), 5-lead (MCP6291, MCP6291R) CH = Plastic Small Outline Transistor (SOT-23), 6-lead (MCP6293) MS = Plastic MSOP, 8-lead P = Plastic DIP (300 mil body), 8-lead, 14-lead SN = Plastic SOIC, (3.90 mm body), 8-lead SL = Plastic SOIC (3.90 mm body), 14-lead ST = Plastic TSSOP (4.4 mm body), 14-lead 例 : a) MCP6291-E/SN: 拡張温度範囲 8 ピン SOIC パッケージ b) MCP6291-E/MS: 拡張温度範囲 8 ピン MSOP パッケージ c) MCP6291-E/P: 拡張温度範囲 8 ピン PDIP パッケージ d) MCP6291T-E/OT: テープ & リール 拡張温度範囲 5 ピン SOT-23 パッケージ e) MCP6291RT-E/OT: テープ & リール 拡張温度範囲 5 ピン SOT-23 パッケージ a) MCP6292-E/SN: 拡張温度範囲 8 ピン SOIC パッケージ b) MCP6292-E/MS: 拡張温度範囲 8 ピン MSOP パッケージ c) MCP6292-E/P: 拡張温度範囲 8 ピン PDIP パッケージ d) MCP6292T-E/SN: テープ & リール 拡張温度範囲 8 ピン SOIC パッケージ a) MCP6293-E/SN: 拡張温度範囲 8 ピン SOIC パッケージ b) MCP6293-E/MS: 拡張温度範囲 8 ピン MSOP パッケージ c) MCP6293-E/P: 拡張温度範囲 8 ピン PDIP パッケージ d) MCP6293T-E/CH: テープ & リール 拡張温度範囲 6 ピン SOT-23 パッケージ a) MCP6294-E/P: 拡張温度範囲 14 ピン PDIP パッケージ b) MCP6294T-E/SL: テープ & リール 拡張温度範囲 14 ピン SOIC パッケージ c) MCP6294-E/SL: 拡張温度範囲 14 ピン SOIC パッケージ d) MCP6294-E/ST: 拡張温度範囲 14ピンTSSOPパッケージ a) MCP6295-E/SN: 拡張温度範囲 8 ピン SOIC パッケージ b) MCP6295-E/MS: 拡張温度範囲 8 ピン MSOP パッケージ c) MCP6295-E/P: 拡張温度範囲 8 ピン PDIP パッケージ d) MCP6295T-E/SN: テープ & リール 拡張温度範囲 8 ピン SOIC パッケージ 2009 Microchip Technology Inc. DS21812E_JP - ページ 33

34 ノート : DS21812E_JP - ページ Microchip Technology Inc.

35 マイクロチップ社デバイスのコード保護機能に関する以下の点にご留意ください マイクロチップ社製品は その該当するマイクロチップ社データシートに記載の仕様を満たしています マイクロチップ社では 通常の条件ならびに仕様どおりの方法で使用した場合 マイクロチップ社製品は現在市場に流通している同種製品としては最もセキュリティの高い部類に入る製品であると考えております コード保護機能を解除するための不正かつ違法な方法が存在します マイクロチップ社の確認している範囲では このような方法のいずれにおいても マイクロチップ社製品をマイクロチップ社データシートの動作仕様外の方法で使用する必要があります このような行為は 知的所有権の侵害に該当する可能性が非常に高いと言えます マイクロチップ社は コードの保全について懸念を抱いているお客様と連携し 対応策に取り組んでいきます マイクロチップ社を含むすべての半導体メーカーの中で 自社のコードのセキュリティを完全に保証できる企業はありません コード保護機能とは マイクロチップ社が製品を 解読不能 として保証しているものではありません コード保護機能は常に進歩しています マイクロチップ社では 製品のコード保護機能の改善に継続的に取り組んでいます マイクロチップ社のコード保護機能を解除しようとする行為は デジタルミレニアム著作権法に抵触する可能性があります そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合は デジタルミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります 本書に記載されているデバイスアプリケーションなどに関する情報は ユーザーの便宜のためにのみ提供されているものであり 更新によって無効とされることがあります アプリケーションと仕様の整合性を保証することは お客様の責任において行ってください マイクロチップ社は 明示的 暗黙的 書面 口頭 法定のいずれであるかを問わず 本書に記載されている情報に関して 状態 品質 性能 商品性 特定目的への適合性をはじめとする いかなる類の表明も保証も行いません マイクロチップ社は 本書の情報およびその使用に起因する一切の責任を否認します マイクロチップ社デバイスを生命維持および / または保安のアプリケーションに使用することはデバイス購入者の全責任において行うものとし デバイス購入者は デバイスの使用に起因するすべての損害 請求 訴訟 および出費に関してマイクロチップ社を弁護 免責し 同社に不利益が及ばないようにすることに同意するものとします 暗黙的あるいは明示的を問わず マイクロチップ社が知的財産権を保有しているライセンスは一切譲渡されません 商標 Microchip の社名とロゴ Microchip ロゴ dspic KEELOQ KEELOQ ロゴ MPLAB PIC PICmicro PICSTART rfpic UNI/O は 米国およびその他の国における Microchip Technology Incorporated の登録商標です FilterLab Hampshire HI-TECH C Linear Active Thermistor MXDEV MXLAB SEEVAL The Embedded Control Solutions Company は 米国における Microchip Technology Incorporated の登録商標です Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks dsspeak ECAN ECONOMONITOR FanSense HI- TIDE In-Circuit Serial Programming ICSP ICEPIC Mindi MiWi MPASM MPLAB Certified ロゴ MPLIB MPLINK mtouch nanowatt XLP Omniscient Code Generation PICC PICC-18 PICkit PICDEM PICDEM.net PICtail PIC 32 ロゴ Real ICE rflab Select Mode Total Endurance TSHARC WiperLock ZENA は 米国およびその他の国における Microchip Technology Incorporated の商標です SQTP は米国における Microchip Technology Incorporated のサービスマークです その他 本書に記載されている商標は 各社に帰属します 2009, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. 再生紙を使用しています マイクロチップ社では Chandler および Tempe ( アリゾナ州 ) Gresham ( オレゴン州 ) の本部 設計部およびウエハ製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949:2002 認証を取得しています マイクロチップ社の品質システムプロセスおよび手順は PIC MCU および dspic DSC KEELOQ コードホッピングデバイス シリアル EEPROM マイクロペリフェラル 不揮発性メモリ アナログ製品に採用されています また マイクロチップ社の開発システムの設計および製造に関する品質システムは ISO 9001:2000 の認証を受けています 2009 Microchip Technology Inc. DS21812E_JP - ページ 35

36 世界各国での販売およびサービス 北米 アジア / 太平洋 アジア / 太平洋 ヨーロッパ 本社 2355 West Chandler Blvd. Chandler, AZ Tel: Fax: テクニカルサポート : ウェブアドレス : アトランタ Duluth, GA Tel: Fax: ボストン Westborough, MA Tel: Fax: シカゴ Itasca, IL Tel: Fax: クリーブランド Independence, OH Tel: Fax: ダラス Addison, TX Tel: Fax: デトロイト Farmington Hills, MI Tel: Fax: ココモ Kokomo, IN Tel: Fax: ロサンゼルス Mission Viejo, CA Tel: Fax: サンタクララ Santa Clara, CA Tel: Fax: トロント Mississauga, Ontario, Canada Tel: Fax: アジア太平洋支社 Suites , 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: Fax: オーストラリア - シドニー Tel: Fax: 中国 - 北京 Tel: Fax: 中国 - 成都 Tel: Fax: 中国 - 香港 SAR Tel: Fax: 中国 - 南京 Tel: Fax: 中国 - 青島 Tel: Fax: 中国 - 上海 Tel: Fax: 中国 - 瀋陽 Tel: Fax: 中国 - 深川 Tel: Fax: 中国 - 武漢 Tel: Fax: 中国 - 厦門 Tel: Fax: 中国 - 西安 Tel: Fax: 中国 - 珠海 Tel: Fax: インド - バンガロール Tel: Fax: インド - ニューデリー Tel: Fax: インド - プネ Tel: Fax: 日本 - 横浜 Tel: Fax: 韓国 - 大邱 Tel: Fax: 韓国 - ソウル Tel: Fax: または マレーシア - クアラルンプール Tel: Fax: マレーシア - ペナン Tel: Fax: フィリピン - マニラ Tel: Fax: シンガポール Tel: Fax: 台湾 - 新竹 Tel: Fax: 台湾 - 高雄 Tel: Fax: 台湾 - 台北 Tel: Fax: タイ - バンコク Tel: Fax: オーストリア - ヴェルス Tel: Fax: デンマーク - コペンハーゲン Tel: Fax: フランス - パリ Tel: Fax: ドイツ - ミュンヘン Tel: Fax: イタリア - ミラノ Tel: Fax: オランダ - ドリューネン Tel: Fax: スペイン - マドリッド Tel: Fax: 英国 - ウォーキンガム Tel: Fax: /26/09 DS21812E_JP - ページ Microchip Technology Inc.