日本物理学会草稿

Size: px
Start display at page:

Download "日本物理学会草稿"

Transcription

1 ATLAS 実験アップグレードに向けたレベル 1 ミューオントリガーにおける読み出し系の開発 日本物理学会 2012 年秋季大会於 : 京都産業大学 大谷育生, 坂本宏, 結束晃平, 二ノ宮陽一, 佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGCグループ東大素セ 高エ研 A 京都大 B Open-It C

2 目次 研究の背景となる LHC と ATLAS 実験に関する概説 運動量判定モジュール Sectr Lgic (SL) のアップグレードについて 必要となる技術の説明 GTX Transceiver の検証 SiTCP の検証 SL プロトタイプの開発について 2012/10/13 2

3 ATLAS 実験 地下 100m LHC 陽子 陽子衝突型加速器 周長 26.7km 衝突頻度 40MHz ビームエネルギー 7TeV ルミノシティ cm -2 s -1 ATLAS detectr 大型汎用検出器 トラッカー (Pixel detectr, SCT, TRT) カロリメータ (EM, Hadrnic) ミューオンスペクトロメータ (MDT, CSC, RPC, TGC) ヒッグス粒子や未知の物理の探索 Thin Gap Chamber (TGC) 2012/10/13 3

4 トリガーシステム 3 段階のトリガー Level 1 (~100kHz) 2.5μs 以内に発行する必要がある ゆえに全てハードウェアによるトリガー TGC やカロリメータが担当 Level 2 (~ 数 khz) Event Filter (~ 数 100Hz) TGC L1 トリガー ミューオンは磁場で曲げられ 3 枚の TGC にヒットを生じさせる 無限運動量のパス ( 直線 ) からのずれで運動量を算出し 高い運動量のミューオンを選び出す 2012/10/13 4

5 ATLAS のアップグレード 高ルミノシティ LHC(HL-LHC) へ 2020 年代へ向け段階的アップグレード ルミノシティ : cm -2 s -1 ATLAS 検出器のアップグレード 放射線損傷した検出器の交換 新トリガーシステムの検討 現行ではTGC L1トリガーの9 割超がフェイクミューオン ( 衝突点以外からくるミューオン ) でかかってしまっている 2018 年に向けてインナーステーションの情報を用いた新しいトリガーシステムを構築する 関連エレクトロニクスのアップグレードが必要 A が衝突点由来のミューオン B, C は別由来だが衝突点から来るように 見える 2012/10/13 5

6 SL のアップグレード TGC SL (Sectr Lgic) R 方向と φ 方向の情報を統合し運動量を割り出すモジュール フェイクを落とすために インナーステーションの情報を入れられる新 SL を作る予定 新 SL 開発に向けたプロトタイプの設計 =my wrk Inner statin Magnetic Field ΔR Δφ 67bit 34bit SL SL bard 320bit 2012/10/13 6

7 新 SL における改善点 インプットの増量 従来の入力 :ptical 101bit(4Gbps) インナーステーションからの追加入力 :ptical 320bit (12.8Gbps) 4 倍のインプット 新しいリードアウトラインの構築 現行ではリードアウトバッファは他モジュールのASICを流用 ASICの出力に合わせて後段のDAQも他のラインに組み込んでいる バッファをFPGA 内に作り 独立した経路を確立する SL LVDS SSW pt ROD pt 2012/10/13 7

8 新 SL プロトタイプに必要な技術 入力 : GTX Transceiver Xilinx 社のハイエンド / ミドルクラスFPGAに搭載されたギガビットトランシーバ 1 レーンで最大 12.5Gbps 少ないリソースで新 SL の入力を再現可能 出力 : SiTCP Bee Beans Technlgies 社の提供するFPGA ベースのネットワークプロセッサ TCP によるデータ読み出し +UDP による制御 TCP を用いることで後段の DAQ が容易に GTX TCP prttype Ethernet Switch これらの技術を実装したプロトタイプを制作し テスト環境を構築する 次ページ以降では GTX と SiTCP の検証作業を行ったことについて述べる PC 2012/10/13 8

9 GTX Transceiver の検証 1 Kintex7 評価ボード KC705 を用いる GTX Transceiver Wizardでデザインを生成する (2.5Gbps = 20bit x 125MHz) 送信データは単純なカウンター SMA ケーブルで tx から自身の rx へループバックさせる デバッグツールChipScpe prを用いて検証 : 次ページ JTAG 経由で内部信号が見れるツール JTAG SMA RX± SMA TX± 2012/10/13 9

10 GTX Transceiver の検証 1 TXDATA RXDATA データ ( カウンター ) が正しく転送できている 2012/10/13 10

11 GTX Transceiver の検証 2 IBERT(Integrated Bit Errr Rati Test) を用いて検証 JTAG 経由でBER (Bit Errr Rati) を計測するツール 2.5Gbps でリンクが取れている BER 1.8E E13bit 送ってエラーなし 2012/10/13 11

12 SiTCP の検証 Kintex7 評価ボード KC705 を用いる Kintex7 用 SiTCP(ver50) をデザインに組み込む 送信データは単純なカウンター Cat5e ケーブルで PC とつなぐ Bee Beans Technlgies のデバッグツールを用いて検証 : 次ページ cat5e Full duplex Tx Rx 1000M Link 2012/10/13 12

13 SiTCP の検証 データ ( カウンター ) が正しく転送できている 2012/10/13 13

14 新 SL プロトタイプの開発 名称 :PrtType7(PT7) 6UサイズのVMEモジュール 汎用モジュールとしても使用可能 Kintex7 FPGA(XC7K325T) を搭載 GTX Transceiverを8レーン使用 コネクタはinfiniband 4xを2つ使用 4 レーン x 5Gbps = 20Gbps/ ケーブル SiTCP によるギガビットイーサネット MicrBlaze CPU を組み込むことを想定 DDR SDRAM を搭載 Mezzanine Card でインターフェイスの拡張可能 PT7 概略図 MC CPLD FPGA GbE GTX SDRAM 現在回路図を描き終わり 業者への提出前に最終チェック中 2012/10/13 14

15 まとめ ATLAS ミューオン検出器の運動量判定モジュール SL のアップグレードプロトタイプとして VME モジュール PT7 を開発中 PT7 に実装する予定の GTX Transceiver と SiTCP の評価を Kintex7 評価ボードを用いて行った 今後は PT7 を用いて実際の SL の FPGA ロジック開発やテスト環境の構築を行っていく予定である 本開発は Open-It プロジェクトの 1 つであり 回路図や verilg surce 等は公開予定である 2012/10/13 15

16 Buck up 2012/10/13 16

17 TGC parameter parameter Design value Gas gap 2.8±0.10mm Wire pich 1.8±0.05mm Wire diameter 50μs Wire ptential 2900±100V Operating plateau 200V Gas mixture CO 2 / n-pentane (55:45) Gas amplificatin 3E /10/13 17

18 Current TGC scheme 2012/10/13 18

19 Prttypes PT4 (2001) VME-6U A32D32 Virtex PT5 (2005) VME-6U A32D32 Spartan3 PT6 (2010) VME-6U A32D32 Spartan6 2012/10/13 19

20 GTX Transceiver 高速シリアル通信用ギガビットトランシーバ Xilinx 社のKintex-7 FPGAなどに搭載されたハードマクロ 1 レーンで最大 12.5Gbps 全二重通信可 種々のプロトコルに対応 PCIe, 10GBASE-R, Serial RapidIO 8b10b を用いた単純なコーディングも可能 serial parallel SER encder FPGA User lgic Kintex7 FPGA DES decder 2012/10/13 20

21 SiTCP ハードウェアによるネットワークプロセッサ KEKの内田さんにより開発された技術 FPGA に組み込むことで手軽にギガビットイーサネットが使える FPGA 側からは FIFO PC 側からはサーバーに見える TCPによる高速リードアウト 最大 1Gbps UDP ベースのプロトコルにより外部からのコントロールも可能 PC Readut GbE PHY SiTCP Cntrl FPGA 2012/10/13 21

22 SiTCP の検証 パケットキャプチャツールwiresharkで解析 PC 側のTCP windwがfullになっているのが原因このロスを抜くと500mbps 超で通信できている 適切なソフトウェアを書く必要 7ms 0.4s 2012/10/13 22

ATLAS muon triggerにおけるTCPを用いたDAQ

ATLAS muon triggerにおけるTCPを用いたDAQ ATLAS muon triggerにおける TCPを用いたDAQ 東京大学素粒子物理国際研究センター大谷育生 目次 ATLAS のアップグレードに関する読み出しプロトタイプの開発について o ミューオントリガーシステムのアップグレード o SiTCP および GTX Transceiver の検証 o SL プロトタイプの開発について ATLAS ミューオントリガーにおける TCP の導入例 o

More information

LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 A

LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 A LHC- ATLAS 実験アップグレードに向けた新しいミューオントリガー装置読み出しの研究開発 日本物理学会 2014 年春季大会東海大学 加藤千曲, 坂本宏, 二ノ宮陽一, 徳永孝之, 浦野祐作, 鈴木翔太佐々木修 A, 石野雅也 B, 田代拓也 B, 池野正弘 A,C, 内田智久 A,C 他 ATLAS 日本 TGC グループ東大素セ, 高エ研 A, 京都大 B, Open- ItC 1 L1

More information

ATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発

ATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発 Open It FPGA 研 究 会 汎 用 VME マザーボード PT6 の 開 発 東 京 大 学 大 学 院 理 学 系 研 究 科 物 理 学 専 攻 素 粒 子 物 理 国 際 研 究 センター 坂 本 研 究 室 神 谷 隆 之 2011 年 2 月 16 日 2011/2/16 1 1. 開 発 の 背 景 2011/2/16 2 LHC と ATLAS のアップグレード LHC 加

More information

ATLAS 2011/3/25-26

ATLAS 2011/3/25-26 ATLAS 2011/3/25-26 2 LHC (Large Hadron Collider)/ATLAS LHC - CERN - s=7 TeV ATLAS - LHC 1 Higgs 44 m 44m 22m 7000t 22 m 3 SCT( ) SCT(SemiConductor Tracker) - - 100 fb -1 SCT 3 SCT( ) R eta=1.0 eta=1.5

More information

履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/ 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です SiTCP の概要や各信号意味などは別文書 SiTCP

履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/ 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です SiTCP の概要や各信号意味などは別文書 SiTCP SiTCP ライブラリ 第 1.1 版 2012 年 10 月 24 日 内田智久 Electronics system group, IPNS, KEK 1 / 12 履歴 修正日 内容 2011/01/18 第 1 版制定 2012/10/24 1.1 版 内容 Bee Beans Technologies 社から配布されているネットワーク プロセッサ (SiTCP) のライブラリ使用方法を解説した文書です

More information

GTR Board

GTR Board TB-FMCH-12GSDI ご購入に際してのご注意 1 変更履歴版数 日付 内容 担当者 Rev.1.00 2015/06/25 初版 天野 Rev.1.01 2015/07/22 2 章 Pre-production 品に関する記載を削除 天野 2016/09/16 3 章評価環境を更新 4 章ボードの機能評価状況を更新 6 章リファレンスデザインのダウンロード先を追加 森田 2 目次 1. 概要と関連書類...

More information

(CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps

(CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps HL-LHC ATLAS 30 2 2 (CERN) (LHC) 7 HL-LHC ATLAS ATLAS ASIC ASIC (DAQ) FPGA ASIC 1 5.12 Gbps DAQ ASIC DAQ ATLAS ASIC DAQ FPGA FPGA ASIC DAQ PCI Express FPGA DAQ 5.83 Gbps 7.32 10 13 1 8 1.1 LHC....................................

More information

RXファミリ搭載マイコン評価ボード

RXファミリ搭載マイコン評価ボード RX ファミリ搭載マイコン評価ボード一覧 1 200 シリーズ (210, 21A, 220) RX210/ RX220 64pin HSBRX210/220-100B (RX210/220-) RX210/ RX220 64pin HSBRX210/220-64B (RX210/220-64pin) RX21A アナログ信号源サーミスタ アナログ切断検出模擬回路 アナログ信号源サーミスタ アナログ切断検出模擬回路

More information

Microsoft Word - 02_PCIe特集_ボード設計.doc

Microsoft Word - 02_PCIe特集_ボード設計.doc PCI Express ボード設計特集 - ボードを検討されている方必見!- 2006 年 11 月第 2 回 目次 PCI Express ボード設計特集 -ボードを設計されている方必見!-... 2 1 PALTEK PCI Express 評価ボード -PTKB -... 2 1.1 PALTEK PCI Express 評価ボードのコンセプト... 2 1.2 多くのメリット... 2 1.3

More information

LEPS

LEPS LEPS2 2016 2 17 LEPS2 SPring-8 γ 3 GeV γ 10 Mcps LEPS2 7 120 LEPS Λ(1405) LEPS2 LEPS2 Silicon Strip Detector (SSD) SSD 100 µm 512 ch 6 cm 3 x y 2 SSD 6 3072 ch APV25-s1 APVDAQ VME APV25-s1 SSD 128 ch

More information

Microsoft Word - PCI-X_PCIeバスのデータ転送-ver1.0.docx

Microsoft Word - PCI-X_PCIeバスのデータ転送-ver1.0.docx データ転送時におけるエラー / ボード認識不具合に関する資料 2012/06/20 目次 画像データ転送時に発生する問題 ( 過去の事例 )... 3 不具合の発生したチップセットの例... 7 Intel 社製チップセット... 8 テレダインダルサが推奨するチップセットの例... 9 トランザクション層の機能... 11 PCI Express のレーン順序と差動信号の特性... 12 レーン0とレーン1で送信側と受信側で速度差を吸収する機能...

More information

PRIMERGY スイッチブレード(10Gbps 18/8)

PRIMERGY スイッチブレード(10Gbps 18/8) PRIMERGY スイッチブレード (10Gbps 18/8) PG-SW109 :PRIMERGY スイッチブレード (10Gbps 18/8) PG-SW1090 :PRIMERGY スイッチブレード (10Gbps 18/8) [ カスタムメイド対応 (CB1,2 用 )] PG-SW1091 :PRIMERGY スイッチブレード (10Gbps 18/8) [ カスタムメイド対応 (CB3,4

More information

ミッシュインターナショナルでは バラエティに富んだ 皆様のご要望にお応えできるよう ボードを取り揃えております アナログ デジタルの入出力に対応 アナログ入出力では 1ch ~ 32ch 8bit ~ 24bit 10MHz ~ 10GHz サンプリングに対応した製品をご用意 デジタル入出力では 最

ミッシュインターナショナルでは バラエティに富んだ 皆様のご要望にお応えできるよう ボードを取り揃えております アナログ デジタルの入出力に対応 アナログ入出力では 1ch ~ 32ch 8bit ~ 24bit 10MHz ~ 10GHz サンプリングに対応した製品をご用意 デジタル入出力では 最 組込みシステム向け ボードカタログ サポート Xilinx : Virtex-6 Kintex-7 Virtex-7 Zynq7000 サポートバス規格 OpenVPX VME/VXS CompactPCI PMC/XMC ATCA/AMC PCI Express 403102 C MISH International Co., Ltd. MISH International Co., Ltd. ミッシュインターナショナルでは

More information

京都 ATLAS meeting 田代 Thursday, July 11, 13 1

京都 ATLAS meeting 田代 Thursday, July 11, 13 1 京都 ATLAS meeting 3.7. 田代 削減 先週のスライドより EI/FI と NSW を用いた の削減について after EI/FI cut after NSW cut -3 - - 3 trigger 数 : 5664 EI/FI cut 38 % 349965 NSW cut 6 % 3398 4 8 6 (offline pt> GeV) after EI/FI cut after

More information

1/8 産業機器に適した高速 高信頼性インターコネクト技術 Serial RapidIO のご紹介 StarFabric PCI Express 10Gigabit Ethernet Serial RapidIO 等 最近のインターコネクト技術では シリアル スイッチ ファブリック技術が標準的に使用

1/8 産業機器に適した高速 高信頼性インターコネクト技術 Serial RapidIO のご紹介 StarFabric PCI Express 10Gigabit Ethernet Serial RapidIO 等 最近のインターコネクト技術では シリアル スイッチ ファブリック技術が標準的に使用 1/8 産業機器に適した高速 高信頼性インターコネクト技術 Serial RapidIO のご紹介 StarFabric PCI Express 10Gigabit Ethernet Serial RapidIO 等 最近のインターコネクト技術では シリアル スイッチ ファブリック技術が標準的に使用されています その中で テレコミュニケーションやミリタリー市場においては 高帯域で且つ品質 信頼性の面でも優れている

More information

JPS_draft.pptx

JPS_draft.pptx LHC-ATLAS 実験における高い運動量を持つジェットの b- タグの開発及び評価 小林愛音 江成祐二 A 川本辰男 A 東大理 東大素セ A 9pSK-6 9th September 4 日本物理学会 4 年秋季大会 Introduction 5 年から始まる LHC の運転では高い運動量を持った物理の解析が重要 新しい重いレゾナンスの探索 (à WW, tt, hhà jets) VHà bb

More information

Microsoft PowerPoint - lecture rev00.pptx

Microsoft PowerPoint - lecture rev00.pptx ネットワーク機器と FPGA 名古屋大学情報基盤センター情報基盤ネットワーク研究部門嶋田創 ネットワークのハードウェア周りを実装 するには? 1 今までネットワークに関連するL1,L2,(L3) の世界とハードウェアの関係を見てきた 中身のよくわからない部分としてASICで構成されている部分がある 高速化の要となっているようだが中身は細かく分からない 他の企業に真似されると嫌なので 特に最近は公開されない

More information

大学等における社会人の受け入れ状況調査

大学等における社会人の受け入れ状況調査 1 1 2 3 4 - - - - - - 6 8 6 2001 30 7 6 3 30 8 6 1 4 3,6,9,12 4 1 1 E 1 3 13 15 4 3 1 ( ) 8. 6 14 8 6 2002 8 8 3 7 60 1 4 4 32 100 12

More information

スイッチ ファブリック

スイッチ ファブリック CHAPTER 4 この章では Cisco CRS-1 キャリアルーティングシステムのについて説明します この章の内容は 次のとおりです の概要 の動作 HS123 カード 4-1 の概要 の概要 は Cisco CRS-1 の中核部分です はルーティングシステム内の MSC( および関連する PLIM) と他の MSC( および関連する PLIM) を相互接続し MSC 間の通信を可能にします は

More information

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは?

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは? レジスタ アクセスの拡張機能 1. レジスタ アクセスの概要 Smart-USB Plus 製品で利用できるレジスタ アクセスとは FPGA 内にハードウエア レジスタを実装し ホスト PC の制御ソフトウエアから USB 経由でそれらのレジスタに値を設定したり レジスタの設定値を読み出すことができる機能です このレジスタ アクセス制御には USB バス仕様に基づく コントロール転送 を利用しています

More information

アトラスバレルSCT用量産モジュールの品質保証のシステム

アトラスバレルSCT用量産モジュールの品質保証のシステム 1 2 (LHC) ( ) CERN 2006 4 14 TeV LHC 1989 2000 (LEP) LHC 40 MHz 10 34 cm 2 1 ( 3 10 33 cm 2 s 1 ) LHC 10 (ATLAS) LHC LHC 22 m 46 m 15,000 t (SCT) (TRT) SCT (Semi-Conductor Tracker) ( ) SCT SCT 4 ASIC12

More information

Microsoft Word - SOY_Manual10.docx

Microsoft Word - SOY_Manual10.docx SOY M ユーザーガイド SOY_M(v.) 年 月 日 株式会社 BeeBeansTechnologies( 以下 BBTech といいます ) では BBTehch SOY 利用における使用目的のみにこの文書を開示します この文書に明記されている場合を除き 電子 機械 複写 録音を含め いかなる形態または手段においても BBTech の書面による事前の許可なく資料をコピー 複製 配布 再発行

More information

Microsoft Word - Dolphin Expressによる10Gbpソケット通信.docx

Microsoft Word - Dolphin Expressによる10Gbpソケット通信.docx Dolphin Express による 10Gbps ソケット通信 Dolphin Express は 標準的な低価格のサーバを用いて 強力なクラスタリングシステムが構築できる ハードウェアとソフトウェアによる通信用アーキテクチャです 本資料では Dolphin Express 製品の概要と 実際にどの程度の性能が出るのか市販 PC での実験結果をご紹介します Dolphin Express 製品体系

More information

内容 1. APX-3302 の特長 APX-3312 から APX-3302 へ変更するためには 差分詳細 ハードウェア ハードウェア性能および仕様 ソフトウェア仕様および制限 Ini ファイルの設

内容 1. APX-3302 の特長 APX-3312 から APX-3302 へ変更するためには 差分詳細 ハードウェア ハードウェア性能および仕様 ソフトウェア仕様および制限 Ini ファイルの設 APX-3312 と APX-3302 の差分一覧 No. OM12021D APX-3312 と APX-3302 は どちらも同じ CameraLink 規格 Base Configuration カメラ 2ch 入力可能なボードになります 本書では APX-3312 をご利用になられているお客様が APX-3302 をご利用になられる場合の資料として 両ボードについての差異 を記述しております

More information

三菱電機マイコン機器ソフトウエア株式会社

三菱電機マイコン機器ソフトウエア株式会社 MU500-RX サンプル回路仕様書 三菱電機マイコン機器ソフトウエア株式会社 2012-5-9 1 概要 1.1 目的本仕様書は MU500-RX と MU500-RK で実現する 1 秒カウンタの仕様について記述するものである マイコンで 1 秒を生成し 表示は 7 セグメント LED を用いる また 開始 / 停止は Push-SW を使う 1.2 関連文書 MU500-RX

More information

W Z Large Hadron Collider LHC ATLAS LHC ATLAS Higgs 1

W Z Large Hadron Collider LHC ATLAS LHC ATLAS Higgs 1 LHC Higgs B054347 1 10 W Z Large Hadron Collider LHC ATLAS LHC ATLAS Higgs 1 1 4 6.1................... 6.................... 7.3.................. 8.4.......................... 9 3 10 3.1..............................

More information

Software-Defined Tester(SDT) を用いた高精度遅延測定による SDN/NFV 品質向上 富士通アドバンストテクノロジ株式会社システム技術統括部大久保克彦 0 Copyright 2017 FUJITSU AD

Software-Defined Tester(SDT) を用いた高精度遅延測定による SDN/NFV 品質向上 富士通アドバンストテクノロジ株式会社システム技術統括部大久保克彦 0 Copyright 2017 FUJITSU AD Software-Defined Tester(SDT) を用いた高精度遅延測定による SDN/NFV 品質向上 富士通アドバンストテクノロジ株式会社システム技術統括部大久保克彦 fatec-ood-2017@dl.jp.fujitsu.com 0 背景 リアルタイム性が必要な分野への適用 5G( 低遅延 ) による新たなサービス展開 ゲーム VoIP 動画医療金融車載 遅延がサービス品質に直結 End-to-End

More information

ATLAS実験における   レベル2ミューオントリガーの性能評価

ATLAS実験における   レベル2ミューオントリガーの性能評価 ATLAS 実験におけるレベル 2 ミューオントリガーの性能評価 所属 : 東大理 高エ研 A 神戸大自然 B CERN C 道前武 徳宿克夫 A 長野邦浩 A 小曽根健嗣 A 石川明正 B 大町千尋 B 蔵重久弥 B 河野能知 C Atlas-Japan HLTグループ 2008 年 9 月 23 日日本物理学会秋季大会 Level2 MuonTrigger System Level1 ~75[kHz]

More information

リファレンスアプリケーション RefApp7

リファレンスアプリケーション RefApp7 リファレンスアプリケーション RefApp7 導入ガイド 概要 RefApp7.exe リファレンス制御アプリケーションは Windows 7 以降の 32bit 版と 64bit 版の両方の環境で動作します RefApp7 を運用する場合には マイクロソフト社提供の WinUSB 汎用デバイス ドライバが必要です このため 従来の制御ソフトウエア RefApp2 や RefApp3 が動作する環境でそのまま実行できません

More information

Keysight Technologies マルチ・プロトコル & ロジック・アナライザ

Keysight Technologies マルチ・プロトコル & ロジック・アナライザ Keysight Technologies & PCI Epress MIPI M-PHY /D-PHY SM DDR2/3/4 FPGA 16850 U4431A MIPI M-PHY 02 Keysight & 16850 www.keysight.co.jp/find/16850 16851A 34ch 1,985,989 16852A 68ch 2,541,361 16853A 102ch

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション LSI Web Copyright 2005 e-trees.japan, Inc. all rights reserved. 2000 Web Web 300 Copyright 2005 e-trees.japan, Inc. all rights reserved. 2 LSI LSI ASIC Application Specific IC LSI 1 FPGA Field Programmable

More information

Photo Sensor – 적외선 센서

Photo Sensor – 적외선 센서 USB シリアル変換モジュールマニュアル (Model:AD-USBSERIAL) 改訂日 :2013 年 04 月 18 日 1 USB シリアル変換モジュール (AD-USBSERIAL) 紹介 USBで仮想シリアルポートを作成し シリアル通信をおこないます TTL or CMOS Level(5V or 3.3V), RS-232C Level(±12V) 信号をサポート TTL or CMOS

More information

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続 CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを

More information

PNopenseminar_2011_開発stack

PNopenseminar_2011_開発stack PROFINET Open Seminar 開発セミナー Software Stack FPGA IP core PROFINET 対応製品の開発 2 ユーザ要求要求は多種多様 複雑な規格の仕様を一から勉強するのはちょっと.. できるだけ短期間で 柔軟なスケジュールで進めたい既存のハードウェアを変更することなく PN を対応させたい将来的な仕様拡張に対してシームレスに統合したい同じハードウェアで複数の

More information

bitvisor_summit.pptx

bitvisor_summit.pptx BitVisor 内蔵の lwip で Alkanet ログの送信を試みる 命館 学システムソフトウェア研究室 下雄也, 明 修平, 瀧本栄, 利公 1 はじめに (1/4) 近年, マルウェアが増加しており, マルウェアの脅威が問題となっている マルウェアの脅威に対抗するためには, 多数のマルウェアを迅速に解析する必要がある システムコールトレーサ Alkanet Windows 上で動作するマルウェアを対象とし,

More information

観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2

観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2 2 1 2 2 224 48 7 11 15 12 2 2 48 21 1 4 IEEE1394 USB1.1 USB2. 1 2 1.5 12 1.5 12 (Low speed) (Full speed) 4 48 (High speed) 5 5 * 29 年には USB3. がリリースされる予定で 5Gbps の SuperSpeed が追加される 224 4824 TP4 TP3 TP2

More information

(Microsoft PowerPoint - E6x5C SDXC Demo Seminar [\214\335\212\267\203\202\201[\203h])

(Microsoft PowerPoint - E6x5C SDXC Demo Seminar [\214\335\212\267\203\202\201[\203h]) Atom プロセッサ E6x5C の紹介と FPGA IP Core 活 例の紹介 アイウェーブ ジャパン株式会社 神奈川県横浜市中区住吉町 3 丁目 29 番住吉関内ビル8 階 B Tel: 045-227-7626 Fax: 045-227-7646 Mail: info@iwavejapan.co.jp Web: www.iwavejapan.co.jp 2011/5/30 1 iwave Japan,

More information

12-7 12-7 12-7 12-7 12-8 12-10 12-10 12-10 12-11 12-12 12-12 12-14 12-15 12-17 12-18 10 12-19 12-20 12-20 12-21 12-22 12-22 12-23 12-25 12-26 12-26 12-29 12-30 12-30 12-31 12-33 12-34 12-3 12-35 12-36

More information

Hasegawa_JPS_v6

Hasegawa_JPS_v6 ATLAS W, トップクォークの相互作用と W ボゾン偏極 トップ(t)クォーク 素粒子中で最大質量(73.3.9 GeV) 崩壊事象中に New physics の寄与が期待できる ハドロン化の前に崩壊 素粒子として性質を検証できる t SM V-A interaction + NP SM + New Physics SM+NP Contribution from NP Longitudinal

More information

LHC ATLAS Large Hadron Collider 27km 2010 7TeV ~48pb -1 ATLAS LHC Higgs Muon spectrometer MDT RPC,TGC

LHC ATLAS Large Hadron Collider 27km 2010 7TeV ~48pb -1 ATLAS LHC Higgs Muon spectrometer MDT RPC,TGC LHC ATLAS Large Hadron Collider 27km 2010 7TeV ~48pb -1 ATLAS LHC Higgs Muon spectrometer MDT RPC,TGC TGC RPC ATLAS r : φ : θ : y-z : η=-ln(tan(θ/2)) Resistive Plate Chamber η

More information

富士通PRIMERGYサーバ/ETERNUSストレージとXsigo VP560/VP780の接続検証

富士通PRIMERGYサーバ/ETERNUSストレージとXsigo VP560/VP780の接続検証 富士通 PRIMERGY サーバ /ETERNUS ストレージと Xsigo VP560/VP780 の接続検証 2011 年 10 月 6 日 謝辞 このたび シーゴシステムズ I/O 仮想化コントローラとの接続検証試験にあたり 富士通検証センター ( 東京浜松町 ) 本検証関係者の皆様のご協力により 相互接続の確認を行うことができました 検証およびその準備にあたり ご協力いただきましたことを大変感謝申し上げます

More information

JTAG バウンダリスキャンテストの容易化設計を支援する OrCAD Capture の無償プラグイン 21 July 2017 ( 富士設備 / 浅野義雄 )

JTAG バウンダリスキャンテストの容易化設計を支援する OrCAD Capture の無償プラグイン 21 July 2017 ( 富士設備 / 浅野義雄 ) JTAG バウンダリスキャンテストの容易化設計を支援する OrCAD Capture の無償プラグイン 21 July 2017 ( 富士設備 / 浅野義雄 ) PACKAGE COMPLEXITY & TRANSISTOR COUNT 課題 : 実装検査 不良解析 デバッグ プローブ接続では BGA 実装の検査 / 解析 / デバッグができない プローブ接続が困難な高密度実装は増加の一方 このままではテスト費用のほうが高くなる!

More information

64 3 g=9.85 m/s 2 g=9.791 m/s 2 36, km ( ) 1 () 2 () m/s : : a) b) kg/m kg/m k

64 3 g=9.85 m/s 2 g=9.791 m/s 2 36, km ( ) 1 () 2 () m/s : : a) b) kg/m kg/m k 63 3 Section 3.1 g 3.1 3.1: : 64 3 g=9.85 m/s 2 g=9.791 m/s 2 36, km ( ) 1 () 2 () 3 9.8 m/s 2 3.2 3.2: : a) b) 5 15 4 1 1. 1 3 14. 1 3 kg/m 3 2 3.3 1 3 5.8 1 3 kg/m 3 3 2.65 1 3 kg/m 3 4 6 m 3.1. 65 5

More information

Microsoft PowerPoint - hiei_MasterThesis

Microsoft PowerPoint - hiei_MasterThesis LHC 加速器での鉛鉛衝突における中性 πおよびω 中間子測定の最適化 日栄綾子 M081043 クォーク物理学研究室 目的 概要 目的 LHC 加速器における TeV 領域の鉛鉛衝突実験における中性 π および ω 中間子の測定の実現可能性の検証 および実際の測定へ向けた最適化 何故鉛鉛衝突を利用して 何を知りたいのか中性 πおよびω 中間子測定の魅力 ALICE 実験検出器群 概要予想される統計量およびバックグランドに対するシグナルの有意性を見積もった

More information

CMOS リニアイメージセンサ用駆動回路 C10808 シリーズ 蓄積時間の可変機能付き 高精度駆動回路 C10808 シリーズは 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です セン

CMOS リニアイメージセンサ用駆動回路 C10808 シリーズ 蓄積時間の可変機能付き 高精度駆動回路 C10808 シリーズは 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です セン 蓄積時間の可変機能付き 高精度駆動回路 は 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です センサの駆動に必要な各種タイミング信号を供給し センサからのアナログビデオ信号 を低ノイズで信号処理します 2 種類の外部制御信号 ( スタート クロック ) と 2 種類の電源 (±15 )

More information

BX900 S1/S2/BX400 S1シャーシの搭載制限について

BX900 S1/S2/BX400 S1シャーシの搭載制限について 1 更新日 : 2017 年 4 月 1. BX900 S1/S2/BX400 S1 シャーシの搭載制限について [ 重要 ] 1.1. BX900 S1/S2 シャーシに搭載する電源 (FAN) 数による搭載制限について (BX900 S1 は 2010 年 10 月エンハンスモデル以降 ) シャーシの電源 (FAN) 構成によって 搭載可能なサーバブレードスロットが異なります 以下の図を参考に搭載可能なスロットに搭載してください

More information

92% TEL ディー クルー テクノロジーズ株式会社

92% TEL ディー クルー テクノロジーズ株式会社 92% TEL.050006409 0006409 http://www.logitec.co.jp/data_recovery/ ディー クルー テクノロジーズ株式会社 http://www.hagisol.co.jp BXPCCARAMX6S BXPCCBYTMN20 40 0 30 65 2022 年まで 産予定 は変更する可能性があります 2020 年まで 産予定 は変更する可能性があります

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション ソフトウェアパケット処理とハードウェアパケット処理 ~ アーキテクチャ ~ JANOG 37 @ 名古屋 海老澤健太郎 ebiken.g@gmail.com Twitter: @ebiken Janog 37 ソフトウェア & ハードウェアパケット処理 Kentaro Ebisawa 2016/01/22 1 自己紹介 : 海老澤健太郎 (Kentaro Ebisawa) ネットワーク系 海外 NW

More information

13 13 13 13 M 1000 1001 1002 1003 1004 1005 12 54 67 12 133 5 14 1006 12 71 72 43 186 5 14 1007 1 1008 35-62-1 C 35--62-31 C 35-62-2 B 35-62-32 C 35-62-3 A 35-62-33 C 35-62-4 B 35-62-34 C 35-62-5 C 35-62-35

More information

[公開OK][空閑さん資料]kuga-ovs-fpga.pptx

[公開OK][空閑さん資料]kuga-ovs-fpga.pptx FPGA を使って Open vswitch の データプレーンを作る 慶應義塾 大学空閑洋平, 松 谷健史 SDN Japan 2012/12/7 Open vswitch を使った DIY 設計スイッチの発表です 5000 円前後の FPGA を想定 1000BASE- T マルチポート NIC Offloading 機能 CPU+SW 部と転送 HW 部の分離離

More information

untitled

untitled 2: ()? 2 UTP ()!! SW-HUB 3 Point-to-Point Broadcast Multiple Access Non-Broadcast Multiple Access Point-to-Point 2 MAC Examples Node A Node B 1 Broadcast Multiple Access () MAC Node A Node B Node C Ethernet

More information

完成版_セミナー発表資料110928

完成版_セミナー発表資料110928 PROFINET オープンセミナー ASIC を使用した開発 開発セミナー 目次 2 PROFINET の実装 ASIC という選択 PROFINET 機器開発における課題 ASIC による課題の解決 ASIC の特徴ターゲットアプリケーション適用例ラインアップ ASIC 製品紹介 1 PROFINET の実装 3 PROFINET の実装手法 Ethernet ポート付きマイコン FPGA PROFINET

More information

Microsoft PowerPoint - nakamuraJPS2005av2

Microsoft PowerPoint - nakamuraJPS2005av2 LHC 加速器 ATLAS 実験における τレプトン対に崩壊するヒッグス粒子探索に関するシミュレーション Introduction Motivation Tau identification Requirement for Rejection conclusion 中村浩二 ( 筑波大物理 ), 田中純一, 浅井祥仁, 神前純一, 陣内修, 原和彦 Introduction(1) LHC LHC @

More information

2.5 トランスポート層 147

2.5 トランスポート層 147 2.5 トランスポート層 147 TCP と UDP TCP (Transmission Control Protocol) コネクション型 ギャランティード マルチキャスト ブロードキャスト不可 UDP (User Datagram Protocol) コネクションレス ベストエフォート マルチキャスト ブロードキャスト可 cf. IP (Internet Protocol) コネクションレス ベストエフォート

More information

1. ボードの複数台制御 コンフィグ ROM から FPGA が起動できる場合を想定しています FPGA 回路には 特定のレジスタアドレスにプリセットしたデータが必要です 製品出荷時のサンプル FPGA 回路では レジスタ No.3 を 8bit 幅に設定し FPGA 外部の 4bit ディップスイ

1. ボードの複数台制御 コンフィグ ROM から FPGA が起動できる場合を想定しています FPGA 回路には 特定のレジスタアドレスにプリセットしたデータが必要です 製品出荷時のサンプル FPGA 回路では レジスタ No.3 を 8bit 幅に設定し FPGA 外部の 4bit ディップスイ LabVIEW 用リファレンス制御アプリケーション RefAppLV の使い方 概要 LabVIEW 開発ツールで設計したリファレンス制御アプリケーションです LabVIEW を所有していないユー ザ環境でも インストーラを利用して RefAppLV.exe を利用することができます 機能 1. 複数台ボード制御 2. USB コンフィグ機能 3. レジスタアクセス機能 4. 拡張レジスタアクセス機能

More information

MU120138A 10ギガビットイーサネットモジュール 製品紹介

MU120138A 10ギガビットイーサネットモジュール 製品紹介 Product Introduction MU120138A 10 ギガビットイーサネットモジュール MD1230B データクオリティアナライザ MP1590B ネットワークパフォーマンステスタ MU120138A 次世代 10GbE 測定モジュール 製品紹介 アンリツ株式会社 Slide 1 Express Flow 10GbE module MU120138A - 10 Gigabit Ethernet

More information

富士通PCサーバ「PRIMERGY RX2530 M4」における「TeraStation TS5010 / TS3010」シリーズ動作検証報告

富士通PCサーバ「PRIMERGY RX2530 M4」における「TeraStation TS5010 / TS3010」シリーズ動作検証報告 富士通 PC サーバ PRIMERGY RX2530 M4 における TeraStation TS5010 / TS3010 シリーズ動作検証報告 検証日 : 平成 29 年 12 月 11 日 ~12 月 22 日 検証場所 : 株式会社バッファロー本社 1 目次 1. 本動作検証の目的... 3 2. 本動作検証の環境について... 3 2.1 検証環境... 3 2.2 NAS の構成...

More information

FMC 対応 USB3.0-IP デモ基板取扱い説明書 [ Ver2.0J] AB07-USB3FMC(2.5V 版 )/AB07-USB3FMC-1.8VIF(1.8V 版 ) はじめにこの度は FMC 対応 USB3.0-IP デモ基板 [ 型番 :AB07-USB3FMC(2.5V 版 ) /

FMC 対応 USB3.0-IP デモ基板取扱い説明書 [ Ver2.0J] AB07-USB3FMC(2.5V 版 )/AB07-USB3FMC-1.8VIF(1.8V 版 ) はじめにこの度は FMC 対応 USB3.0-IP デモ基板 [ 型番 :AB07-USB3FMC(2.5V 版 ) / FMC 対応 USB3.0-IP デモ基板取扱い説明書 [ Ver2.0J] AB07-USB3FMC(2.5V 版 )/AB07-USB3FMC-1.8VIF(1.8V 版 ) はじめにこの度は FMC 対応 USB3.0-IP デモ基板 [ 型番 :AB07-USB3FMC(2.5V 版 ) / AB07-USB3FMC-1.8VIF(1.8V 版 )] ( 以下 デモ基板と略します ) をご採用頂き誠にありがとうございます

More information

U4611A/B USB 2.0/3.0プロトコル・アナライザ バージョン3.7.x(MegaZoomテクノロジー採用)

U4611A/B USB 2.0/3.0プロトコル・アナライザ バージョン3.7.x(MegaZoomテクノロジー採用) Keysight Technologies U4611A/B USB 2.0/3.0 3.7.x MegaZoom Data Sheet SuperSpeed USB 02 Keysight U4611A/B USB 2.0/3.0 プロトコル アナライザ - Data Sheet LTSSM 18 GB GUI 03 Keysight U4611A/B USB 2.0/3.0 プロトコル アナライザ

More information

SPRO-00910-01 FNT3012B-13 FNT3012B-15 2011 6 2 1... 1 1.1... 1 1.2... 2 2... 3 3... 4 4... 7 5... 8 5.1... 8 5.2... 11 6... 15 6.1... 15 6.2... 15 7... 16 7.1... 16 7.2... 16 7.3... 17 7.4... 17 8... 20

More information

PowePoint Free Design Template

PowePoint Free Design Template MADOCA II データ収集 フレームワークの開発 松本崇博 古川行人 濱田洋輔 ( 公財 ) 高輝度光科学研究センター 2016/08/09 第 13 回加速器学会年会幕張メッセ 国際会議場 Outline MADOCA とは? SPring-8データ収集 MADOCA II データ収集フレームワーク SPring-8 制御系への導入状況 まとめ 2 MADOCA とは? 制御フレームワーク (SPring-8/SACLA

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション vsmp Foundation スケーラブル SMP システム スケーラブル SMP システム 製品コンセプト 2U サイズの 8 ソケット SMP サーバ コンパクトな筐体に多くのコアとメモリを実装し SMP システムとして利用可能 スイッチなし構成でのシステム構築によりラックスペースを無駄にしない構成 将来的な拡張性を保証 8 ソケット以上への拡張も可能 2 システム構成例 ベースシステム 2U

More information

スーパーカミオカンデにおける超新星観測用DAQの開発と遠い超新星爆発探索の最適化

スーパーカミオカンデにおける超新星観測用DAQの開発と遠い超新星爆発探索の最適化 スーパーカミオカンデにおける超新星観測用 DAQ の開発 森正光高エネルギー物理学研究室 Iceppシンポジウム 24 1 スライドの構成 1. 超新星爆発 2. スーパーカミオカンデの概要 3. 新 DAQの開発 4. まとめと展望 2 超新星爆発について 太陽の 8 倍以上の質量をもつ恒星がその生涯を終えるときに大爆発を起こす現象 そのエネルギーの総量は 10 53 erg に達する エネルギーの

More information

SiTCP ユーティリティユーザガイド 2014 年 6 月 18 日 0.73 版 Bee Beans Technologies 1

SiTCP ユーティリティユーザガイド 2014 年 6 月 18 日 0.73 版 Bee Beans Technologies 1 SiTCP ユーティリティユーザガイド 2014 年 6 月 18 日 0.73 版 Bee Beans Technologies 1 改版履歴 版数 日付 内容 備考 0.1 2013 年 04 月 04 日 ドラフト作成 0.11 2013 年 04 月 10 日 UI 等の微調整に対応 0.2 2013 年 04 月 24 日 サーバー機能追加 0.3 2013 年 06 月 18 日 各 OS

More information

CTA 82: CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D

CTA 82: CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D CTA 82 CTA A A B B A B A, C A A A D A B Max-Planck-Inst. fuer Phys. C D LST LST LST に 1855 の 23m Dragon FrontEndBoard 7 の から み し 14 30 ns SiTCP を FPGA に デ タ は TCP/IP その は UDP で われる 1 が1 のトリガで するデ タは {(2

More information

Slide 1

Slide 1 はじめての MicroBoard キット入門 Spartan-6 LX9 MicroBpard キット概要 V1.2 アヴネットジャパン株式会社 内容一覧 MicroBoardキット概要キットに含まれるもの MicroBoardボード概要ボードブロック図 MicroBoard 外観 サイズイメージ MicroBoardインタフェース FPGAの起動方法 ( コンフィギュレーション方法 ) FPGA

More information

Ethernet Roadmap

Ethernet Roadmap 400G 時代を見据えたモジュール / ケージ / コネクタシステム QSFP-DD Kazuhiro Kureishi Cisco Systems G.K. July 27, 2017 ETHERNET ROADMAP 10Mbps からスタートして 2010 年までに 6 つの Ethernet Speed が登場 10M, 100M, 1G, 10G, 40G, 100Gbps 2016 年

More information

目次 1 はじめに 登録商標 商標 注意事項 免債事項 SR-IOV の機能概要 性能検証事例 測定環境 測定結果 各方式による共有 NIC 性能比較 ( ポートあ

目次 1 はじめに 登録商標 商標 注意事項 免債事項 SR-IOV の機能概要 性能検証事例 測定環境 測定結果 各方式による共有 NIC 性能比較 ( ポートあ ホワイトペーパー BladeSymphony Virtage SR-IOV のご紹介 2014 年 7 月発行 株式会社日立製作所 1 / 8 Copyright 2014 Hitachi, Ltd. All rights reserved 目次 1 はじめに... 3 1.1 登録商標 商標... 3 1.2 注意事項... 3 1.3 免債事項... 3 2 SR-IOV の機能概要... 4

More information

データ収集用 NIM/CAMAC モジュールマニュアル 2006/5/23 目次 クレート コントローラ CC/ NIM ADC 1821 (Seiko EG&G)...3 ADC インターフェイス U デッドタイム

データ収集用 NIM/CAMAC モジュールマニュアル 2006/5/23 目次 クレート コントローラ CC/ NIM ADC 1821 (Seiko EG&G)...3 ADC インターフェイス U デッドタイム データ収集用 NIM/CAMAC モジュールマニュアル 2006/5/23 hiromi@tac.tsukuba.ac.jp 目次 クレート コントローラ CC/7700...2 NIM ADC 1821 (Seiko EG&G)...3 ADC インターフェイス U9201...4 デッドタイム カウンター NK-1000...5 AD811 8ch ADC (Ortec)...6 C011 4ch

More information

タイトル

タイトル 不可能への挑戦株式会社低価格 高品質が不可能? Xilinx Spartan6 XC6SLX45 ボードのマニュアル 株式会社 http://www.csun.co.jp info@csun.co.jp 作成日 2017/01/20 copyright@2017~ ホームページ :http://www.csun.co.jp メール :info@csun.co.jp 1 不可能への挑戦株式会社低価格

More information

(Microsoft Word - DDR\203\215\203W\203A\203i\215\\\220\254-ver0619.doc)

(Microsoft Word - DDR\203\215\203W\203A\203i\215\\\220\254-ver0619.doc) DDR1/DDR2 ロジックアナライザ ソリューション構成ガイド Ver June/19/2006 機能と特徴 : Agilent 16900ロジックアナライザを使用して DDR1 および DDR2 システムのロジックロジック検証検証を行います 実際にシステムを組み上げた時に想定通りに動作しない場合 信号間のタイミングやコマンドの確認をします ロジックアナライザのEyeScan 機能を用いると信号品質を素早く把握することも出来ます

More information

テクニカルガイド「増設メモリ」(2006/09/15)

テクニカルガイド「増設メモリ」(2006/09/15) (2006/09/15) 1. 機能 型名 N8102-246 N8102-247 N8102-248 N8102-249 8GB (x2 枚 ) (x2 枚 ) (x2 枚 ) (x2 枚 ) DDR2-533 SDRAM-DIMM(Fully Buffered),ECC 駆動電圧 1.5V/1.8V 型名 N8102-250 N8102-251 N8102-252 (x2 枚 ) (x2 枚 )

More information

ETCB Manual

ETCB Manual ETCB Manual HARDWARE & PROGRAMMING MANUAL 目次 始めに ETCB 仕様 開発環境の構築 01 始めに 始めに 始めに 注意事項 免責事項 同梱品 02 始めに サポート 03 ETCB 仕様 ETCB 仕様 概要 仕様 項目サブ項目内容電源推奨入力電圧 6.6V~12V 最大入力電圧 16V 出力電圧内部 3.3V 外部 5.0V 最大出力電流値最大 2.2A

More information

CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-

CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156- CCD リニアイメージセンサ用駆動回路 C11165-02 CCD リニアイメージセンサ (S11155/S11156-2048-02) 用 C11165-02は 当社製 CCDリニアイメージセンサ S11155/S11156-2048-02 用に開発された駆動回路です S11155/S11156-2048-02と組み合わせることにより分光器に使用できます C11165-02 は CCD 駆動回路

More information

2 94.3 91.3 5.1 7.5 0.0 0.0 0.1 0.5 0.6 0.1 0.1 0.4 21.4% 15.8% 14.8% 15.0% 16.0% 16.5% 0.5% 16.1% 15.2% 16.9% 15.7% 17.1% 18.6% 0.4% 21.4% 15.8% 14.8

2 94.3 91.3 5.1 7.5 0.0 0.0 0.1 0.5 0.6 0.1 0.1 0.4 21.4% 15.8% 14.8% 15.0% 16.0% 16.5% 0.5% 16.1% 15.2% 16.9% 15.7% 17.1% 18.6% 0.4% 21.4% 15.8% 14.8 15 7 8,000 15 4 1 0 5 15 4 2 15 10 1 15 4 1 6 11 4,500 3,500 16 26 35 27 34 16 2 19 16 2 24 16 3 15 1 2 94.3 91.3 5.1 7.5 0.0 0.0 0.1 0.5 0.6 0.1 0.1 0.4 21.4% 15.8% 14.8% 15.0% 16.0% 16.5% 0.5% 16.1%

More information

デジタル回路入門

デジタル回路入門 Open-It FPGA トレーニングコース ( 初級編 ) 第 9 版 2. 組み合わせ回路入門 2.2. 実習 Verilog-HDL 記述 2013 年 5 月 10 日修正 デジタル回路の構成要素 O=A&B; O=~I; INV O=A B; 全てのデジタル回路はこの 4 つの要素 ( 回路 ) のみで構成されている 4 要素の HDL 記述を知っていれば最低限の知識としては十分 2 HDL:

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション SATA Host/Device IP Core HDD や SSD などのストレージを使用した システム開発に最適な FPGA 向けIntelliProp 社製 SATA IP Core IntelliProp 社製 SATA Host / Device IP Coreは SATA Revision 3.0 Specificationに準拠しており 1.5Gbps 3.0Gbps 6.0Gbpsに対応しています

More information

PCI マルチファンクションデータ収集カードおよび 6U CompactPCI 高速デジタイザのシステム構成例 PCI バスを使用してデータ収集 PCI バスを持った PC + Acqiris 社高速デジタイザまたは Advantech 社マルチファンクションデータ収集カード PCIバスを拡張してデ

PCI マルチファンクションデータ収集カードおよび 6U CompactPCI 高速デジタイザのシステム構成例 PCI バスを使用してデータ収集 PCI バスを持った PC + Acqiris 社高速デジタイザまたは Advantech 社マルチファンクションデータ収集カード PCIバスを拡張してデ PCI マルチファンクションデータ収集カードおよび 6U CompactPCI 高速デジタイザのシステム構成例 PCI バスを使用してデータ収集 PCI バスを持った PC + Acqiris 社高速デジタイザまたは Advantech 社マルチファンクションデータ収集カード PCIバスを拡張してデータ収集インタフェース社 PCI-CompactPCI バスブリッジインタフェース PCIバスを持った

More information

招待論文 フルスペック 8K スーパーハイビジョン圧縮記録装置の開発 3.3 記録制御機能と記録媒体 144 Gbps の映像信号を 1/8 に圧縮した場合 18 Gbps 程度 の転送速度が要求される さらに音声データやその他のメ タデータを同時に記録すると 記録再生には 20 Gbps 程度 の転送性能が必要となる また 記録媒体は記録装置から 着脱して持ち運ぶため 不慮の落下などにも耐性のあるこ

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション Camera inspection -IF -IF Jig SerDes FPDLinkⅢ GMSL GVIF V-by-One HDMI solution 1080P-60fps 720P-60fps Computer-Graphics 1 株式会社ネットビジョン 目 次 ネットビジョン会社案内 SV シリーズ応用分野 SV シリーズポートフォリオ SVM シリーズ SVO シリーズ SVI シリーズ

More information

AN 611:3G-SDI レベルB とデュアル・リンクHD-SDI(SMPTE372)リファレンス・デザインのマッピング

AN 611:3G-SDI レベルB とデュアル・リンクHD-SDI(SMPTE372)リファレンス・デザインのマッピング AN-611-1.0 この資料は英語版を翻訳したもので 内容に相違が生じる場合には原文を優先します こちらの日本語版は参考用としてご利用ください 設計の際には 最新の英語版で内容をご確認ください このリファレンス デザインは Altera SDI MegaCore ファンクションおよびオーディオ ビデオ開発キット Stratix IV GX エディションを使用して 3 ギガビット / 秒のシリアル

More information

索引

索引 INDEX 数字 10 GE PLIM 物理特性 5-17 10-GE PLIM 5-16 前面パネル ( 図 ) 5-17 A AC Delta 電源シェルフ 配線 ( 図 ) 2-20 AC Wye 電源シェルフ 2-20 配線 ( 図 ) 2-21 AC および DC 固定構成電源システム 2-10, 2-14 AC 整流 LED( 表 ) 2-23 状態 2-22 図 2-22 説明 2-21

More information

0.45m1.00m 1.00m 1.00m 0.33m 0.33m 0.33m 0.45m 1.00m 2

0.45m1.00m 1.00m 1.00m 0.33m 0.33m 0.33m 0.45m 1.00m 2 24 11 10 24 12 10 30 1 0.45m1.00m 1.00m 1.00m 0.33m 0.33m 0.33m 0.45m 1.00m 2 23% 29% 71% 67% 6% 4% n=1525 n=1137 6% +6% -4% -2% 21% 30% 5% 35% 6% 6% 11% 40% 37% 36 172 166 371 213 226 177 54 382 704 216

More information

10 117 5 1 121841 4 15 12 7 27 12 6 31856 8 21 1983-2 - 321899 12 21656 2 45 9 2 131816 4 91812 11 20 1887 461971 11 3 2 161703 11 13 98 3 16201700-3 - 2 35 6 7 8 9 12 13 12 481973 12 2 571982 161703 11

More information

デジタル回路入門

デジタル回路入門 Open-It FPGA トレーニングコース ( 初級編 ) 第 9 版 2. 組み合わせ回路入門 2.4. 実習 FPGA への実装 2013 年 5 月 10 日修正 まずは動かしてみましょう!! 詳細内容は明日説明します Open-It FPGA トレーニングコース ( 初級 ) 2 FPGA への実装方法 HDL コード Synthesize 論理合成 4 つの要素へ変換 最適化 ISE Implementation

More information

新入_本文.smd

新入_本文.smd 52 28 220 28 4 1 017-777-1511 2 2 8 2 9 8 9 47.2% 12.8% 11.5% 6.0% 4 2 (49.6%)(13.0%) (14.7%) (7.4%)(8.4%) (52.3%)(9.1%) (11.4%) (10.0%) 33.0% 23.4% 15.6% 9.6% (26.0%) (18.3%) (46.5%) (30.0%) (20.0%) 2

More information

イーサネットPHYトランシーバ (Rev. A)

イーサネットPHYトランシーバ (Rev. A) PHY www.tij.co.jp/ethernet 2016 テキサス インスツルメンツでは 信頼性が高く堅牢な 10/100/1000イーサネット PHYトランシーバを提供しています 10/100 PHYから 産業用市場向けに設計された初のギガビット イーサネット P H Y まで 高精度な各種標準に準拠しながら 最小のデターミニスティック ( 確定的 ) レイテンシを実現し ノイズ放射や基板上の他の部品への干渉を低減しています

More information

(最終)Xena_M1QFP28SFP28_

(最終)Xena_M1QFP28SFP28_ Xena M1QFP28SFP28 M1QFP28SFP28 は 5 種の異なる Ethernet ネットワーク (100G/50G/40G/25G/10GE) を提供する汎用性の高いテストソリューションです このユニークなモジュールにより 異なる物理トランシーバーケージとフォームファクターの間をダイナミックに選択できます 本モジュールは QSFP28/QSFP+ ケージを 1 つ SFP28/SFP+

More information

Microsoft Word - dg_sata_ip_refdesign_host_jp.doc

Microsoft Word - dg_sata_ip_refdesign_host_jp.doc SATA-IP ホスト向けリファレンス デザイン説明書 Rev1.4 2009/06/05 このドキュメントは Xilinx 製 ML506/505 評価ボードで動作する SATA-IP ホスト向けのリファレンス デザインに関して説明したものです 1. SATA についてシリアル ATA (SATA) は従来のパラレル ATA(PATA) に替わる革新的なストレージ インターフェイスです また 最新の

More information