untitled

Size: px

Start display at page:

Download "untitled"

みさきぜんじゅう
4 years ago
Views:

1 JST

3 (SiC - Buried Gate Static Induction Transistor: SiC-BGSIT) SOURCE GATE N source layer p + n p + n p + n p+ n drift layer n + substrate DRAIN

4 SiC-BGSIT (mωcm 2 ) Si limit Infineon Infineon SiCED Purdue SiCED Semi South SiCED Cree Cree SiCED Cree SiCED Semi South Semi South Rutgers Si-SJMOSFET Si-IGBT GaN-HEMT SJ-MOSFET Infineon Si-IGBT Purdue /Cree Cree SiCED SiCED Cree SiC-MOSFET SiC-JFET/SIT Infineon ABB Rutgers Cree Cree Cree /Cree SiC limit GaN limit SiC-IGBT/SEJFET SiC-GTO 0.2k 1k 3k (V) 6k 10k 20k

5 SiC-BGSIT (1)Epitaxial growth of p + layer for gates P+ n n+ Sub (2)Channel definition with ICP etching P+ P+ n n+ Sub (3)Channel formation with epitaxial refilling P+ n P+ n n+ Sub (4)Source n + formation with implantation P+ n P+ n n+ Sub n+ (5)Formation of the electrodes Al/Ni n+ P+ n P+ n n+ Sub Ni

SiC-BGSIT Half Channel width b (m) 0.7 0.5 0.

6 SiC-BGSIT Half Channel width b (m) x j =1m 3m SiC-BGSIT x j P+ a source n-ch. (N ch ) b P+ n + Channel doping N ch (cm -3 ) [1]K. Yamaguchi at al., IEEE Trans Electron Dev. Vol.ED24,pp ,1977.

7 SiC-BGSIT 10 Drain current [A] V G = 0~2.5V step 0.5V Drain voltage [V] Drain current [A] 5m 4m 3m 2m 1m 0 ~ -6 V step -2 V Drain voltage [V] 100ns/div 100ns/div 100V/div V DS V DS 100V/div / mcm V 80 ns 40 ns 25C I DS 1A/div 1A/div I DS V GS 150C 200C 10V/div 200C 150C 25C V GS 10V/div Si-IGBT

8 SiC-BGSIT

9 SiC-BGSIT

10 p n + SiC-BGSIT SiC-MOSFET MOS n + n + p n n + p+ p+ p+ p+ p+ p+ p+ SiC-BGSIT n n +

11 SiC-BGSIT M M M M

12 SiC-BGSIT Pulse width Gas Source 2.5V t -15V v in R g n channel P + P + n-drift region n + sub 2b 300V drain Solder Cu

13 産業技術総合研究所山梨大学大学院医学工学総合研究部 SiC-BGSITの負荷短絡波形実測ターンオフ成功ターンオフ失敗ターンオフターンオフ短絡パルス幅tw 短絡パルス幅tw VDS (V) ID (A) IG (A) VDS VDS ID ID IG IG 誤動作 tw=31μs tw=33μs ドレイン電流は短絡初期において定格電流の１０倍のピークを持ちその後急激に減少する熱暴走の抑制に効果的である

14 I p P+ P+ P+ Ws 2b N N+ V DS Max. short-circuit energy density E sc,max (J/cm 2 ) b=0.5m b=0.4m t max I p E sc,max Max.pulse width t w, max () Peak drain current I p (A) i D t Source length W s (m) t max E sc,max = t max v 0 ds i d dt

15 産業技術総合研究所山梨大学大学院医学工学総合研究部負荷短絡動作のシミュレーション格子温度の経時変化電子の移動度の経時変化 Ni Al G P+ N+ D Gas Lattice temperature (K) G P+ N-drift region Electron mobility (cm2/vs) S N+ Y-distance (μm) 短絡初期(@t=40ns)でソース領域及びドリフト領域の一部の移動度が高い t 5μsではソースチャネルドリフトの全領域で移動度が低いドレイン電流の急激な減少の原因ハンダ SiC chip 20μs 25μs 30μs 15μs 10μs 5μs 40ns Y-distance (μm) t 5μsでは格子温度はSiCチップ表面付近でピークを持ちピーク温度は1000K以上である

16 source n + P + P + source n + P + P +

17 R on S Peak current density J P (A/cm 2 ) J P E s Half channel width b (m) J P E s Short circuit energy density E sc,max (J/cm 2 ) R on S(mcm 2 ) R on S measured simulation Half channel width b (m)

18 (V) I P (A) Tw (s) E SC (J/cm 2 ) ( 600V ECSCRM IGBT 1200V IGBT2 600V IEEE Trans ED, ED-34,p351, 1987 IEEE Trans ED,43,p490, 1996 IGBT3 600V ISPSD 93,p35,1993 IGBT4 1200V IGBT5 1200V 800 (400) 20 7~ ISPSD 02,p281, (~1000) ISPSD 02,p277,2002 Tw:

19 SiC-BGSIT U V W

23 University Industry Administration

600 V系スーパージャンクションパワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析

600 V系スーパージャンクションパワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析 [17.7 White Paper] 6 V 系スーパージャンクションパワー MOSFET TO-247-4L パッケージのシミュレーションによる解析 MOSFET チップの高速スイッチング性能をより引き出すことができる 4 ピン新パッケージ TO-247-4L 背景耐圧が 6V 以上の High Voltage(HV) パワー半導体ではオン抵抗と耐圧のトレードオフの改善を行うためスーパージャンクション