6

Transcription

1 Stellaris LM3S9B96 Microcontroller 8 章 マイクロ ダイレクト メモリ アクセス(μDMA) JAJU136 SPMS182D 翻 訳 版 (8 章 ) 最 新 の 英 語 版 : この 資 料 は Texas Instruments Incorporated(TI)が 英 文 で 記 述 した 資 料 を 皆 様 のご 理 解 の 一 助 として 頂 くために 日 本 テキサ ス インスツルメンツ( 日 本 TI)が 英 文 から 和 文 へ 翻 訳 して 作 成 したものです 資 料 によっては 正 規 英 語 版 資 料 の 更 新 に 対 応 して いないものがあります 日 本 TI による 和 文 資 料 は あくまでも TI 正 規 英 語 版 をご 理 解 頂 くための 補 助 的 参 考 資 料 としてご 使 用 下 さい 製 品 のご 検 討 およびご 採 用 にあたりましては 必 ず 正 規 英 語 版 の 最 新 資 料 をご 確 認 下 さい TI および 日 本 TI は 正 規 英 語 版 にて 更 新 の 情 報 を 提 供 しているにもかかわらず 更 新 以 前 の 情 報 に 基 づいて 発 生 した 問 題 や 障 害 等 につきましては 如 何 なる 責 任 も 負 いません

2 JAJU136 8 マイクロ ダイレクト メモリ アクセス (μdma) LM3S9B96 は マイクロ DMA (μdma)コントローラを 内 蔵 しています μdma コントローラにより Cortex-M3 プロセッ サによるデータ 転 送 の 負 荷 を 軽 減 することができますので プロセッサの 効 率 が 上 がり バス 帯 域 幅 を 有 効 活 用 でき ます μdma コントローラは メモリ-ペリフェラル 間 の 転 送 を 実 行 します μdma コントローラには これをサポート する 各 オンチップ モジュール 用 の 専 用 チャネルがあり ペリフェラルがデータを 転 送 できるようになった 時 点 で ペリ フェラル-メモリ 間 の 転 送 を 自 動 的 に 実 行 するようにプログラムすることが 可 能 です μdma コントローラの 機 能 を 以 下 に 示 します ARM PrimeCell 32 チャネル μdma コントローラ 次 のような 複 数 の 転 送 モードで メモリ-メモリ 間 メモリ-ペリフェラル 間 ペリフェラル-メモリ 間 の 転 送 を サポート ベーシック 転 送 ピンポンによる 連 続 データ 転 送 転 送 リストにより 分 散 されたデータを 一 つの 転 送 リクエストで 転 送 可 能 なスキャッタ ギャザー 転 送 柔 軟 性 が 高 い 設 定 値 が 可 変 なチャネル 動 作 チャネルごとの 個 別 設 定 と 個 別 動 作 オンチップ ペリフェラル(GPタイマ USB UART Ethernet ADC EPI SSI I 2 S) 用 の 専 用 チャネル プライマリおよびセカンダリチャネルの 選 択 シリアル モジュールでは 受 信 用 と 送 信 用 に 独 立 したチャネルをサポート ソフトウェアによる DMA 起 動 用 の 専 用 チャネル チャネルごとに 設 定 可 能 なバス アービトレーション スキーム ペリフェラル 用 のチャネルに 対 してもソフトウェアによる DMA 起 動 が 可 能 優 先 順 位 の 設 定 μdma コントローラ-プロセッサ 間 のバス アクセス パフォーマンス 向 上 のための 最 適 化 設 計 μdma コントローラのアクセス 権 は プロセッサより 下 位 RAM のストライピング ペリフェラル バスのセグメンテーション 8ビット 16ビット 32ビットのデータ サイズ 転 送 サイズは 1~1024 ソースアドレスとディスティネーションアドレスのインクリメント サイズは バイト 単 位 ハーフワード 単 位 ワード 単 位 または 固 定 ) ペリフェラルからの 転 送 リクエストはマスク 可 能 チャネルごとに 独 立 した 転 送 完 了 割 り 込 み 8.1 ブロック 図 図 8-1. μdma のブロック 図 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 8 章 翻 訳 版

3 8.2 機 能 説 明 μdma コントローラは フレキシブルな 設 定 が 可 能 であり Cortex-M3 プロセッサ コアとともに 効 率 的 に 動 作 するよう に 設 計 されています μdma コントローラは 複 数 のデータ サイズ アドレス インクリメント DMA チャネル 間 の 複 数 の 優 先 度 レベル いくつかの 転 送 モードをサポートしており 高 度 なデータ 転 送 を 行 うことが 可 能 です μdma コント ローラのバス 使 用 権 は 常 にプロセッサ コアよりも 下 位 となるため プロセッサによるバス トランザクションを μdma コントローラが 停 止 することはありません μdma コントローラは アイドル 状 態 のバス サイクルを 使 用 するため データ 転 送 の 帯 域 は 原 則 的 にフリーであり システムの 他 の 部 分 に 影 響 を 与 えません バス アーキテクチャの 最 適 化 により プロセッサと μdma コントローラの 機 能 が 大 幅 に 強 化 され オンチップ バスを 効 率 的 に 共 有 し パフォーマンスを 向 上 させることが 可 能 になりました この 最 適 化 には RAM のストライピングとペリフェラル バスのセグメンテーションも 含 まれています この 2 つの 最 適 化 により 多 くの 場 合 において プロセッサと μdma コントローラの 両 方 がバスにアクセスして 同 時 データ 転 送 を 実 行 することが 可 能 になります μdma コントローラは オンチップの SRAM との 間 でデータを 転 送 することができます ただし Flash メモリと ROM は 別 の 内 部 バス 上 にあるため μdma コントローラを 使 用 して Flash メモリまたは ROM からデータを 転 送 することはで きません μdma コントローラは DMA 転 送 をサポートしているペリフェラルごとに 設 定 が 可 能 な 専 用 チャネルをサポートして います μdma コントローラは ソフトウェアによってあらかじめシステム メモリ 内 に 作 成 したチャネル 制 御 構 造 体 を 使 用 します 単 一 の 転 送 以 外 にも メモリ 内 に 複 数 のチャネル 制 御 構 造 体 から 構 成 される 転 送 情 報 のリストを 作 成 し て μdma コントローラが 複 数 のロケーションにあるデータ 群 の μdma 転 送 をシングル 転 送 リクエストで 実 行 すること も 可 能 です μdma コントローラはまた ペリフェラルとの 間 でのデータ ストリーミングを 連 続 的 に 行 うことが 可 能 とな るピンポン モードもサポートしています 2

4 各 チャネルにはアービトレーション 数 を 設 定 可 能 です アービトレーション 数 は μdma コントローラが 転 送 を 実 行 す る μdma チャネルを 決 定 するアービトレーションを 行 う 単 位 のことであり アービトレーション 数 分 の μdma 転 送 が 完 了 後 μdma コントローラは アービトレーションを 行 います アービトレーション 数 を 用 いることにより ペリフェラル が μdma リクエストを 生 成 するごとに ペリフェラルとの 間 で 転 送 されるデータ 数 を 正 確 に 制 御 することが 可 能 になり ます チャネルの 割 り 当 て μdma コントローラのチャネル 0~31 とペリフェラルの 割 り 当 て 表 を 以 下 の 表 に 示 します DMA チャネル 割 り 当 て (DMACHASGN)レジスタに プライマリ ペリフェラルまたはセカンダリ ペリフェラルを 設 定 します プライマリ ペリ フェラルがない 場 合 は セカンダリ ペリフェラルがプライマリ ペリフェラルとなります また セカンダリ ペリフェラル がない 場 合 は プライマリ ペリフェラルのみが 唯 一 のオプションとなります 注 : 表 中 で ソフトウェア リクエスト 可 とコメントされているチャネルは 将 来 ペリフェラルに 割 り 当 てられることがあり ます ただし 現 時 点 では それらのチャネルはソフトウェア リクエスト 用 のチャネルとして 利 用 できます また チャネル 30 はソフトウェア リクエスト 専 用 です チャネル0~3に 割 り 当 てられたUSBエンドポイントは USBDMASEL レジスタにより 変 更 可 能 です * マークがついたチャネルを DMASWREQ レジスタによりソフトウェア リクエストで 起 動 する 場 合 でも その チャネルは DMAENASET レジスタにより 有 効 にして 下 さい 表 8-1.μDMA チャネルの 割 り 当 て μdma チャネル プライマリペリフェラル セカンダリペリフェラル 0 USB エンドポイント 1 受 信 UART2 受 信 * 1 USB エンドポイント 1 送 信 UART2 送 信 * 2 USB エンドポイント 2 受 信 汎 用 タイマ 3A* 3 USB エンドポイント 2 送 信 汎 用 タイマ 3B* 4 USB エンドポイント 3 受 信 汎 用 タイマ 2A* 5 USB エンドポイント 3 送 信 汎 用 タイマ 2B* 6 Ethernet 受 信 汎 用 タイマ 2A* 7 Ethernet 送 信 汎 用 タイマ 2B* 8 UART0 受 信 UART1 受 信 9 UART0 送 信 UART1 送 信 10 SSI0 受 信 SSI1 受 信 11 SSI0 送 信 SSI1 送 信 12 ソフトウェア リクエスト 可 UART2 受 信 * 13 ソフトウェア リクエスト 可 UART2 送 信 * 14 ADC0 サンプル シーケンサ 0 汎 用 タイマ 2A* 15 ADC0 サンプル シーケンサ 1 汎 用 タイマ 2B* 16 ADC0 サンプル シーケンサ 2 ソフトウェア リクエスト 可 3

5 17 ADC0 サンプル シーケンサ 3 ソフトウェア リクエスト 可 18 汎 用 タイマ 0A 汎 用 タイマ 1A* 19 汎 用 タイマ 0B 汎 用 タイマ 1B* 20 汎 用 タイマ 1A EPI0 NBRFIFO* 21 汎 用 タイマ 1B EPI0 WFIFO* 22 UART1 受 信 ソフトウェア リクエスト 可 23 UART1 送 信 ソフトウェア リクエスト 可 24 SSI1 受 信 ADC1 サンプル シーケンサ 0* 25 SSI1 送 信 ADC1 サンプル シーケンサ 1* 26 ソフトウェア リクエスト 可 ADC1 サンプル シーケンサ 2* 27 ソフトウェア リクエスト 可 ADC1 サンプル シーケンサ 3* 28 I 2 S0 受 信 ソフトウェア リクエスト 可 29 I 2 S0 送 信 ソフトウェア リクエスト 可 30 ソフトウェア リクエスト 専 用 31 予 約 優 先 順 位 μdma コントローラは チャネル 番 号 とチャネルの 優 先 度 レベル ビットに 従 い 各 チャネルに 優 先 順 位 を 割 り 当 てま す チャネル 0 の 優 先 度 が 最 も 高 く チャネル 番 号 が 大 きくなるほどチャネルの 優 先 度 は 下 がります 各 チャネルに は 優 先 度 レベル ビットがあり デフォルト 優 先 度 と 高 優 先 度 の 2 つの 優 先 度 レベルがあります 優 先 度 レベル ビット が 1 にセットされると そのチャネルの 優 先 度 は 他 のすべてのデフォルト 優 先 度 のチャネルよりも 高 くなります 複 数 のチャネルが 高 優 先 度 にセットされた 場 合 は 高 優 先 度 チャネル 間 の 優 先 順 位 はチャネル 番 号 により 決 定 され ます チャネルの 優 先 度 は DMA チャネル 優 先 度 セット(DMAPRIOSET)レジスタおよび DMA チャネル 優 先 度 クリア (DMAPRIOCLR)レジスタの 該 当 するビットを 1 にセットまたは 0 にクリアすることにより 設 定 します アービトレーション 数 μdma リクエストが 発 生 すると μdma コントローラは DMA 転 送 をリクエストしているすべてのチャネル 間 のアービト レーションを 行 い 最 も 優 先 度 の 高 い μdma チャネルを 起 動 します DMA 転 送 が 一 旦 始 まると アービトレーション 数 として 設 定 した 転 送 数 分 の DMA 転 送 を 実 行 した 後 再 度 DMA 転 送 をリクエストしているチャネル 間 のアービト レーションを 行 います アービトレーション 数 は チャネルごとに 1~1024 の 範 囲 で 設 定 します 低 優 先 度 の μdma チャネルに 大 きな 値 のアービトレーション 数 を 設 定 すると μdma コントローラは 低 優 先 度 の DMA 転 送 を 完 了 した 後 アービトレーションを 実 行 するため 高 優 先 度 チャネルの 待 ち 時 間 が 長 くなります したがっ て 高 優 先 度 チャネルでの 応 答 を 良 くするためには 低 優 先 度 のチャネルに 大 きな 値 のアービトレーション 数 を 設 定 しないようにしてください また アービトレーション 数 は バースト サイズとみなすこともでき バーストリクエストで 一 度 に 転 送 されるデータ 数 の 最 大 値 となります ここで アービトレーションという 言 葉 が 意 味 することは バス 権 に 対 するアービトレーションで 4

6 はなく μdma チャネルの 優 先 度 の 決 定 です μdma コントローラがバス 権 のアービトレーションを 行 った 場 合 優 先 権 を 得 るのは 常 にプロセッサとなります さらに プロセッサが 同 じバス 上 でバス トランザクションを 実 行 する 必 要 が ある 場 合 は バースト 転 送 の 途 中 であっても μdma コントローラは 常 に 後 回 しになります リクエストの 種 類 μdma コントローラは ペリフェラルが 生 成 するシングルリクエストとバーストリクエストの 2 つのリクエストに 対 応 しま す 各 ペリフェラルは 一 方 または 両 方 をサポートします シングルリクエストは ペリフェラルがひとつのデータの 転 送 が 準 備 できたことを 意 味 し バーストリクエストは ペリフェラルが 複 数 のデータの 転 送 が 準 備 できたことを 意 味 し ます μdma コントローラの 応 答 は ペリフェラルが 生 成 しているリクエストの 種 類 によって 異 なります 両 方 のリクエストが アサートされた 場 合 および μdma チャネルがバースト 転 送 用 に 設 定 されている 場 合 は バーストリクエストの 方 が 優 先 されます 各 ペリフェラルがサポートするリクエストの 種 類 を 表 8-2 に 示 します 表 8-2. 各 ペリフェラルがサポートするリクエストの 種 類 ペリフェラル シングルリクエスト 信 号 バーストリクエスト 信 号 USB TX なし FIFO TXRDY USB RX なし FIFO RXRDY Ethernet TX TX FIFO が 空 なし Ethernet RX RX パケット 受 信 なし UART TX TX FIFO が 満 杯 ではない TX FIFO レベル ( 変 更 可 能 ) UART RX RX FIFO が 空 ではない RX FIFO レベル ( 変 更 可 能 ) SSI TX TX FIFO が 満 杯 ではない TX FIFO レベル (4 に 固 定 ) SSI RX RX FIFO が 空 ではない RX FIFO レベル (4 に 固 定 ) ADC なし シーケンサ IE ビット 汎 用 タイマ なし ロウ 割 り 込 みパルス I 2 S TX なし FIFO サービスリクエスト I 2 S RX なし FIFO サービスリクエスト EPI WFIFO なし WFIFO レベル ( 変 更 可 能 ) EPI NBRFIFO なし NBRFIFO レベル ( 変 更 可 能 ) シングルリクエスト シングルリクエストが 検 出 され かつバーストリクエストが 検 出 されない 場 合 は μdma コントローラはデータをひとつ 転 送 した 後 に 停 止 し 次 のリクエストを 待 ちます バーストリクエスト バーストリクエストが 検 出 されると μdma コントローラはアービトレーション 数 か 残 りの 転 送 数 のうち 少 ない 方 の 数 分 の DMA 転 送 を 実 行 します 従 って バーストリクエストを 生 成 する 際 には アービトレーション 数 を ペリフェラルが サポートしているデータ 数 と 等 しくしてください 例 えば UART は FIFO のトリガ レベルに 基 づいてバーストリクエス トを 生 成 します この 場 合 はアービトレーション 数 を トリガ レベルに 達 した 時 点 で FIFO が 転 送 可 能 なデータ 量 に 設 5

7 定 する 必 要 があります 一 度 バースト 転 送 が 開 始 すると 優 先 度 の 高 いチャネルのリクエストが 発 生 しても その 転 送 が 完 了 するまで 割 り 込 むことはできません また バースト 転 送 は 同 じ 数 のシングル 転 送 よりも 短 い 時 間 で 完 了 します DMA 転 送 によってはバースト 転 送 のみを 使 用 し シングル 転 送 は 使 用 しない 場 合 が 望 ましいケースがあります 例 えば データの 性 質 上 一 度 に 1 個 ずつ 転 送 するより 一 度 にひとまとまりの 単 位 として 転 送 しないと 意 味 がないとい う 場 合 もあります シングルリクエストは DMA チャネル バーストセット(DMAUSEBURSTSET) レジスタによりディ セーブルにできます このレジスタの 該 当 するチャネルのビットを 1 にセットすると μdma コントローラはそのチャネ ルについてはバーストリクエストのみに 対 応 します チャネル 設 定 情 報 μdma コントローラでは システム メモリの 一 部 の 領 域 に チャネル 制 御 構 造 体 のセットをテーブルとして 配 置 します 制 御 テーブルは 各 μdma チャネルに 対 して 1 つまたは 2 つのエントリを 持 っています チャネル 制 御 構 造 体 内 の 各 メンバには ソース エンドポインタ ディスティネーション エンドポインタ 転 送 数 および 転 送 モードがあります 制 御 テーブルは システム メモリ 内 の 任 意 の 場 所 に 置 くことができますが 連 続 している 必 要 があり また 1024 バイト 境 界 に 配 置 して 下 さい 表 8-3 に チャネル 制 御 テーブルのメモリ 内 のレイアウトを 示 します 各 チャネルは 1 つまたは 2 つのチャネル 制 御 構 造 体 すなわちプライマリ チャネル 制 御 構 造 体 およびオルタネート チャネル 制 御 構 造 体 をテーブル 内 に 持 つこ とができます テーブルの 前 半 には すべてのプライマリ チャネル 制 御 構 造 体 を テーブルの 後 半 にはすべてのオ ルタネート チャネル 制 御 構 造 体 を 配 置 します プライマリ チャネル 制 御 構 造 体 は 転 送 が 完 了 するごとに 各 転 送 の 再 設 定 と 再 開 を 行 うシンプルな DMA 転 送 に 使 用 されます この 場 合 オルタネート チャネル 制 御 構 造 体 は 使 用 され ないため テーブルの 前 半 のみをメモリに 割 り 当 てる 必 要 があり 後 半 の 制 御 テーブルは 不 要 ですので そのメモリ を 別 の 用 途 にあてることが 可 能 です ピンポンやスキャッタ ギャザー 等 の 複 雑 な 転 送 モードを 使 用 する 場 合 は オ ルタネート チャネル 制 御 構 造 体 も 使 用 されるため テーブル 全 体 用 をメモリ 空 間 に 割 り 当 てる 必 要 があります 制 御 テーブル 内 の 未 使 用 のメモリは 他 のアプリケーション ソフトウェアで 使 用 できます これには アプリケーショ ンに 使 用 されていないチャネルのチャネル 制 御 構 造 体 と 各 チャネル 用 の 未 使 用 の 制 御 ワードも 含 まれます 表 8-3. 制 御 テーブルのメモリ マップ オフセット チャネル 0x0 プライマリ チャネル 0 0x10 プライマリ チャネル x1F0 プライマリ チャネル 31 0x200 オルタネート チャネル 0 0x210 オルタネート チャネル x3F0 オルタネート チャネル 31 6

8 表 8-4 に 制 御 テーブル 内 のそれぞれのチャネル 制 御 構 造 体 のエントリを 示 します 各 エントリは 16 バイト 単 位 で す エントリには ソース エンドポインタ ディスティネーション エンドポインタ 制 御 ワード 未 使 用 エントリの 4 つの ロングワードデータが 入 っています 各 エンド ポインタは DMA 転 送 の 最 後 のアドレスです ソースまたはディスティ ネーションが ペリフェラル レジスタのように 非 インクリメント(アドレス 固 定 )の 場 合 は ポインタはそのアドレスにし て 下 さい 表 8-4. チャネル 制 御 構 造 体 オフセット 0x000 0x004 0x008 0x00C 説 明 ソース エンド ポインタ ディスティネーション エンド ポインタ 制 御 ワード 未 使 用 制 御 ワードは 次 のようなで 構 成 されます ソースおよびディスティネーションのデータ サイズ ソースおよびディスティネーションのアドレスのインクリメント サイズ バス アービトレーション 数 転 送 するデータ 総 数 バースト 使 用 フラグ 転 送 モード 制 御 ワードと 各 については 7.5 μdma チャネル 制 御 構 造 体 で 詳 細 に 説 明 されています 転 送 が 実 行 されるたびに μdma コントローラは 転 送 サイズ と 転 送 モード を 更 新 します 転 送 が 終 了 すると 転 送 数 が 0 となり 転 送 モードはストップモードになります 制 御 ワードは μdma コントローラによって 更 新 されるた め 新 規 転 送 の 前 には 再 設 定 する 必 要 があります また ソースエンド ポインタとディスティネーション エンド ポイ ンタは 更 新 されません 転 送 を 開 始 する 前 に DMA チャネル イネーブル セット(DMAENASET) レジスタの 該 当 するビットを 1 にセットして μdma チャネルをイネーブルにして 下 さい DMA チャネル イネーブル クリア (DMAENACLR) レジスタのチャネ ル ビットを 1 にセットすると チャネルをディセーブルにします すべての μdma 転 送 が 終 了 すると μdma コント ローラが 自 動 的 にチャネルをディセーブルにします 転 送 モード μdma コントローラは 複 数 の 転 送 モードをサポートします そのうち 2 つのモードは 1 回 のみの 転 送 モードです 他 のモードでは 連 続 的 なデータのフロー 転 送 をサポートします ストップモード ストップモードは 実 際 の 転 送 モードではありませんが 制 御 ワード 内 のモード の 有 効 な 値 です モード がストップモードのとき μdma コントローラは 転 送 を 実 行 しません 転 送 の 終 了 時 には μdma コントロー ラは 制 御 ワードを 更 新 して 転 送 モードをストップモードに 設 定 します 7

9 ベーシックモード ベーシックモードでは 転 送 するデータがあり また 転 送 リクエストを 受 信 すると μdma コントローラは DMA 転 送 を 実 行 します このモードは データ 転 送 の 準 備 ができると μdma のリクエスト 信 号 を 生 成 するペリフェラルで 使 用 しま す 転 送 全 体 を 完 了 する 必 要 があっても 転 送 リクエストが 1 回 しか 発 生 しない 場 合 は ベーシックモードは 使 用 できま せん 例 えば ソフトウェア リクエストでは 1 回 のみ 転 送 リクエストを 生 成 しますが ベーシックモードではそのリクエ ストに 対 して DMA チャネルコントロールワード(DMACHCTL)レジスタの ARBSIZE に 設 定 されたアービト レーション 数 のみ 転 送 され それ 以 上 に 残 っているデータは 転 送 されません ベーシックモードによりデータが 転 送 されると μdma コントローラはそのチャネルの 転 送 モードをストップモードに 設 定 します オートモード オートモードは 基 本 的 にはベーシックモードと 同 じですが 一 度 転 送 リクエストを 受 信 すると 転 送 リクエストがなく なっても すべてのデータを 転 送 するまで DMA が 実 行 されるという 点 が 異 なります このモードは ソフトウェア リク エストによる 転 送 で 使 用 します このため オートモードは ペリフェラルからのリクエストには 使 用 しないでください すべてのデータがオートモードにより 転 送 されると μdma コントローラはそのチャネルの 転 送 モードをストップモード に 設 定 します ピンポン(Ping-Pong)モード ピンポン モードでは ペリフェラルとの 連 続 的 なデータ フローが 可 能 であり プライマリ チャネル 制 御 構 造 体 とオル タネート チャネル 制 御 構 造 体 を 使 用 します どちらのチャネル 構 造 体 も メモリ-ペリフェラル 間 のデータ 転 送 用 に 設 定 します DMA 転 送 はプライマリ チャネル 制 御 構 造 体 の 情 報 に 従 って 開 始 されます プライマリ チャネル 制 御 構 造 体 による 転 送 が 完 了 すると μdma コントローラはそのチャネルのオルタネート チャネル 制 御 構 造 体 を 読 み 出 して 転 送 を 継 続 します 転 送 が 完 了 するたびに 割 り 込 みが 生 成 されるので プロセッサは 転 送 が 完 了 したチャネルのチャ ネル 制 御 構 造 体 を 再 設 定 できます このように プライマリ チャネル 制 御 構 造 体 とオルタネート チャネル 制 御 構 造 体 を 切 り 替 えることにより ペリフェラルとのデータフローを 無 限 に 実 行 することができます ピンポン モードの 動 作 例 を 図 8-2 に 示 します 図 8-2. ピンポン モードの μdma 動 作 例 8

10 メモリ スキャッタ ギャザー(Memory Scatter-Gather) モード メモリ スキャッタ ギャザー モードは メモリ バッファ 内 の 連 続 したロケーションではなく メモリ 内 の 様 々なロケー ション 間 でデータを 転 送 する 場 合 に 使 用 するモードです 例 えば 通 信 プロトコルにおいて 複 数 のパケットのペイ ロードを 選 択 的 に 読 み 出 して メモリ バッファ 内 の 連 続 したロケーションにまとめることができます メモリ スキャッタ ギャザー モードでは プライマリ チャネル 制 御 構 造 体 を 使 用 して メモリ 内 の 制 御 テーブルから オルタネート チャネル 制 御 構 造 体 をロードします ソフトウェアは あらかじめ 個 々の DMA 転 送 用 のソース エン ド ポインタ ディスティネーションエンド ポインタ および 制 御 ワードから 構 成 されるチャネル 制 御 構 造 体 のタスク リ ストを 作 成 します 各 制 御 ワードの 動 作 モードは スキャッタ ギャザー モードに 設 定 して 下 さい タスクリスト 内 の 各 9

11 タスクの 情 報 は 実 行 されるときにオルタネート チャネル 構 造 体 に 順 にロードされます このロードにはプライマリ チャネル 制 御 構 造 体 が 使 用 され その 後 新 しい 転 送 が 実 行 されます 最 後 のタスクのチャネル 制 御 構 造 体 では 制 御 ワードにベーシックモードを 設 定 して 下 さい ベーシックモードで 最 後 の 転 送 が 実 行 されると μdma コントローラ が 停 止 します 転 送 完 了 割 り 込 みは 最 後 の 転 送 の 後 に 生 成 されます 最 後 の DMA 転 送 で プライマリ チャネル 制 御 構 造 体 をコピーしてタスク リストの 最 初 のタスク(または 新 しいタスクリスト)をロードすることで DMA 転 送 を ループさせることも 可 能 です この 処 理 は 他 の DMA チャネルにより 実 行 することも 可 能 です 例 えば 別 のチャネ ルへのソフトウェア リクエストの 生 成 や ペリフェラルからの μdma リクエストの 生 成 により 実 行 します この 方 法 により 不 連 続 なデータの 転 送 を 一 つの μdma リクエストによって 実 行 することが 可 能 です 図 8-3 と 図 8-4 に メモリ スキャッタ ギャザー モードの 動 作 例 を 示 します この 例 ではギャザー 動 作 を 示 しており この 動 作 ではメモリ 内 の 3 つの 別 個 のバッファをひとつのバッファに 転 送 してひとかたまりのデータにまとめます 図 8-3 には メモリ 内 の 別 々のロケーションから 3 つの 転 送 を 実 行 するためのタスク リストを 示 しています また この 動 作 に 使 用 するチャネルのプライマリ チャネル 制 御 構 造 体 を タスク リストからオルタネート チャネル 制 御 構 造 体 へロードするよう 設 定 します 図 8-4 に μdma コントローラが 3 つの 転 送 動 作 を 実 行 する 時 のシーケンスを 示 します 最 初 に プライマリ チャネ ル 制 御 構 造 体 を 使 用 して μdma コントローラがタスク リストからタスク A の 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に μdma コントローラはタスク A により 指 定 された 転 送 動 作 を 実 行 し 送 信 元 のバッファ A か ら 送 信 先 のバッファへデータを 転 送 します 次 に μdmaコントローラは 再 び プライマリ チャネル 制 御 構 造 体 を 使 用 してタスク リストからタスク B をオルタネート チャネル 制 御 構 造 体 にロードし オルタネート チャネル 制 御 構 造 体 を 使 用 してタスク B を 実 行 します このプロセスは タスク C でも 繰 り 返 されます 10

12 図 8-3. メモリ スキャッタ ギャザーモードのセットアップと 構 成 注 : 1. アプリケーションは メモリ 内 の 3 つの 別 々のロケーションから ひとまとまりのバッファにデータを 転 送 する 必 要 があります 2. アプリケーションは メモリ 内 にある μdma のタスク リストをセットアップします タスク リストには 3 つの μdma 転 送 用 のチャ ネル 制 御 構 造 体 が 入 っています 3. アプリケーションは タスク リストから 各 タスクの 情 報 を 一 度 にひとつずつオルタネート チャネル 制 御 構 造 体 にロードするよう に プライマリ チャネル 制 御 構 造 体 を 設 定 します 11

13 図 8-4. メモリ スキャッタ ギャザーによる μdma 転 送 シーケンス プライマリ チャネル 制 御 構 造 体 により μdma コント ローラがタスク A の 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 により μdma コントローラが 送 信 元 のバッファ A から 送 信 先 のバッファにデータを 転 送 します プライマリ チャネル 制 御 構 造 体 により μdma コント ローラがタスク B の 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 により μdma コントローラが 送 信 元 のバッファ B から 送 信 先 のバッファにデータを 転 送 します プライマリ チャネル 制 御 構 造 体 により μdma コント ローラがタスク C の 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 により μdma コントローラが 送 信 元 のバッファ C から 送 信 先 のバッファへデータを 転 送 します 12

14 ペリフェラル スキャッタ ギャザー (Peripheral Scatter-Gather) モード ペリフェラル スキャッタ ギャザー モードは メモリ スキャッタ ギャザーと 同 じ 動 作 ですが μdma リクエストを 生 成 するペリフェラルによって 転 送 が 制 御 される 点 が 異 なります ペリフェラルからの μdma リクエストを 検 出 すると μdma コントローラはプライマリ チャネル 制 御 構 造 体 を 使 用 して タスク リストからオルタネート チャネル 制 御 構 造 体 へタスクの 情 報 をひとつロードした 後 DMA 転 送 を 実 行 します この 転 送 終 了 後 ペリフェラルが 再 び μdma リク エストを 生 成 すると 次 の DMA 転 送 が 開 始 します μdma コントローラは ペリフェラルがリクエストを 生 成 した 場 合 のみ タスク リストからのロードを 最 後 の DMA 転 送 が 完 了 するまで 継 続 して 実 行 します 転 送 完 了 割 り 込 みは 最 後 の DMA 転 送 の 後 に 生 成 されます このようにして μdma コントローラは ペリフェラルがデータ 転 送 できる 場 合 はいつでも 任 意 のロケーションから ペリフェラルとの 間 でデータを 転 送 できます 図 8-5 と 図 8-6 に ペリフェラル スキャッタ ギャザー モードの 動 作 例 を 示 します この 例 ではギャザー 動 作 を 示 して おり メモリ 内 の 3 つの 別 々のバッファからのデータがひとつのペリフェラル データ レジスタに 転 送 されます 図 8-5 に メモリ 内 の 様 々なロケーションからの 3 つの DMA 転 送 の 設 定 情 報 を 示 します この 動 作 に 使 用 されるチャネル のプライマリ チャネル 制 御 構 造 体 は タスク リストからオルタネート チャネル 制 御 構 造 体 へロードするように 設 定 し ます 図 8-6 に μdma コントローラが 3 つの DMA 転 送 を 実 行 する 場 合 のシーケンスを 示 します 最 初 に プライマリ チャ ネル 制 御 構 造 体 を 使 用 して μdma コントローラがオルタネート チャネル 制 御 構 造 体 にタスク A をロードします μdma コントローラはタスク A により 指 定 された DMA 転 送 を 実 行 し 送 信 元 のバッファ A からペリフェラル データ レジスタへデータを 転 送 します 次 に μdma コントローラは ペリフェラルからの μdma リクエストを 検 出 すると 再 び プライマリ チャネル 制 御 構 造 体 を 使 用 してタスク B をオルタネート チャネル 制 御 構 造 体 にロードし オルタネー ト チャネル 制 御 構 造 体 を 使 用 してタスク B を 実 行 します このプロセスは タスク C でも 繰 り 返 されます 13

15 図 8-5.ペリフェラル スキャッタ ギャザーのセットアップと 構 成 注 : 1. アプリケーションは メモリ 内 の 3 つの 別 々のロケーションから ペリフェラル データ レジスタにデータを 転 送 します 2. アプリケーションは メモリ 内 にある μdma のタスク リストをセットアップします タスク リストには 3 つの μdma のチャネル 制 御 構 造 体 が 入 っています 3. アプリケーションでは 各 タスク 情 報 を 一 度 にひとつずつオルタネート チャネル 制 御 構 造 体 にロードするように プライマリ チャネル 制 御 構 造 体 をセットアップします 14

16 図 8-6.ペリフェラル スキャッタ ギャザー μdma のコピーシーケンス チャネルのプライマリ チャネル 制 御 構 造 体 を 使 用 し て μdma コントローラがタスク A の 情 報 をオルタ ネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 を 使 用 し て μdma コントローラが 送 信 元 バッファ A からペリ フェラル データ レジスタにデータを 転 送 します プライマリ チャネル 制 御 構 造 体 を 使 用 して μdma コントローラがタスク B の 設 定 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 を 使 用 し て μdma コントローラが 送 信 元 バッファ B からペリ フェラル データ レジスタにデータを 転 送 します プライマリ チャネル 制 御 構 造 体 を 使 用 して μdma コントローラがタスク C の 設 定 情 報 をオルタネート チャネル 制 御 構 造 体 にロードします 次 に オルタネート チャネル 制 御 構 造 体 を 使 用 し て μdma コントローラが 送 信 元 バッファ C からペリ フェラル データ レジスタにデータを 転 送 します 15

17 8.2.7 転 送 サイズとインクリメント μdma コントローラは ビットのいずれかの 転 送 データ サイズをサポートしています ソースとディスティ ネーションのデータ サイズは どの 転 送 モードでも 同 じにして 下 さい ソースアドレスとディスティネーションアドレス は バイト ハーフワード ワード 単 位 で 自 動 インクリメントすることや アドレス 固 定 とすることができます ソースアド レスのインクリメント 値 とディスティネーションアドレスのインクリメント 値 は 個 別 に 設 定 可 能 であり インクリメント 値 が データ サイズと 同 じかそれより 大 きければ アドレスのインクリメント 量 とデータ サイズが 一 致 する 必 要 はありませ ん 例 えば 8 ビットのデータ サイズを 転 送 し ワード(4 バイト) 分 のアドレスをインクリメントすることが 可 能 です 転 送 されるデータは データ サイズ(8 ビット 16 ビット 32 ビット)に 合 わせてメモリの 境 界 に 揃 えてください 表 8-5 は ペリフェラルから 8 ビットのデータを DMA 転 送 するときの 設 定 例 です 表 8-5. μdma の 転 送 設 定 例 : 8 ビットのペリフェラル 設 定 ソースデータ サイズ 8 ビット ディスティネーションデータ サイズ 8 ビット ソースアドレス インクリメント インクリメントなし(アドレス 固 定 ) ディスティネーションアドレス インクリメント バイト ソース エンドポインタ ペリフェラルのリード FIFO レジスタのアドレス ディスティネーション エンドポインタ メモリ 内 のデータ バッファの 最 後 のアドレス ペリフェラル インターフェイス μdma をサポートする 各 ペリフェラルは 転 送 するデータが 準 備 できると シングルリクエスト 信 号 および/またはバー ストリクエスト 信 号 をアサートします( 表 8-2 参 照 ) リクエスト 信 号 は DMA チャネルリクエストマスク セット (DMAREQMASKSET) レジスタと DMA チャネルリクエストマスク クリア (DMAREQMASKCLR) レジスタにより ディセーブルまたはイネーブルすることができます チャネルリクエストマスク ビットがセットされると μdma リクエス ト 信 号 はディセーブルになるか マスクされます リクエスト 信 号 をマスクせず また μdma チャネルが 適 切 に 設 定 さ れ かつイネーブルであるとき ペリフェラルがリクエスト 信 号 をアサートすると μdma コントローラは μdma 転 送 を 開 始 します μdma 転 送 が 完 了 すると μdma コントローラは 割 り 込 みを 生 成 します 詳 細 については 割 り 込 みと エラー の 節 を 参 照 してください 個 々のペリフェラルと μdma コントローラのインタフェースの 詳 細 については そのペリフェラルの 章 に 記 載 されてい る DMA 動 作 に 関 するセクションを 参 照 してください ソフトウェア リクエスト ソフトウェア リクエストによる 起 動 専 用 の μdma チャネルがひとつあります このチャネルはまた μdma 転 送 の 完 了 を 通 知 するための 専 用 の 割 り 込 みを 備 えています まず 転 送 のためのデータを 設 定 して μdma チャネルをイ ネーブルにした 後 DMA チャネル ソフトウェアリクエスト (DMASWREQ) レジスタを 使 用 してソフトウェア リクエス 16

18 トを 発 行 すると ソフトウェアにより DMA 転 送 が 開 始 されます ソフトウェアによる 転 送 では オートモードを 使 用 して 下 さい DMASWREQ レジスタにより どのチャネルでもソフトウェア 転 送 を 開 始 することもできます ペリフェラルに 割 り 当 てられている μdma チャネルを 使 用 してソフトウェア リクエストによる DMA 転 送 が 開 始 された 場 合 は 転 送 が 完 了 するとソフトウェア リクエスト 用 の 割 り 込 みベクタではなく ペリフェラル 用 の 割 り 込 みベクタで 転 送 完 了 割 り 込 みが 発 生 します ペリフェラルがデータ 転 送 に μdma を 使 用 していなければ ソフトウェア 要 求 用 に 任 意 の μdma チャネ ルを 使 用 することができます 割 り 込 みとエラー μdma 転 送 が 完 了 すると μdma コントローラはペリフェラルの 割 り 込 みベクタに 対 して 転 送 完 了 割 り 込 みを 生 成 し ます つまり μdma コントローラをペリフェラルのデータ 転 送 に 使 用 し かつ 割 り 込 みが 使 用 された 場 合 は μdma 転 送 完 了 割 り 込 みを 処 理 するようにそのペリフェラルの 割 り 込 みハンドラを 設 計 する 必 要 があります ソフトウェア リ クエスト 専 用 の μdma チャネルを 使 用 する 場 合 は ソフトウェア 専 用 の μdma 割 り 込 みベクタ( 表 8-6 参 照 )で 転 送 完 了 割 り 込 みが 発 生 します μdma コントローラをペリフェラル 用 にイネーブルにすると μdma コントローラは 通 常 のペリフェラルからの 転 送 割 り 込 みを 停 止 して 割 り 込 みコントローラに 到 達 しないようにします(その 場 合 でも 割 り 込 みの 発 生 の 有 無 はペリフェ ラルの 割 り 込 みステータスレジスタで 確 認 することができます) このように μdma を 使 用 して 大 量 のデータを 転 送 する 場 合 は 割 り 込 みコントローラはペリフェラルから 発 行 された 多 数 の 割 り 込 みを 受 け 付 けず 転 送 が 完 了 した 時 点 で 1 回 だけ 受 け 付 けます なお マスクされていないペリフェラル エラー 割 り 込 みは 常 に 割 り 込 みコントローラに 送 信 されます μdma コントローラがデータ 転 送 中 に バスエラーまたはメモリプロテクションエラーが 発 生 した 場 合 は μdma コント ローラはそのエラーを 発 生 させた μdma チャネルをディセーブルにして μdma エラー 割 り 込 みベクタに 対 して 割 り 込 みを 生 成 します この 割 り 込 みは DMA バス エラー クリア(DMAERRCLR) レジスタを 読 み 出 して そのエラーが 発 生 しているかどうかを 判 定 できます エラーが 発 生 した 場 合 は ERRCLR ビットが 1 にセットされます また ERRCLR ビットに 1 を 書 き 込 むことで エラーを 0 にクリアにできます 表 8-6 に μdma コントローラ 用 の 割 り 込 み 番 号 を 示 します 表 8-6. μdma コントローラ 用 の 割 り 込 み 番 号 割 り 込 み 番 号 説 明 46 μdma ソフトウェア チャネル 転 送 完 了 47 μdma エラー 8.3 初 期 化 および 設 定 モジュールの 初 期 化 μdma コントローラを 使 用 するためには システム 制 御 ブロックで μdma コントローラにクロックを 供 給 し μdma コン 17

19 トローラをイネーブルにする 必 要 があります また チャネル 制 御 構 造 体 を 格 納 する 制 御 テーブルのベースアドレス を 設 定 して 下 さい 次 の 手 順 を システムの 初 期 化 中 に 一 度 実 行 して 下 さい 1. μdma コントローラをシステム 制 御 ブロック 内 でイネーブルにする 必 要 があります このためには システム 制 御 RCGC2 レジスタの UDMA ビットを 1 にセットします 2. DMA コンフィグレーション(DMACFG)レジスタの MASTEREN ビットを 1 にセットして μdma コントローラをイ ネーブルにします 3. 制 御 テーブルのベース アドレスを DMA チャネル 制 御 ベース ポインタ (DMACTLBASE) レジスタに 書 き 込 み ます ベース アドレスは 1024 バイト 境 界 に 合 わせて 下 さい メモリ メモリ 間 転 送 の 設 定 μdma チャネル 30 は ソフトウェア リクエストによる 転 送 専 用 チャネルです ただし μdma コントローラを 使 用 しな いペリフェラル 用 のチャネルでもソフトウェア リクエストにより メモリ - メモリ 転 送 に 使 用 できます チャネル 属 性 の 設 定 最 初 に チャネル 属 性 を 次 のように 設 定 します 1. DMA チャネル 優 先 度 セット(DMAPRIOSET)または DMA チャネル 優 先 度 クリア(DMAPRIOCLR) レジスタの ビット 30 に チャネルの 優 先 度 ( 高 または デフォルト )を 設 定 します 2. DMA チャネル プライマリ セカンダリ クリア(DMAALTCLR) レジスタのビット 30 を 1 にセットして この 転 送 用 として プライマリ チャネル 制 御 構 造 体 を 選 択 します 3. DMA チャネル バースト 使 用 クリア(DMAUSEBURSTCLR) レジスタのビット 30 を 1 にセットして μdma コント ローラがシングル リクエストとバースト リクエストに 応 答 できるようにします 4. DMA チャネル リクエスト マスク クリア(DMAREQMASKCLR) レジスタのビット 30 を 1 にセットして μdma コントローラがこのチャネルへのリクエストを 認 識 できるようにします チャネル 制 御 構 造 体 の 設 定 ここでは チャネル 制 御 構 造 体 を 設 定 します この 例 では 一 方 のメモリ バッファから 他 方 のメモリ バッファに 256 ワードを 転 送 します ソフトウェア リクエストに よる DMA 転 送 にはチャネル 30 を 使 用 します チャネル 30 用 のチャネル 制 御 構 造 体 は チャネル 制 御 テーブルのオ フセット 0x1E0 にあります チャネル 30 用 のチャネル 制 御 構 造 体 のオフセットを 表 8-7 に 示 します 表 8-7. チャネル 30 用 のチャネル 制 御 構 造 体 のオフセット オフセット 説 明 制 御 テーブル ベース + 0x1E0 チャネル 30 ソース エンドポインタ 制 御 テーブル ベース + 0x1E4 チャネル 30 ディスティネーション エンドポインタ 制 御 テーブル ベース + 0x1E8 チャネル 30 制 御 ワード 18

20 ソースとディスティネーションの 設 定 ソース エンドポインタとディスティネーション エンドポインタは ともに 転 送 の 最 後 のアドレスを 設 定 して 下 さい 1. オフセット 0x1E0 のソース エンドポインタに 送 信 元 のバッファ + 0x3FC のアドレスをプログラムします 2. オフセット 0x1E4 のディスティネーション エンドポインタに 送 信 先 のバッファ + 0x3FC のアドレスをプログラム します オフセット 0x1E8 の 制 御 ワードは 表 8-8 に 従 ってプログラムして 下 さい 表 8-8. メモリ 転 送 用 のチャネル 制 御 ワード 設 定 例 DMACHCTL の ビット 値 説 明 DSTINC 31:30 2 ディスティネーション アドレス インクリメント 量 は 32 ビット DSTSIZE 29:28 2 送 信 先 のデータ サイズは 32 ビット SRCINC 27:26 2 ソース アドレス インクリメント 量 は 32 ビット SRCSIZE 25:24 2 送 信 元 のデータ サイズは 32 ビット 予 約 23:18 0 予 約 ARBSIZE 17: 転 送 ごとにアービトレーション XFERSIZE 13: 個 のデータを 転 送 NXTUSEBURST 3 0 N/A XFERMODE 2:0 2 転 送 モードはオートモード 転 送 の 開 始 これで チャネルが 設 定 され μdma 転 送 開 始 できるようになりました 1. DMA チャネル イネーブル セット(DMAENASET) レジスタのビット 30 を 1 にセットして チャネルをイネーブル にします 2. DMA チャネル ソフトウェアリクエスト(DMASWREQ)レジスタのビット 30 を 1 にセットして ソフトウェア リクエ ストを 発 行 します μdma 転 送 が 開 始 されます 割 り 込 みがイネーブルにされている 場 合 は 転 送 が 完 了 すると 割 り 込 みがプロセッサ に 通 知 されます 必 要 に 応 じて DMAENASET レジスタのビット 30 を 読 み 出 すことで DMA 転 送 のステータスを チェックできます 転 送 が 完 了 すると このビットは 自 動 的 にクリアされます ステータスは オフセット 0x1E8 のチャ ネル 制 御 ワードの XFERMODE を 読 み 出 すことでもチェックできます このは 転 送 完 了 時 に 自 動 的 に 0 にクリアされます ペリフェラルへの DMA 転 送 の 設 定 例 この 例 では μdma コントローラにより 1 バッファ 分 のデータをペリフェラルに 転 送 します ペリフェラルには トリガ レベル 4 の 送 信 FIFO があります この 例 のペリフェラルでは μdma チャネル 7 を 使 用 しています 19

21 チャネル 属 性 の 設 定 まず チャネル 属 性 を 次 のように 設 定 します 1. DMA チャネル 優 先 度 セット(DMAPRIOSET)または DMA チャネル 優 先 度 クリア(DMAPRIOCLR) レジスタの ビット 7 に チャネルの 優 先 度 ( 高 または デフォルト)を 設 定 します 2. DMA チャネルプライマリ セカンダリクリア(DMAALTCLR) レジスタのビット 7 を 1 にセットして この 転 送 用 のプ ライマリ チャネル 制 御 構 造 体 を 選 択 します 3. DMA チャネル バースト 使 用 クリア(DMAUSEBURSTCLR) レジスタのビット 7 を 1 にセットして μdma コント ローラがシングルリクエストとバーストリクエストに 応 答 できるようにします 4. DMA チャネルリクエストマスク クリア(DMAREQMASKCLR) レジスタのビット 7 を 1 にセットして μdma コン トローラがこのチャネル 向 けのリクエストを 認 識 できるようにします チャネル 制 御 構 造 体 の 設 定 この 例 では μdma チャネル 7 を 使 用 して メモリ バッファからペリフェラルの 送 信 FIFO レジスタに 64 バイトを 転 送 します チャネル 7 用 のチャネル 制 御 構 造 体 を 表 8-9 に 示 します 表 8-9. チャネル 7 用 のチャネル 制 御 構 造 体 のオフセット オフセット 説 明 制 御 テーブル ベース + 0x070 チャネル 7 ソース エンドポインタ 制 御 テーブル ベース + 0x074 チャネル 7 ディスティネーション エンドポインタ 制 御 テーブル ベース + 0x078 チャネル 7 制 御 ワード ソースとディスティネーションの 設 定 ソース エンドポインタとディスティネーション エンドポインタは 転 送 の 最 後 のアドレスを 設 定 して 下 さい ペリフェラ ルのポインタは 固 定 ですので ペリフェラルのデータ レジスタを 設 定 します 1. オフセット 0x070 のソース エンドポインタを 送 信 元 のバッファ + 0x3F のアドレスにプログラムします 2. オフセット 0x074 のディスティネーション エンドポインタを ペリフェラルの 送 信 FIFO レジスタのアドレスにプログ ラムします オフセット 0x078 の 制 御 ワードは 表 8-10 に 従 ってプログラムして 下 さい 表 ペリフェラルへの 転 送 用 のチャネル 制 御 ワード 設 定 例 DMACHCTL の ビット 値 説 明 DSTINC 31:30 3 ディスティネーションアドレスは 固 定 DSTSIZE 29:28 0 送 信 先 のデータ サイズは 8 ビット SRCINC 27:26 0 送 信 元 のアドレス インクリメントは 8 ビット SRCSIZE 25:24 0 送 信 元 のデータ サイズは 8 ビット 予 約 23:18 0 予 約 ARBSIZE 17: 転 送 ごとにアービトレーション XFERSIZE 13: 個 のデータを 転 送 NXTUSEBURST 3 0 N/A 20

22 XFERMODE 2:0 1 転 送 モードはベーシックモード 注 : この 例 では ペリフェラルが 生 成 するのがシングルリクエストかバーストリクエストかということは 重 要 ではありま せん ペリフェラルは 4 のレベルでトリガする FIFO を 持 っているため アービトレーション 数 は 4 に 設 定 します ペリフェラルがバーストリクエストを 生 成 する 場 合 は 4 バイトが 転 送 されますが これは FIFO で 収 容 可 能 なサイ ズです FIFO に 1 バイト 分 でもスペースがある 場 合 に ペリフェラルがシングルリクエストを 生 成 すると 1 度 に 1 バイトが 転 送 されます アプリケーションにとって 転 送 をバーストでのみ 行 うことが 重 要 である 場 合 は DMA チャネル バースト 使 用 セット(DMAUSEBURSTSET) レジスタで SET7 ビットを 1 にセットして 下 さい 転 送 の 開 始 これで チャネルが 設 定 され 開 始 できるようになりました 1. DMA チャネル イネーブル セット (DMAENASET) レジスタのビット 7 をセットして チャネルをイネーブルにし ます μdma コントローラは 現 在 チャネル 7 での 転 送 用 に 設 定 されています μdma コントローラは ペリフェラルが μdma リクエストを 生 成 するたびに ペリフェラルへの 転 送 を 実 行 します μdma 転 送 は バッファ 内 の 64 バイトすべ てが 転 送 されるまで 継 続 します すべでのデータの 転 送 が 完 了 すると μdma コントローラはチャネルをディセーブ ルにして チャネル 制 御 ワードの XFERMODE を 0(ストップモード)に 更 新 します μdma 転 送 のステータス は DMA チャネル イネーブル セット(DMAENASET) レジスタのビット 7 を 読 み 出 すことで 確 認 することができます また μdma 転 送 が 完 了 すると このビットは 自 動 的 に 0 にクリアされます ステータスは オフセット 0x078 のチャネ ル 制 御 ワードの XFERMODE を 読 み 出 すことでも 確 認 することができます このは μdma 転 送 の 完 了 時 に 自 動 的 にクリアされます ペリフェラル 割 り 込 みがイネーブルにされている 場 合 は μdma 転 送 が 完 了 した 時 点 でペリフェラル 割 り 込 みハンドラ が 起 動 します ピンポン 受 信 用 のペリフェラルの 設 定 この 例 では μdma コントローラにより ペリフェラルから 8 ビットのデータを 2 つの 64 バイトバッファに 連 続 的 に 受 信 します ペリフェラルは トリガ レベル 8 の 受 信 FIFO を 持 っています この 例 のペリフェラルでは μdma チャネル 8 を 使 用 します チャネル 属 性 の 設 定 最 初 に チャネル 属 性 を 次 のように 設 定 します 1. DMA チャネル 優 先 度 セット(DMAPRIOSET)レジスタまたは DMA チャネル 優 先 度 クリア(DMAPRIOCLR) レジ スタのビット 8 に チャネルの 優 先 度 ( 高 または デフォルト )を 設 定 します 2. DMA チャネルプライマリ セカンダリクリア(DMAALTCLR) レジスタのビット 8 を 1 にセットして 転 送 用 にプライ マリ チャネル 制 御 構 造 体 を 選 択 します 3. DMA チャネル バースト 使 用 クリア(DMAUSEBURSTCLR) レジスタのビット 8 を 1 にセットして μdma コント ローラがシングルリクエストとバーストリクエストに 応 答 できるようにします 21

23 4. DMA チャネルリクエストマスク クリア(DMAREQMASKCLR) レジスタのビット 8 を 1 にセットして μdma コン トローラがこのチャネル 向 けのリクエストを 認 識 できるようにします チャネル 制 御 構 造 体 の 設 定 この 例 では ペリフェラルの 受 信 FIFO レジスタから 各 64 バイトの 2 つのメモリ バッファにデータを 転 送 します デー タが 受 信 された 時 に 一 方 のバッファがフルになると μdma コントローラの 切 り 替 えにより 他 方 のバッファが 使 用 さ れるようになります ピンポン バッファリングを 使 用 するには プライマリとオルタネートの 両 方 のチャネル 制 御 構 造 体 を 使 用 する 必 要 が あります チャネル 8 用 のプライマリ チャネル 制 御 構 造 体 は 制 御 テーブルのオフセット 0x080にあり オルタネート チャネル 制 御 構 造 体 はオフセット 0x280 にあります チャネル 8 用 のチャネル 制 御 構 造 体 は 表 8-11 に 示 すオフセットにあり ます 表 チャネル 8 用 のプライマリおよびオルタネート チャネル 制 御 構 造 体 のオフセット オフセット 説 明 制 御 テーブル ベース + 0x080 チャネル 8 プライマリ ソースエンドポインタ 制 御 テーブル ベース + 0x084 チャネル 8 プライマリ ディスティネーションエンドポインタ 制 御 テーブル ベース + 0x088 チャネル 8 プライマリ 制 御 ワード 制 御 テーブル ベース + 0x280 チャネル 8 オルタネート ソースエンドポインタ 制 御 テーブル ベース + 0x284 チャネル 8 オルタネート ディスティネーションエンドポインタ 制 御 テーブル ベース + 0x288 チャネル 8 オルタネート 制 御 ワード ソースとディスティネーションの 設 定 ソース エンドポインタとディスティネーション エンドポインタは 転 送 する 最 後 のアドレスを 設 定 して 下 さい ペリフェ ラルのポインタは 固 定 ですので ペリフェラルのデータ レジスタをポイントするのみになります プライマリおよびオルタネート 両 方 のエンド ポインタを 設 定 する 必 要 があります 1. オフセット 0x080 のプライマリ ソースエンドポインタを ペリフェラルの 受 信 バッファのアドレスにプログラムし ます 2. オフセット 0x084 のプライマリ ディスティネーションエンドポインタを ピンポン バッファ A + 0x3F のアドレスに プログラムします 3. オフセット 0x280 のオルタネート ソースエンドポインタを ペリフェラルの 受 信 バッファのアドレスにプログラムし ます 4. オフセット 0x284 のオルタネート ディスティネーションエンドポインタを ピンポン バッファ B + 0x3F のアドレス にプログラムします オフセット 0x088 のプライマリ 制 御 ワードとオフセット 0x288 のオルタネート 制 御 ワードは 最 初 は 同 じようにプログラ ムされます 1. 表 8-12 に 従 って オフセット 0x088 のプライマリ チャネル 制 御 ワードをプログラムします 2. 表 8-12 に 従 って オフセット 0x288 のオルタネート チャネル 制 御 ワードをプログラムします 22

24 表 ペリフェラルのピンポン 受 信 用 のチャネル 制 御 ワード 設 定 例 表 1 DMACHCTL のフィール ド ビット 値 説 明 DSTINC 31:30 0 ディスティネーションアドレスのインクリメント 量 は 8 ビット DSTSIZE 29:28 0 ディスティネーションのデータ サイズは 8 ビット SRCINC 27:26 3 ソースアドレスは 固 定 SRCSIZE 25:24 0 ソースのデータサイズは 8 ビット 予 約 23:18 0 予 約 ARBSIZE 17: 個 のデータ 転 送 後 にアービトレーション XFERSIZE 13: 個 のデータを 転 送 NXTUSEBURST 3 0 N/A XFERMODE 2:0 3 転 送 モードはピンポンモード 注 : この 例 では ペリフェラルが 生 成 するのがシングルリクエストかバーストリクエストかということは 重 要 ではありま せん ペリフェラルは 8 のレベルでトリガする FIFO を 持 っているため アービトレーション サイズは 8 に 設 定 しま す ペリフェラルがバーストリクエストを 生 成 する 場 合 は 8 バイトが 転 送 されますが これは FIFO で 収 容 可 能 な サイズです FIFO に 1 個 でもデータがある 場 合 に ペリフェラルがシングルリクエストを 生 成 すると 1 度 に 1 バ イトが 転 送 されます アプリケーションにとって 転 送 をバーストでのみ 行 うことが 重 要 である 場 合 は DMA チャ ネル バースト 使 用 セット (DMAUSEBURSTSET) レジスタで SET8 ビットを 1 にセットして 下 さい ペリフェラル 割 り 込 みの 設 定 μdma のピンポン モードを 使 用 する 場 合 は 割 り 込 みハンドラを 設 定 して 下 さい 割 り 込 みハンドラは 各 バッファが 転 送 完 了 した 後 に 起 動 されます 1. ペリフェラル 用 の 割 り 込 みハンドラを 設 定 し イネーブルにします μdma チャネルのイネーブル これで チャネルが 設 定 され 開 始 の 準 備 ができました 1. DMA チャネル イネーブル セット (DMAENASET) レジスタのビット 8 を 1 にセットして チャネルをイネーブル にします 割 り 込 み 処 理 これで μdma コントローラが 設 定 され チャネル 8 で DMA 転 送 を 行 うことが 可 能 になりました ペリフェラルが μdma 要 求 信 号 をアサートすると μdma コントローラはプライマリ チャネル 制 御 構 造 体 を 使 用 してバッファ A への 転 送 を 実 行 します バッファ A への 転 送 が 完 了 すると オルタネート チャネル 制 御 構 造 体 に 切 り 替 わり バッファ B への 転 送 を 実 行 します 同 時 に プライマリ チャネル 制 御 構 造 体 の 制 御 ワードのモード が 更 新 されて ストップモードとなり 割 り 込 みが 生 成 されます 23

25 割 り 込 みがトリガされると 割 り 込 みハンドラではどちらのバッファへの 転 送 が 完 了 したかを 判 定 してデータを 処 理 し たり 別 タスクでデータを 処 理 する 場 合 はそれを 知 らせるフラグをセットしたりします その 後 次 の DMA 転 送 情 報 を 設 定 します 割 り 込 みハンドラでは 次 のような 処 理 が 行 われます 1. オフセット 0x088 のプライマリ チャネルの 制 御 ワードを 読 み 出 し XFERMODE を 確 認 します この が 0 であれば バッファ A への DMA 転 送 が 完 了 したことを 意 味 します バッファ A への DMA 転 送 が 完 了 したら 次 のようにします a. バッファ A に 格 納 された 受 信 データを 処 理 するか バッファ A に 有 効 なデータがあることをバッファ 処 理 ルーチンに 通 知 します b. 表 8-12 に 従 って オフセット 0x88 のプライマリ チャネル 制 御 ワードを 再 設 定 します 2. オフセット 0x288 のオルタネート チャネル 制 御 ワードを 読 み 出 し XFERMODE を 確 認 します この が 0 であれば バッファ B への DMA 転 送 が 完 了 したことを 意 味 します バッファ B への DMA 転 送 が 完 了 したら 次 のようにします a. バッファ B に 格 納 された 受 信 データを 処 理 するか バッファ B に 有 効 なデータがあることをバッファ 処 理 ルーチンに 通 知 します b. 表 8-12 に 従 って オフセット 0x288 のオルタネート チャネル 制 御 ワードを 再 設 定 します チャネル 割 り 当 ての 設 定 それぞれの μdma チャネルへの 割 り 当 ては DMACHASGN レジスタにより 変 更 することができます 各 ビットは μdma のチャネル 番 号 を 表 しています ビットが 1 にセットされると セカンダリに 配 置 されたペリフェラルがそのチャ ネルでは 使 用 されます チャネルの 割 り 当 てについては 表 8-1 を 参 照 してください 例 えば チャネル 8 で UART0 ではなく SSI1 受 信 を 使 用 するには DMACHALT レジスタのビット 8 を 1 にセットし ます 24

26 8.4 レジスタ マップ 表 8-13 に μdma のチャネル 制 御 構 造 体 とレジスタの 一 覧 を 示 します ここでは チャネル 制 御 構 造 体 は チャネル 制 御 テーブル 内 の 一 つのエントリのレイアウトを 示 しています チャネル 制 御 テーブルはシステム メモリ 内 にあり ロ ケーションは 任 意 の 場 所 に 変 更 可 能 です チャネル 制 御 構 造 体 のオフセットは チャネル 制 御 テーブルにあるエント リからのオフセットです チャネル 制 御 テーブルのエントリをメモリ 内 にどのように 配 置 するかについては 表 8-3 の チャネルの 設 定 の 項 を 参 照 してください μdma レジスタのアドレスは 16 進 インクリメントであり μdma のベース アドレスは 0x400F.F000 です μdma モ ジュールのクロックは レジスタを 設 定 する 前 にイネーブルにして 下 さい 表 μdma のレジスタ マップ オフセット 名 前 タイプ リセット 説 明 μdma チャネル 制 御 構 造 体 (チャネル 制 御 テーブル ベースからのオフセット) 0x000 DMASRCENDP R/W - DMA チャネル ソース エンド ポインタ 0x004 DMADSTENDP R/W - DMA チャネル ディスティネーション エン ド ポインタ 0x008 DMACHCTL R/W - DMA チャネル 制 御 ワード μdma レジスタ (μdma ベース アドレスからのオフセット) 0x000 DMASTAT RO 0x001F.0000 DMA ステータス 0x004 DMACFG WO - DMA コンフィグレーション 0x008 DMACTLBASE R/W 0x DMA チャネル 制 御 ベース ポインタ 0x00C DMAALTBASE RO 0x DMA オルタネートチャネル 制 御 ベース ポインタ 0x010 DMAWAITSTAT RO 0x DMA チャネル リクエストステータス 0x014 DMASWREQ WO - DMA チャネル ソフトウェアリクエスト 0x018 DMAUSEBURSTSET R/W 0x DMA チャネル バースト 使 用 セット 0x01C DMAUSEBURSTCLR WO - DMA チャネル バースト 使 用 クリア 0x020 DMAREQMASKSET R/W 0x DMA チャネル リクエストマスク セット 0x024 DMAREQMASKCLR WO - DMA チャネル リクエストマスク クリア 0x028 DMAENASET R/W 0x DMA チャネル イネーブル セット 0x02C DMAENACLR WO - DMA チャネル イネーブル クリア 0x030 DMAALTSET R/W 0x DMA チャネル プライマリセカンダリセット 0x034 DMAALTCLR WO - DMA チャネル プライマリセカンダリクリア 0x038 DMAPRIOSET R/W 0x DMA チャネル 優 先 度 セット 0x03C DMAPRIOCLR WO - DMA チャネル 優 先 度 クリア 0x04C DMAERRCLR R/W 0x DMA バス エラー クリア 0x500 DMACHALT R/W 0x DMA チャネル オルタネートセレクト 0xFD0 DMAPeriphID4 RO 0x DMA ペリフェラル ID4 25

27 0xFE0 DMAPeriphID0 RO 0x DMA ペリフェラル ID0 0xFE4 DMAPeriphID1 RO 0x B2 DMA ペリフェラル ID1 0xFE8 DMAPeriphID2 RO 0x B DMA ペリフェラル ID2 0xFEC DMAPeriphID3 RO 0x DMA ペリフェラル ID3 0xFF0 DMAPCellID0 RO 0x D DMA PrimeCell ID0 0xFF4 DMAPCellID1 RO 0x F0 DMA PrimeCell ID1 0xFF8 DMAPCellID2 RO 0x DMA PrimeCell ID2 0xFFC DMAPCellID3 RO 0x B1 DMA PrimeCell ID3 8.5 μdma チャネル 制 御 構 造 体 μdma チャネル 制 御 構 造 体 は μdma チャネルの 転 送 設 定 を 保 持 します 各 チャネルには 2 つのチャネル 制 御 構 造 体 がありますが この 2 つはシステム メモリ 内 のチャネル 制 御 テーブルに 置 かれています チャネル 制 御 テーブルと チャネル 制 御 構 造 体 の 説 明 については チャネル 制 御 構 造 体 の 設 定 を 参 照 してください チャネル 制 御 構 造 体 は チャネル 制 御 テーブル 内 のエントリのひとつです 各 チャネルは プライマリ チャネル 制 御 構 造 体 とオルタネート チャネル 制 御 構 造 体 をひとつずつ 持 っています プライマリ チャネル 制 御 構 造 体 は オフセッ ト 0x0 0x10 0x20 等 にあります オルタネート チャネル 制 御 構 造 体 は オフセット 0x200 0x210 0x220 等 にあり ます 26

28 レジスタ 1: DMA チャネルソース エンド ポインタ (DMASRCENDP) オフセット 0x000 チャネル 制 御 構 造 体 の 一 部 で 最 後 に μdma 転 送 を 実 行 するソースアドレスを 設 定 します μdma コントローラは オンチップ SRAM との 間 でデータを 転 送 することができます ただし Flash メモリと ROM は 別 の 内 部 バス 上 にあるため μdma コントローラを 使 用 して Flash メモリまたは ROM からデータを 転 送 することはできま せん 注 :オフセットアドレスは μdma モジュールのベース アドレスではなく システム メモリ 上 のチャネル 制 御 構 造 体 の ベース アドレスからのものです DMA チャネルソース エンド ポインタ (DMASRCENDP) ベース n/a オフセット 0x000 タイプ R/W リセット ビット / 名 称 タイプ リセット 説 明 31:0 ADDR R/W - ソース エンド ポインタ 最 後 に μdma 転 送 を 実 行 する 送 信 元 のアドレスです ソースア ドレスが 固 定 の 場 合 (DMACHCTL レジスタの SRCINC フィー ルドが 0x3)は 送 信 元 そのもののアドレス(ペリフェラル デー タ レジスタ 等 )です 27

29 レジスタ 2: DMA チャネルディスティネーション エンド ポインタ (DMADSTENDP) オフセット 0x004 チャネル 制 御 構 造 体 の 一 部 であり 最 後 に μdma 転 送 を 実 行 するディスティネーションアドレスを 設 定 します 注 :オフセットアドレスは μdma モジュールのベース アドレスではなく システム メモリ 上 のチャネル 制 御 構 造 体 の ベース アドレスからのものです DMA チャネルディスティネーション エンド ポインタ (DMADSTENDP) ベース n/a オフセット 0x004 タイプ R/W リセット ビット / 名 称 タイプ リセット 説 明 31:0 ADDR R/W - ディスティネーション エンド ポインタ 最 後 に μdma 転 送 を 実 行 する 送 信 先 のアドレスです ディス ティネーションアドレスが 固 定 の 場 合 (DMACHCTL レジスタの DSTINC が 0x3)は 送 信 先 そのもののアドレス(ペリ フェラル データ レジスタ 等 )です 28

30 レジスタ 3: DMA チャネル 制 御 ワード (DMACHCTL) オフセット 0x008 チャネル 制 御 構 造 体 の 一 部 であり μdma 転 送 のパラメータを 設 定 します 注 :オフセットアドレスは μdma モジュールのベース アドレスではなく システム メモリ 上 のチャネル 制 御 構 造 体 の ベース アドレスからのものです DMA チャネル 制 御 ワード (DMACHCTL) ベース n/a オフセット 0x008 タイプ R/W リセット - 表 2 ビット / 名 称 タイプ リセット 説 明 31:30 DSTINC R/W - ディスティネーションアドレス インクリメント ディスティネーションアドレスのインクリメント 値 を 設 定 します アドレスのインクリメント 値 は ディスティネーションのデータサ イズ(DSTSIZE)の 値 以 上 にして 下 さい 値 説 明 0x0 バイト 8 ビット 単 位 のインクリメント 0x1 ハーフワード 16 ビット 単 位 のインクリメント 0x2 ワード 32 ビット 単 位 のインクリメント 0x3 インクリメントなし 29:28 DSTSIZE R/W - ディスティネーションデータ サイズ ディスティネーションのデータ サイズを 設 定 します 注 : DSTSIZE は SRCSIZE と 同 じである 必 要 があります 値 説 明 0x0 バイト 8 ビット データ サイズ 0x1 ハーフワード 16 ビット データ サイズ 0x2 ワード 32 ビット データ サイズ 0x3 予 約 29

31 27:26 SRCINC R/W - ソースアドレス インクリメント ソースアドレスのインクリメント 値 を 設 定 します アドレスのインクリメント 値 は ソースのデータサイズ (SRCSIZE)の 値 以 上 にして 下 さい 値 説 明 0x0 バイト 8 ビット 単 位 のインクリメント 0x1 ハーフワード 16 ビット 単 位 のインクリメント 0x2 ワード 32 ビット 単 位 のインクリメント 0x3 インクリメントなし 25:24 SRCSIZE R/W - ソースデータ サイズ ソースのデータ サイズを 設 定 します 注 : DSTSIZE は SRCSIZE と 同 じである 必 要 があります 値 0x0 0x1 0x2 0x3 説 明 バイト 8 ビット データ サイズ. ハーフワード 16 ビット データ サイズ. ワード 32 ビット データ サイズ. 予 約 23:18 予 約 R/W - 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 17:14 ARBSIZE R/W - アービトレーション 数 μdma コントローラがアービトレーションを 行 う μdma 転 送 単 位 を 設 定 します 設 定 可 能 なアービトレーションの 単 位 は 2 の 累 乗 になります 値 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 0x8 0x9 0xA-0xF 13:4 XFERSIZE R/W - 転 送 数 説 明 1 転 送 μdma 転 送 を 実 行 するたびにアービトレーションを 行 います 2 転 送 4 転 送 8 転 送 16 転 送 32 転 送 64 転 送 128 転 送 256 転 送 512 転 送 1024 転 送 転 送 数 (XFERSIZE)の 最 大 値 が 1024 のため こ の 設 定 のときアービトレーションは 発 生 しません 転 送 するデータの 総 数 を 設 定 します 転 送 するデータ 総 数 から 1 を 引 いた 値 を 設 定 して 下 さい (1 個 のデータを 転 送 する 場 合 30

32 は 0 を 設 定 してください) この 10 ビット の 最 大 値 1023 のとき 転 送 数 が 1024 になります 転 送 数 が 表 しているのは 転 送 するデータの 回 数 であって バイ ト 数 ではありません データ サイズが 32 ビットであれば この 値 は 転 送 する 32 ビットのワード 数 になります μdma コントローラは アービトレーションに 入 る 前 にこのフィー ルドを 更 新 して 残 っている 転 送 数 を 更 新 します 3 NXTUSEBURST R/W - ネクスト バースト ペリフェラル スキャッタ ギャザーモードの 最 後 の μdma 転 送 用 に DMAUSEBURSTSET レジスタの SETn ビットを 自 動 的 に 1 にセットします 通 常 最 後 の μdma 転 送 については 残 っ ている 転 送 予 定 のデータ 数 がアービトレーション サイズよりも 少 なければ μdma コントローラはシングルリクエストを 使 用 し て 残 っているデータを 転 送 します このビットが 1 にセットされる と μdma コントローラはバーストリクエストを 使 用 して 残 ってい るデータの 転 送 を 完 了 します 2:0 XFERMODE R/W - μdma 転 送 モード μdma の 動 作 モードを 設 定 します 転 送 モードの 詳 細 な 説 明 に ついては 転 送 モード の 節 を 参 照 してください このレジスタはシステムの RAM 上 にあるため リセット 値 を 持 ちません したがって μdma のチャネルをイネーブルにする 前 にこのを 初 期 化 して 0 にして 下 さい 値 0x0 0x1 0x2 0x3 0x4 0x5 0x6 0x7 説 明 ストップモード ベーシックモード オートモード ピンポンモード メモリ スキャッタ ギャザーモード オルタネートメモリ スキャッタ ギャザー ペリフェラル スキャッタ ギャザーモード オルタネートペリフェラル スキャッタ ギャザー モード XFERMODE ビット の 値 ストップモード μdma チャネルが 停 止 し 設 定 データが 無 効 になります 転 送 は 発 生 しません ベーシックモード 転 送 リクエストが 発 生 すると(ペリフェラルからでもソフトウェア リクエストからでも) ARBSIZE で 指 定 された 数 の 転 送 が 実 行 されます オートモード 転 送 リクエストが 発 生 すると(ペリフェラルからでもソフトウェア リクエストからでも) XFERSIZE で 指 定 された 数 の 転 送 が 実 行 されます 31

33 ピンポンモード このモードでは プライマリとオルタネートの 両 方 のチャネル 制 御 構 造 体 を 使 用 します プライマリまたはオルタ ネート チャネル 制 御 構 造 体 の XFERSIZE により 指 定 された 数 の 転 送 が 完 了 すると μdma コント ローラはもう 一 方 のチャネル 制 御 構 造 体 用 の 転 送 に 切 り 替 わります このような 切 り 替 えは チャネル 制 御 構 造 体 のどちらかがピンポンモードに 設 定 されなくなるまで 続 きます 各 制 御 構 造 体 による μdma 転 送 が 完 了 した 時 点 で 割 り 込 みが 生 成 されます 詳 細 は ピンポンモード の 節 を 参 照 してください メモリ スキャッタ ギャザーモード メモリ スキャッタ ギャザー モードを 使 用 する 場 合 は プライマリ チャネル 制 御 構 造 体 にこのモードを 設 定 して 下 さい これにより 実 際 の DMA 転 送 情 報 が 格 納 されたチャネル 制 御 テーブルの 情 報 をロードすることが 可 能 になります プライマリ チャネル 制 御 構 造 体 のソース エンドポインタには オルタネート チャネルコントロール レジスタにロードする 制 御 テーブルの 開 始 アドレスを 設 定 します オルタネート チャネル 制 御 構 造 体 の XFERMODE には 0x5 を 設 定 して 下 さい そのタスクが 完 了 すると μdma コントローラはプライマリ チ ャネル 制 御 構 造 体 に 切 り 替 え オルタネート チャネル 制 御 構 造 体 に 次 のタスクをロードします このプロセスは 制 御 テーブル 上 のタスクが 空 になるまで 継 続 します 最 後 のタスクには XFERMODE には 0x5 以 外 の 値 を 設 定 してください 動 作 を 継 続 する 場 合 は 最 後 のタスクでプライマリ チャネル 制 御 構 造 体 を 更 新 して そ の 制 御 テーブルの 先 頭 に 戻 したり 他 の 制 御 テーブルの 先 頭 にすることができます 詳 細 は メモリ スキャッ タ ギャザーモード の 節 を 参 照 してください オルタネートメモリ スキャッタ ギャザーモード メモリ スキャッタ ギャザー モードを 使 用 する 場 合 には オルタネート チャネル 制 御 構 造 体 にはこのモードを 設 定 して 下 さい ペリフェラル スキャッタ ギャザーモード ペリフェラル スキャッタ ギャザー モードを 使 用 する 場 合 は プライマリ チャネル 制 御 データ 構 造 体 にこのモー ドを 設 定 して 下 さい このモードでは メモリ スキャッタ ギャザー モードの 場 合 と 同 じ 動 作 をしますが オルタ ネート チャネル 制 御 構 造 体 の XFERSIZE で 指 定 された 数 の 転 送 を 一 度 に 実 行 するのではなく ARBSIZE で 指 定 された 数 の 転 送 をリクエストが 発 生 するたびに 実 行 します 詳 細 は ペリフェラル スキャッタ ギャザー モード の 節 を 参 照 してください オルタネート ペリフェラル スキャッタ ギャザーモード ペリフェラル スキャッタ ギャザー モードを 使 用 する 場 合 は オルタネート チャネル 制 御 構 造 体 にはこのモード を 設 定 して 下 さい 8.6 μdma レジスタの 説 明 μdma のベース アドレスは 0x400F.F000 です 32

34 レジスタ 4: DMA ステータス (DMASTAT) オフセット 0x000 μdma コントローラのステータスです μdma コントローラがリセット 状 態 にある 場 合 は このレジスタを 読 み 出 すこと はできません DMA ステータス (DMASTAT) ベース 0x400F.F000 オフセット 0x000 タイプ RO リセット 0x001F.0000 ビット / 名 称 タイプ リセット 説 明 31:21 予 約 RO 0x000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 20:16 DMACHANS RO 0x1F 有 効 μdma チャネル 数 イネーブル 状 態 の μdma コントローラのチャネルの 数 から 1 を 引 いた 値 です 0x1F のとき 32 チャネルがイネーブル 状 態 で あることを 表 します 15:8 予 約 RO 0x00 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 7:4 STATE RO 0x0 制 御 ステート マシンステータス 制 御 ステート マシンの 現 在 のステータスです ステータスは 次 のいずれかです 値 説 明 0x0 アイドル 0x1 チャネル 制 御 データの 読 み 出 し 中 0x2 ソースエンド ポインタの 読 み 出 し 中 0x3 ディスティネーションエンド ポインタの 読 み 出 し 中 0x4 ソースデータの 読 み 出 し 中 0x5 ディスティネーションへのデータの 書 き 込 み 中 0x6 μdma リクエスト 待 機 中 0x7 チャネル 制 御 データの 書 き 込 み 中 0x8 停 止 0x9 転 送 完 了 0xA-0xF 予 約 3:1 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 33

35 0 MASTEN RO 0 マスタイネーブルステータス 値 説 明 0 μdma コントローラはディセーブルです 1 μdma コントローラはイネーブルです 34

36 レジスタ 5: DMA コンフィグレーション (DMACFG) オフセット 0x004 μdma コントローラのコンフィグレーションレジスタです DMA コンフィグレーション (DMACFG) ベース 0x400F.F000 オフセット 0x004 タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:1 予 約 WO - 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 0 MASTEN WO - マスタ イネーブル 値 説 明 0 μdma コントローラをディスエーブルにします 1 μdma コントローラをイネーブルにします 35

37 レジスタ 6: DMA チャネル 制 御 ベース ポインタ (DMACTLBASE) オフセット 0x008 プライマリ チャネルの 制 御 テーブルのベース アドレスです システム メモリ 内 のアドレスを 設 定 して 下 さい μdma コントローラに 割 り 当 てる 必 要 のあるメモリサイズは 使 用 する μdma チャネルの 数 と プライマリチャネル 用 の 制 御 テーブルの 使 用 の 有 無 に 依 存 します チャネル 制 御 テーブルの 詳 細 については チャネルコンフィグレー ション の 節 を 参 照 してください ベース アドレスは 1024 バイト 境 界 にして 下 さい μdma コントローラがリセット 状 態 にある 場 合 は このレジスタを 読 み 出 すことはできません DMA チャネル 制 御 ベース ポインタ (DMACTLBASE) ベース 0x400F.F000 オフセット 0x008 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:10 ADDR R/W 0x チャネル 制 御 ベース アドレス チャネル 制 御 テーブルのベース アドレスです ベース アドレ スは 1024 バイト 境 界 にして 下 さい 9:0 予 約 RO 0x00 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 36

38 レジスタ 7: DMA オルタネートチャネル 制 御 ベース ポインタ (DMAALTBASE) オフセット 0x00C オルタネートチャネル 制 御 テーブルのベース アドレスが 読 み 出 されます ソフトウェアでオルタネートチャネルの 制 御 テーブルのベース アドレスを 計 算 する 必 要 はありません μdma コントローラがリセット 状 態 にある 場 合 は このレジ スタを 読 み 出 すことはできません DMA オルタネートチャネル 制 御 ベース ポインタ (DMAALTBASE) ベース 0x400F.F000 オフセット 0x00C タイプ RO リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 ADDR RO 0x オルタネートチャネル ベースアドレス オルタネートチャネルの 制 御 テーブルのベース アドレスが 読 み 出 されます 37

39 レジスタ 8: DMA チャネルリクエスト ウェイトステータス (DMAWAITSTAT) オフセット 0x010 μdma チャネルがリクエストを 待 機 しているかどうかを 確 認 することができます ペリフェラルは バーストリクエストの 準 備 ができるようになるまで μdma がシングルリクエストを 実 行 しないようにすることで μdma のパフォーマンスを 向 上 させることができます この 機 能 はペリフェラルの 設 計 に 依 存 しており ソフトウェアで 制 御 することはできません μdma コントローラがリセット 状 態 にある 場 合 は このレジスタを 読 み 出 すことはできません DMA チャネルリクエスト ウェイトステータス (DMAWAITSTAT) ベース 0x400F.F000 オフセット 0x010 タイプ RO リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 WAITREQ[n] RO 0x チャネル n ウェイトステータス チャネルごとのリクエストウェイトステータスです ビット 0 は チャネル 0 に 対 応 しています 値 説 明 1 対 応 するチャネルはリクエストをウェイトして います 0 対 応 するチャネルはリクエストをウェイトして いません 38

40 レジスタ 9: DMA チャネル ソフトウェア リクエスト (DMASWREQ) オフセット 0x014 DMASWREQ レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると その μdma チャネルへのソフトウェア リクエストが 生 成 されます DMA チャネル ソフトウェア リクエスト (DMASWREQ) ベース 0x400F.F000 オフセット 0x014 タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 SWREQn WO - チャネル n ソフトウェア リクエスト ソフトウェア リクエストを 生 成 します ビット 0 は チャネル 0 に 対 応 しています 値 説 明 1 対 応 するチャネル 用 のソフトウェア リクエストを 生 成 します 0 リクエストは 生 成 されません ソフトウェア リクエストが 完 了 すると これらのビットは 自 動 的 に 0 にクリアされます 39

41 レジスタ 10: DMA チャネル バースト 使 用 セット (DMAUSEBURSTSET) オフセット 0x018 DMAUSEBURSTSET レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています ビットを 1 にセットすると その チャネルのシングルリクエストがディセーブルになり バーストリクエストのみ 受 け 付 けるようになります アービトレーション 数 以 上 のデータ 数 を 転 送 するとき 最 後 の 転 送 の 終 了 後 対 応 する SETn ビットは 0 にクリアされ ます これは 残 っている 転 送 データがアービトレーション 数 よりも 少 ない 場 合 は μdma コントローラは 対 応 する SETn ビットを 自 動 的 に 0 にクリアし シングルリクエストにより 残 っているアイテムを 転 送 できるようにするためです バーストリクエストによる 転 送 を 再 開 するには 対 応 するビットを 再 度 1 にセットして 下 さい 対 応 するペリフェラルが バーストリクエストをサポートしていない 場 合 は ビットを 1 にセットしないでください リクエストの 種 類 については リクエストの 種 類 の 節 を 参 照 してください DMA チャネル バースト 使 用 セット (DMAUSEBURSTSET) ベース 0x400F.F000 オフセット 0x018 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 SETn R/W 0x チャネル n バースト 使 用 セット 値 説 明 0 μdma チャネル n は シングルリクエストまたはバ ーストリクエストに 対 応 します 1 μdma チャネル n は バーストリクエストのみに 対 応 します ビット 0 はチャネル 0 に 対 応 しています また 上 述 のように このビットは 自 動 的 に 0 にクリアされます DMAUSEBURSTCLR レジスタの 対 応 する CLRn ビットを 1 に セットすることで ビットを 0 にクリアすることもできます 40

42 レジスタ 11: DMA チャネル バースト 使 用 クリア (DMAUSEBURSTCLR) オフセット 0x01C DMAUSEBURSTCLR レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると DMAUSEBURSTSET レジスタの 対 応 する SETn ビットが 0 にクリアされます DMA チャネル バースト 使 用 クリア (DMAUSEBURSTCLR) ベース 0x400F.F000 オフセット 0x01C タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 CLRn WO - チャネル n バースト 使 用 クリア 値 説 明 0 何 もしません 1 ビットを 1 にセットすると DMAUSEBURSTSET レ ジスタの 対 応 する SETn ビットが 0 にクリアされま す これにより μdma チャネル n がシングルリク エストとバーストリクエストに 対 応 します 41

43 レジスタ 12: DMA チャネルリクエストマスク セット (DMAREQMASKSET) オフセット 0x020 DMAREQMASKSET レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると μdma リクエストがディセーブルになります μdma リクエストがマスクされると ペリフェラルによる μdma 転 送 ができません その 場 合 ソフトウェアにより μdma コントローラを 起 動 することができます DMA チャネルリクエストマスク セット (DMAREQMASKSET) ベース 0x400F.F000 オフセット 0x020 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 SET[n] R/W 0x チャネル n リクエストマスクセット 値 説 明 0 チャネル n 用 のペリフェラルが μdma 転 送 をリクエ ストすることができます 1 チャネル n 用 ペリフェラルは μdma 転 送 をリクエス トすることができません 個 の 場 合 ソフトウェアに より リクエストして 下 さい ビット 0 はチャネル 0 に 対 応 しています ビットは DMAREQMASKCLR レジスタの 対 応 する CLRn ビッ トを 1 にセットすることでのみ 0 にクリアできます 42

44 レジスタ 13: DMA チャネルリクエストマスク クリア (DMAREQMASKCLR) オフセット 0x024 DMAREQMASKCLR レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると DMAREQMASKSET レジスタの 対 応 する SETn ビットが0にクリアされます DMA チャネルリクエストマスク クリア (DMAREQMASKCLR) ベース 0x400F.F000 オフセット 0x024 タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 CLRn WO - チャネル n リクエストマスク クリア 値 説 明 0 何 もしません 1 ビットを 1 にセットすると DMAREQMASKSET レ ジスタの 対 応 する SETn ビットが 0 にクリアされま す これにより チャネル n 用 のペリフェラルから μdma 転 送 のリクエストが 可 能 になります 43

45 レジスタ 14: DMA チャネル イネーブル セット (DMAENASET) オフセット 0x028 DMAENASET レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると その μdma チャネルがイネーブルになります チャネルがイネーブルにされているとき リクエストマスクが 1 にセットされ ている 場 合 (DMAREQMASKSET レジスタの 該 当 するビットが 1 のとき) ソフトウェアにより μdma チャネルを 起 動 して 下 さい DMA チャネル イネーブル セット (DMAENASET) ベース 0x400F.F000 オフセット 0x028 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 SET[n] R/W 0x チャネル n イネーブル 設 定 値 説 明 0 μdma チャネル n はディセーブルです 1 μdma チャネル n はイネーブルです ビット 0 は チャネル 0 に 対 応 しています 各 ビットは DMAENACLR レジスタの 対 応 する CLRn ビットを 1 にセットすることでのみ 0 にクリアできます 44

46 レジスタ 15: DMA チャネル イネーブル クリア (DMAENACLR) オフセット 0x02C DMAENACLR レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると DMAENASET レジスタの 対 応 する SETn ビットが 0 にクリアされます DMA チャネル イネーブル クリア (DMAENACLR) ベース 0x400F.F000 オフセット 0x02C タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 CLRn WO - チャネル n イネーブル クリア 値 説 明 0 何 もしません 1 ビットを 1 にセットすると DMAENASET レジスタの 対 応 する SETn ビットが 0 にクリアされます これ は チャネル nがμdma 転 送 をディセーブルにされ たことを 意 味 します 注 : μdma コントローラは 転 送 が 完 了 するとそのチャネルを ディセーブルにします 45

47 レジスタ 16: DMA チャネルプライマリ セカンダリセット (DMAALTSET) オフセット 0x030 対 応 する μdma チャネルのビットを 1 にセットすると μdma チャネルはセカンダリチャネルの 制 御 データテーブルを 使 用 します DMA チャネルプライマリ セカンダリセット (DMAALTSET) ベース 0x400F.F000 オフセット 0x030 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 SET[n] R/W 0x チャネル n セカンダリセット 値 説 明 0 μdma チャネル n は プライマリチャネルの 制 御 デ ータテーブルを 使 用 します 1 μdma チャネル n は セカンダリチャネルの 制 御 デ ータテーブルを 使 用 します ビット 0 はチャネル 0 に 対 応 しています 各 ビットは DMAALTCLR レジスタの 対 応 する CLRn ビットを 1 にセットすることでのみ 0 にクリアできます 注 : ピンポンおよびスキャッタ ギャザー サイクル タイプの 場 合 は μdma コントローラは 自 動 的 にこれらのビットを 1 に セットして セカンダリチャネルの 制 御 データテーブルを 選 択 し ます 46

48 レジスタ 17: DMA チャネルプライマリ セカンダリクリア (DMAALTCLR) オフセット 0x034 DMAALTCLR レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると DMAALTSET レジスタの 対 応 するSETn ビットが 0 にクリアされます DMA チャネルプライマリ セカンダリクリア (DMAALTCLR) ベース 0x400F.F000 オフセット 0x034 タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 CLR[n] WO - チャネル n セカンダリクリア 値 説 明 0 何 もしません 1 ビットを 1 にセットすると DMAALTSET レジスタの 対 応 する SETn ビットが 0 にクリアされます これに より チャネル n はプライマリチャネルの 制 御 データ テーブルを 使 用 します 注 : ピンポンおよびスキャッタ ギャザー サイクル タイプの 場 合 は μdma コントローラは 自 動 的 に DMAALTSET レジスタ のビットを 1 にセットして セカンダリチャネルの 制 御 データテー ブルを 選 択 します 47

49 レジスタ 18: DMA チャネル 優 先 度 セット (DMAPRIOSET) オフセット 0x038 DMAPRIOSET レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると μdma チャネルの 優 先 度 が 高 くなります DMA チャネル 優 先 度 セット (DMAPRIOSET) ベース 0x400F.F000 オフセット 0x038 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 SET[n] R/W 0x チャネル n 優 先 度 設 定 値 説 明 0 μdma チャネル n は デフォルトの 優 先 度 レベルを 使 用 します 1 μdma チャネル n は 高 優 先 度 レベルを 使 用 し ます ビット 0 はチャネル 0 に 対 応 しています 各 ビットは DMAPRIOCLR レジスタの 対 応 する CLRn ビットを 1 にセットすることでのみ 0 にクリアできます 48

50 レジスタ 19: DMA チャネル 優 先 度 クリア (DMAPRIOCLR) オフセット 0x03C DMAPRIOCLR レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると DMAPRIOSET レジスタの 対 応 する SETn ビットが0にクリアされます DMA チャネル 優 先 度 クリア (DMAPRIOCLR) ベース 0x400F.F000 オフセット 0x03C タイプ WO リセット ビット / 名 称 タイプ リセット 説 明 31:0 CLR[n] WO - チャネル n 優 先 度 クリア 値 説 明 0 何 もしません 1 ビットを 1 にセットすると DMAPRIOSET レジスタ の 対 応 する SETn ビットが 0 にクリアされます これ により チャネル n はデフォルトの 優 先 度 レベルを 使 用 します 49

51 レジスタ 20: DMA バス エラー クリア (DMAERRCLR) オフセット 0x04C μdma バス エラー ステータスの 読 み 出 しとそのクリアを 行 います エラー ステータスは データ 転 送 中 にバス エラーが 発 生 した 場 合 に 1 にセットされます μdma コントローラは バス エラーが 発 生 したチャネルを 自 動 的 に ディセーブルします 他 のチャネルに 影 響 はありません DMA バス エラー クリア (DMAERRCLR) ベース 0x400F.F000 オフセット 0x04C タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:1 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 0 ERRCLR R/W1C 0 μdma バス エラー ステータス 値 説 明 0 バスエラーは 発 生 していません 1 バスエラーが 発 生 しました 1 を 書 き 込 むと 0 にクリアされます 50

52 レジスタ 21: DMA チャネル 選 択 (DMACHALT) オフセット 0x500 DMACHALT レジスタの 各 ビットは 対 応 する μdma チャネルを 表 しています 各 ビットを 1 にセットすると 表 8-1 で 示 されたセカンダリチャネルが 選 択 されます DMA チャネル 選 択 (DMACHALT) ベース 0x400F.F000 オフセット 0x500 タイプ R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 31:0 CHALT[n] R/W - チャネル n 選 択 値 説 明 0 プライマリモジュールを 使 用 します 1 セカンダリモジュールを 使 用 します 51

53 レジスタ 22: DMA ペリフェラル ID0 (DMAPeriphID0) オフセット 0xFE0 DMAPeriphIDn レジスタはハードコーディングされており このレジスタ 内 のはリセット 値 を 決 定 します DMA ペリフェラル ID0 (DMAPeriphID0) ベース 0x400F.F000 オフセット 0xFE0 タイプ RO リセット 0x ビット / 名 称 タイプ リセット 説 明 31:8 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 7:0 PID0 RO 0x30 μdma ペリフェラル ID レジスタ [7:0] このペリフェラルの 有 無 が 確 認 できます 52

54 レジスタ 23: DMA ペリフェラル ID1 (DMAPeriphID1) オフセット 0xFE4 DMAPeriphIDn レジスタはハードコーディングされており このレジスタ 内 のはリセット 値 を 決 定 します DMA ペリフェラル ID1 (DMAPeriphID1) ベース 0x400F.F000 オフセット 0xFE4 タイプ RO リセット 0x B2 ビット / 名 称 タイプ リセット 説 明 31:8 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 7:0 PID1 RO 0xB2 μdma ペリフェラル ID レジスタ[15:8] このペリフェラルの 有 無 が 確 認 できます 53

55 レジスタ 24: DMA ペリフェラル ID2 (DMAPeriphID2) オフセット 0xFE8 DMAPeriphIDn レジスタはハードコーディングされており このレジスタ 内 のはリセット 値 を 決 定 します DMA ペリフェラル ID2 (DMAPeriphID2) ベース 0x400F.F000 オフセット 0xFE8 タイプ RO リセット 0x B ビット / 名 称 タイプ リセット 説 明 31:8 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 7:0 PID2 RO 0x0B μdma ペリフェラル ID レジスタ [23:16] このペリフェラルの 有 無 が 確 認 できます 54

56 レジスタ 25: DMA ペリフェラル ID3 (DMAPeriphID3) オフセット 0xFEC DMAPeriphIDn レジスタはハードコーディングされており このレジスタ 内 のはリセット 値 を 決 定 します DMA ペリフェラル ID3 (DMAPeriphID3) ベース 0x400F.F000 オフセット 0xFEC タイプ RO リセット 0x ビット / 名 称 タイプ リセット 説 明 31:8 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 製 品 との 互 換 性 のため 予 約 ビットの 値 はリード モディファ イ ライト 処 理 から 保 護 する 必 要 があります 7:0 PID3 RO 0x00 μdma ペリフェラル ID レジスタ [31:24] このペリフェラルの 有 無 が 確 認 できます 55