6

Transcription

1 Stellaris LM3S9B96 Microcontroller 17 章 Inter-Integrated Circuit Sound(I 2 S) インターフェイス JAJU151 SPMS182D 翻 訳 版 (17 章 ) 最 新 の 英 語 版 : この 資 料 は Texas Instruments Incorporated(TI)が 英 文 で 記 述 した 資 料 を 皆 様 のご 理 解 の 一 助 として 頂 くために 日 本 テキサ ス インスツルメンツ( 日 本 TI)が 英 文 から 和 文 へ 翻 訳 して 作 成 したものです 資 料 によっては 正 規 英 語 版 資 料 の 更 新 に 対 応 して いないものがあります 日 本 TI による 和 文 資 料 は あくまでも TI 正 規 英 語 版 をご 理 解 頂 くための 補 助 的 参 考 資 料 としてご 使 用 下 さい 製 品 のご 検 討 およびご 採 用 にあたりましては 必 ず 正 規 英 語 版 の 最 新 資 料 をご 確 認 下 さい TI および 日 本 TI は 正 規 英 語 版 にて 更 新 の 情 報 を 提 供 しているにもかかわらず 更 新 以 前 の 情 報 に 基 づいて 発 生 した 問 題 や 障 害 等 につきましては 如 何 なる 責 任 も 負 いません

2 JAJU Inter-Integrated Circuit Sound(I 2 S) インターフェイス I 2 Sモジュールは 送 信 モジュールと 受 信 モジュールにて 構 成 される 設 定 可 能 なシリアル オーディオ コアです この モジュールは I 2 S 左 詰 め 又 は 右 詰 めのシリアル オーディオ 形 式 をサポートします 4 つ(ステレオ モノラル コンパ クト 16 ビット ステレオ コンパクト 8 ビット ステレオ)のデータ モードを 選 択 できます 送 信 モジュールと 受 信 モジュールは それぞれ 8 エントリのオーディオ サンプル FIFO を 備 えています オーディオ サンプルの 構 成 は 左 右 のステレオ サンプル モノラル サンプル 左 右 のコンパクト ステレオ サンプル のど れかになります コンパクト 16 ビット ステレオでは 各 FIFO エントリには 16 ビット 左 サンプルと 16 ビット 右 サンプル の 両 方 が 入 っているため 効 率 的 なデータ 転 送 が 可 能 になり 必 要 なメモリ 空 間 も 少 なくなります コンパクト 8 ビッ ト ステレオでは 各 FIFO エントリには 8 ビット 左 サンプルおよび 8 ビット 右 サンプルが 入 っているため メモリ 量 をさら に 少 なくできます トランスミッタとレシーバ 共 にマスタまたはスレーブに 設 定 できます Stellaris I 2 Sモジュールの 機 能 は 次 の 通 りです I2S 左 詰 め 右 詰 めのオーディオ フォーマットを 選 択 可 能 8 ビット~32 ビットのサンプル サイズを 設 定 可 能 モノラルとステレオをサポート メモリ パッキング 用 の 8 ビット/16 ビット/32 ビット FIFO インターフェイス 独 立 した 送 信 用 8 エントリ FIFO および 受 信 用 8 エントリ FIFO 設 定 可 能 な FIFO レベル 割 り 込 みとμDMA 要 求 独 立 した 送 信 および 受 信 MCLK 方 向 制 御 送 信 および 受 信 用 内 部 MCLK ソース 送 信 と 受 信 でそれぞれ 独 立 したシリアル クロックとワード 選 択 MCLK と SCLK を それぞれ 独 立 してマスタまたはスレーブに 設 定 可 能 FIFO が 空 の 場 合 に ゼロまたは 最 後 のサンプルを 送 信 するかを 選 択 可 能 μdma を 使 用 した 効 率 的 な 転 送 送 信 / 受 信 用 の 個 別 のチャネル バースト 要 求 FIFO に 必 要 な 量 のデータが 入 っている 場 合 にアサートされる チャネル 要 求 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 17 章 翻 訳 版

3 17.1 ブロック 図 図 I 2 Sのブロック 図 17.2 信 号 の 説 明 P727 の 表 17-1 および 表 17-2 にI 2 Sモジュールの 外 部 信 号 の 一 覧 を 示 し それぞれの 機 能 について 説 明 します I 2 S モジュール 信 号 はGPIO 信 号 とマルチプレクスされており リセット 後 はGPIO 信 号 として 設 定 されています 以 下 の 表 中 ピン マルチプレクシング / ピン 割 り 当 て の 列 に I 2 S 信 号 として 設 定 可 能 なGPIOピンの 配 置 を 示 します I 2 S 機 能 を 選 択 するには GPIO 代 替 機 能 選 択 レジスタ(GPIOAFSEL)(P 328)のAFSELビットをセットする 必 要 がありま す 括 弧 内 の 数 値 は 指 定 されたGPIOポート ピンにI 2 S 信 号 を 割 り 当 てるために GPIO ポート 制 御 レジスタ (GPIOPCTL)(P346)のPMCnフィールドに 設 定 する 値 を 示 しています GPIO の 設 定 の 詳 細 については P304 の General-Purpose Input/Outputs (GPIOs) ( 汎 用 入 出 力 (GPIO)) を 参 照 してください 2

4 表 I 2 Sの 信 号 (100LQFP) ピン 名 称 ピン 番 号 I2S0RXMCLK ピン マルチプレクシ ング / ピン 割 り 当 て PA3 (9) PD5 (8) 入 出 力 バッファの タイプ a 説 明 I/O TTL I 2 Sモジュール 0 受 信 マスタ ク ロック. I2S0RXSCK 10 PD0 (8) I/O TTL I 2 S モジュール 0 受 信 クロック. I2S0RXSD PA2 (9) PD4 (8) I/O TTL I 2 S モジュール 0 受 信 デー タ. I2S0RXWS 11 PD1 (8) I/O TTL I 2 S モジュール 0 受 信 ワード 選 択. I2S0TXMCLK 61 PF1 (8) I/O TTL I 2 S モジュール 0 送 信 マス タ クロック. I2S0TXSCK I2S0TXSD 5 47 I2S0TXWS PA4 (9) PB6 (9) PD6 (8) PE5 (9) PF0 (8) PE4 (9) PA5 (9) PD7 (8) a. TTL は ピンが TTL 互 換 の 電 圧 レベルを 持 つことを 示 します I/O TTL I 2 S モジュール 0 送 信 クロッ ク. I/O TTL I 2 S モジュール 0 送 信 デー タ. I/O TTL I 2 S モジュール 0 送 信 ワード 選 択. 表 I 2 Sの 信 号 (108BGA) ピン 名 称 I2S0RXMCLK I2S0RXSCK I2S0RXSD I2S0RXWS I2S0TXMCLK I2S0TXSCK I2S0TXSD I2S0TXWS ピン 番 号 L4 C6 G1 M4 B5 G2 H12 L5 A7 A3 B3 M9 B2 M5 A2 ピン マルチプレクシ ング / ピン 割 り 当 て PA3 (9) PD5 (8) 入 出 力 バッファの タイプ a 説 明 I/O TTL I 2 S モジュール 0 受 信 マス タ クロック PD0 (8) I/O TTL I 2 S モジュール 0 受 信 クロッ ク. PA2 (9) PD4 (8) I/O TTL I 2 S モジュール 0 受 信 デー タ. PD1 (8) I/O TTL I 2 S モジュール 0 受 信 ワード 選 択. PF1 (8) I/O TTL I 2 S モジュール 0 送 信 マス タ クロック PA4 (9) PB6 (9) PD6 (8) PE5 (9) PF0 (8) PE4 (9) PA5 (9) PD7 (8) a. TTL は ピンが TTL 互 換 の 電 圧 レベルを 持 つことを 示 します 17.3 機 能 の 説 明 I 2 Sモジュールには 送 信 エンジンと 受 信 エンジンが 分 かれて 組 み 込 まれています それぞれのエンジンの 構 成 は 次 の 通 りです I/O TTL I 2 S モジュール 0 送 信 クロッ ク. I/O TTL I 2 S モジュール 0 送 信 デー タ. I/O TTL I 2 S モジュール 0 送 信 ワード 選 択. 3

5 トランスミッタ 用 のシリアル エンコーダ レシーバ 用 のシリアル デコーダ サンプル データを 格 納 するための 8 エントリ FIFO プログラム 可 能 なすべての 設 定 について 独 立 して 設 定 可 能 I 2 Sブロックの 基 本 的 なプログラミング モデルは 次 の 通 りです 設 定 I 2 Sモジュール 設 定 (I2SCFG) レジスタにてI 2 Sモジュール 全 体 の 設 定 を 行 います このレジスタは MCLKソースを 選 択 し レシーバとトランスミッタをイネーブルにするために 使 用 されます I 2 S 送 信 モジュール 設 定 (I2STXCFG) レジスタと I 2 S 受 信 モジュール 設 定 (I2SRXCFG) レジスタにて 送 信 と 受 信 の 設 定 を 行 います これらのレジスタでは データ 構 成 ( 左 右 詰 め 遅 延 読 み 出 しモード サンプル サイズ システム データ サイズ) SCLK ( 極 性 とソース) ワード 選 択 極 性 といった レシーバとトランスミッタ 用 の 基 本 的 な パラメータを 設 定 します I 2 S 送 信 FIFO 設 定 (I2STXFIFOCFG) レジスタと I 2 S 受 信 FIFO 設 定 (I2SRXFIFOCFG) レジスタにて 送 信 と 受 信 のFIFOの 設 定 を 行 います これらのレジスタでは コンパクト ステレオ モードのサイズ (16 ビットか 8 ビット) を 選 択 したり 次 回 のサンプルが 左 と 右 のどちらであるかを 通 知 したり レシーバ 用 ではモノラル モードを 選 択 しま す FIFO 送 信 および 受 信 FIFOデータ 用 のI 2 S 送 信 FIFOデータ (I2STXFIFO )レジスタとI 2 S 受 信 FIFOデータ (I2SRXFIFO) レ ジスタ FIFOデータ レベルを 通 知 する I 2 S 送 信 FIFOレベル (I2STXLEV) レジスタとI 2 S 受 信 FIFOレベル (I2SRXLEV) レ ジスタ FIFOレベルに 基 づいた FIFOサービス 要 求 設 定 を 行 う I 2 S 送 信 FIFOリミット (I2STXLIMIT) レジスタとI 2 S 受 信 FIFOリミット (I2SRXLIM) レジスタ 割 り 込 み 制 御 I 2 S 割 り 込 みマスク (I2SIM) レジスタでの 割 り 込 みマスク 設 定 I 2 Sロウ 割 り 込 みステータス (I2SRIS) レジスタと I 2 Sマスク 割 り 込 みステータス (I2SMIS) レジスタでの ロウ 割 り 込 みステータスとマスク 割 り 込 みステータス I 2 S 割 り 込 みクリア (I2SIC) レジスタにおける 割 り 込 みクリア I 2 S 送 信 割 り 込 みステータスおよびマスク (I2STXISM) レジスタとI 2 S 受 信 割 り 込 みステータスおよびマスク (I2SRXISM) レジスタにおける FIFOサービス 要 求 割 り 込 みと 送 信 / 受 信 エラー 割 り 込 みの 設 定 P729 の 図 17-2 は I 2 Sデータ 転 送 の 一 例 です P729 の 図 17-3 は 左 詰 めデータ 転 送 の 一 例 です P729 の 図 17-4 は 右 詰 めデータ 転 送 の 一 例 です 4

6 図 I 2 Sデータ 転 送 図 左 詰 めデータ 転 送 図 右 詰 めデータ 転 送 送 信 トランスミッタは シリアル エンコーダ 8 エントリ FIFO 制 御 ロジックから 構 成 されます トランスミッタは 独 立 した MCLK (I2S0TXMCLK) 信 号 SCLK (I2S0TXSCK) 信 号 ワード 選 択 (I2S0TXWS) 信 号 を 備 えています シリアル エンコーダ シリアル エンコーダは 送 信 FIFOからオーディオ サンプルを 読 み 出 して オーディオ ストリームに 変 換 します シリア ル エンコーダを 設 定 することにより 一 般 的 なオーディオ 形 式 であるI 2 S 左 詰 め 右 詰 めがサポートされます 最 初 に 送 信 されるのはMSBになります サンプル サイズとシステム データ サイズは I 2 S 送 信 モジュール 設 定 (I2STXCFG) レジスタのSSZビットとSDSZビットを 使 用 して 設 定 できます サンプル サイズは 送 信 データのビット 数 であり システム データ サイズは ワード 選 択 信 号 のロー 又 はハイ 期 間 中 のI2S0TXSCK 信 号 クロック 数 です シ ステム データ サイズは 最 大 のサンプル サイズが 入 る 十 分 な 大 きさである 必 要 があります モノラル モードでは 5

7 サンプル データが 左 チャネルと 右 チャネルの 両 方 で 繰 り 返 されます FIFOが 空 の 場 合 は ゼロの 送 信 と 最 後 のサン プルの 送 信 のどちらかをユーザーが 選 択 することが 可 能 です シリアル エンコーダは I 2 Sモジュール 設 定 (I2SCFG) レジスタのTXENビットを 使 用 してイネーブルにできます FIFO の 動 作 送 信 FIFOは 8 個 のモノラル サンプルまたは 8 個 のステレオ サンプル ペアのデータを 格 納 し I 2 S 送 信 FIFOデータ (I2STXFIFO) レジスタを 介 してアクセスされます オーディオ データ 用 のFIFOインターフェイスは 書 き 込 みモードによ って 異 なり 書 き 込 みモードはI 2 S 送 信 FIFO 設 定 (I2STXFIFOCFG)レジスタの コンパクト ステレオ サンプル サイ ズ ビット(CSS) とI2STXCFG 書 き 込 みモード フィールド(WM)によって 設 定 されます すべてのデータ サンプルは MSB 揃 えになります P730 の 表 17-3 では 各 書 き 込 み モード 用 のインターフェイスを 示 しています ステレオ サンプルは 最 初 に 左 次 に 右 に 書 き 込 まれます 次 に 書 き 込 まれるサンプルが 右 か 左 かは I2STXFIFOCFG レジスタの LRS ビットによって 判 断 できます 表 I 2 S 送 信 FIFOインターフェイス I2STXCFG の WM フィールド I2STXFIFOCFG の CSS ビット 書 き 込 みモード サンプルの 幅 0x0 don t care ステレオ つのFIFO 書 き 込 み 当 たりのサン プル 数 データ 配 置 1 MSB 0x1 0 コンパクト ステレオ- ビット MSB 右 [31:16], 左 [15:0] 16 ビット 0x1 1 コンパクト ステレオ - ビット 8 ビット 2 右 [15:8], 左 [7:0] 8 ビット 0x2 don t care モノラル MSB ビット 送 信 FIFOにあるサンプルの 数 は I 2 S 送 信 FIFOレベル (I2STXLEV) レジスタを 使 用 して 読 み 出 すことができます 値 の 範 囲 は 0~16 になります ステレオ サンプルのペアおよびコンパクト ステレオ サンプルのペアは 2 とカウントさ れます モノラル サンプルもカウントを 2 ずつインクリメントさせるため 4 つのモノラル サンプルのカウントは 8 とな ります クロック 制 御 トランスミッタの MCLK と SCLK は マスタまたはスレーブに 独 立 して 設 定 することが 可 能 です I2STXCFG レジスタ の MSL ビットを 使 用 して トランスミッタを SCLK のマスタまたはスレーブにプログラミングします トランスミッタがマス タの 場 合 は I2S0TXSCK の 周 波 数 は 指 定 された I2S0TXMCLK を4 分 周 したものになります I2S0TXSCK は I2STXCFG レジスタのSCP ビットを 使 用 して 反 転 できます トランスミッタはまた MCLK のマスタまたはスレーブとなることも 可 能 です トランスミッタがマスタの 場 合 は PLL が アクティブである 必 要 があり また 分 数 クロック ディバイダをプログラミングする 必 要 があります マスタの I2S0TXMCLK のソースのセットアップについては P145 を 参 照 してください 外 部 I2S0TXMCLK 信 号 を 使 用 する 場 合 は PLL の 使 用 を 必 要 とせず I2SCFG レジスタの TXSLV ビットを 使 用 して 選 択 されます 6

8 次 の 各 表 には 許 容 可 能 な 誤 差 限 界 内 のMCLK 周 波 数 を 提 供 するI 2 S MCLK 設 定 (I2SMCLKCFG) レジスタの TXINTビットおよびTXFRACビットの 組 み 合 わせを 記 載 しています 表 中 のFsはサンプリング 周 波 数 (khz 単 位 )であり 可 能 な 水 晶 周 波 数 (MHz 単 位 )が 各 表 の 最 初 の 行 に 記 載 されています 表 中 の" 非 対 応 "とは その 箇 所 の 水 晶 周 波 数 を 選 択 した 場 合 サンプリング 周 波 数 の 許 容 誤 差 を 0.3% 以 内 におさめることはできないという 意 味 です 表 中 の 値 は 次 に 示 す 値 に 基 づいています MCLK = Fs 256 PLL = 400 MHz 整 数 値 は 次 に 示 す 計 算 の 結 果 から 得 られたものです ROUND(PLL/MCLK) 残 りの 分 数 成 分 は 二 進 値 に 変 換 され 最 初 の 4 ビットが 分 数 値 となります 7

9 表 水 晶 周 波 数 (3.5795MHz~5MHz 範 囲 の 値 ) サンプ リング 周 波 数 Fs (khz) 水 晶 周 波 数 (MHz) 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 非 対 応 非 対 応 非 対 応 8 2 表 水 晶 周 波 数 (5.12MHz~8.192MHz 範 囲 の 値 ) サンプ リング 周 波 数 Fs (khz) 水 晶 周 波 数 (MHz) 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 非 対 応 8 14 非 対 応 非 対 応

10 表 水 晶 周 波 数 (10MHz~ MHz 範 囲 の 値 サンプリ ング 周 波 数 Fs (khz) 水 晶 周 波 数 (MHz) 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 整 数 分 数 f 非 対 応 非 対 応 表 水 晶 周 波 数 (16MHz~16.384MHz 範 囲 の 値 ) サンプリング 周 波 数 Fs (khz) 水 晶 周 波 数 (MHz) 整 数 分 数 整 数 分 数

11 割 り 込 み 制 御 送 信 または 受 信 割 り 込 み 条 件 が 満 たされた 場 合 は 単 一 の 割 り 込 みがCPUに 対 してアサートされます 送 信 モジュ ールには FIFOサービス 要 求 と 書 き 込 みエラーという 2 つの 割 り 込 みソースがあります 割 り 込 みは I 2 S 割 り 込 みマ スク (I2SIM) レジスタのTXSRIMビットとTXWEIMビットを 使 用 してマスクできます 割 り 込 みソースのステータスは I 2 Sロウ 割 り 込 みステータス (I2SRIS) レジスタによって 通 知 されます イネーブルされた 割 り 込 みのステータスは I 2 S マスク 割 り 込 みステータス (I2SMIS) レジスタによって 通 知 されます FIFOレベル 割 り 込 みには I 2 S 送 信 割 り 込 みス テータスおよびマスク (I2STXISM) レジスタのFFMビットを 使 用 する 二 次 レベルのマスキングがあります FIFOサービス 要 求 割 り 込 みは FIFOレベル(I 2 S 送 信 FIFOレベル (I2STXLEV) レジスタのLEVELフィールドによって 通 知 されます)がFIFOリミット(I 2 S 送 信 FIFOリミット(I2STXLIMIT) レジスタを 使 用 してプログラムされます)より 低 く TXSRIMビットとFFMビットの 両 方 がセットされている 場 合 にアサートされます ソフトウェアが 満 杯 のFIFOに 書 き 込 み を 行 おうとした 場 合 は 送 信 FIFO 書 き 込 みエラーが 発 生 します(I 2 Sロウ 割 り 込 みステータス (I2SRIS) レジスタの TXWERISビットにより 通 知 されます) I 2 SRIS レジスタのTXWERISビットと I 2 SMIS レジスタのTXWEMISビットは I 2 S 割 り 込 みクリア (I2SIC) レジスタのTXWEICビットをセットすることによりクリアされます DMA サポート μdmaを 使 用 すると I 2 Sバスでデータをより 効 率 的 に 扱 う 事 ができます I 2 Sの 送 信 モジュールと 受 信 モジュールには 個 別 のμDMAチャネルがあります μdmaモジュールに 要 求 を 通 知 するためには I2STXISM レジスタのFIFO 割 り 込 みマスクビット(FFM)をセットする 必 要 があります チャネル 設 定 については P246 の Micro Direct Memory Access (μdma) を 参 照 してください I 2 S モジュールでは μdmaに 対 して シングル 要 求 ではなくバースト 要 求 信 号 を 使 用 します これにより μdma 要 求 が 生 成 されるたびに μdmaコントローラではμdmaチャネル 用 のバースト サイズとして 指 定 された 数 のデータを 転 送 します したがって μdmaチャネルのバースト サイズとI 2 SFIFOのサービス 要 求 リミットは 同 じ 値 にセットする 必 要 が あります (I2STXLIMIT レジスタのLIMITフィールドを 使 用 して) 受 信 レシーバは シリアル デコーダ 8 エントリ FIFO 制 御 ロジックから 構 成 されます レシーバは 独 立 した MCLK (I2S0RXMCLK) 信 号 SCLK (I2S0RXSCK) 信 号 ワード 選 択 (I2S0RXWS) 信 号 を 備 えています シリアル デコーダ シリアル デコーダはオーディオ ストリーム データを 受 信 して サンプル データを 受 信 FIFOに 入 れます シリアル デコーダを 設 定 することにより 一 般 的 なオーディオ 形 式 であるI 2 S 左 詰 め 右 詰 めがサポートされます 最 初 に 送 信 されるのはMSBになります サンプル サイズとシステム データ サイズは I 2 S 受 信 モジュール 設 定 (I2SRXCFG) レジスタのSSZビットとSDSZビットを 使 用 して 設 定 できます サンプル サイズは 受 信 されているデータのビット 数 で あり システム データ サイズは ワード 選 択 信 号 のロー 又 はハイ 期 間 中 のI2S0RXSCK 信 号 クロック 数 です シス テム データ サイズは 最 大 のサンプル サイズが 入 る 十 分 な 大 きさである 必 要 があります LSBの 後 で 受 信 される ビットはどれも 0 です FIFOが 満 杯 の 場 合 は FIFOに 空 きができるまで 受 信 した(モノラルの)サンプルまたは(ステレ オの)サンプル ペアは 破 棄 されます シリアル デコーダは I2SCFGレジスタのRXENビットを 使 用 してイネーブルに できます 10

12 FIFO の 動 作 受 信 FIFOは 8 個 のモノラル サンプルまたは 8 個 のステレオ サンプル ペアのデータを 格 納 し I 2 S 受 信 FIFOデータ (I2SRXFIFO) レジスタを 介 してアクセスされます P734 の 表 17-8 では 各 読 み 出 しモード 用 のインターフェイスを 示 しています すべてのデータは MSB 揃 えで 格 納 されます ステレオ データは 最 初 に 左 次 に 右 のサンプルが 読 み 出 されます モノラル モードでは I 2 S 受 信 FIFO 設 定 (I2SRXFIFOCFG) レジスタのFIFOモノラル モード ビット(FMM)をセットする ことにより 右 チャネルまたは 左 チャネルを 読 み 出 すようにFIFOインターフェイスを 設 定 できます これにより 単 一 の チャネルからの 読 み 出 しがイネーブルになります この 場 合 選 択 されたチャネルは I2SRXCFG レジスタのLRPビ ットの 決 定 に 従 って 右 または 左 のどちらかになります 表 I 2 S 受 信 FIFOインターフェイス I2RXCFG の RM ビット I2SRXFIFOCFG の CSS ビット 読 み 出 しモード サンプルの 幅 1つのFIFO 読 み 出 し 当 たりのサン プル 数 データ 配 置 0 don t care ステレオ MSB 1 0 コンパクト ステレオ- ビット MSB 右 [31:15], 左 [15:0] 16 ビット 1 1 コンパクト ステレオ - ビット 8ビット 2 右 [15:8], 左 [7:0] 8 ビット 0 don t care モノラル (I2SRXFIFOCFG レジ スタの FMM ビットを 設 定 する 必 要 あり) 8-32 ビット 1 MSB 受 信 FIFOにあるサンプルの 数 は I 2 S 受 信 FIFOレベル (I2SRXLEV) レジスタを 使 用 して 読 み 出 すことができます 値 の 範 囲 は 0~16 になります ステレオ サンプルのペアおよびコンパクト ステレオ サンプルのペアは 2 とカウントさ れます モノラル サンプルもカウントを 2 ずつインクリメントさせるため 4 つのモノラル サンプルのカウントは 8 とな ります クロック 制 御 レシーバの MCLK と SCLK は マスタまたはスレーブに 独 立 して 設 定 することが 可 能 です I2SRXCFG レジスタの MSL ビットを 使 用 して レシーバを SCLK のマスタまたはスレーブにプログラミングします レシーバがマスタの 場 合 は I2S0RXSCK の 周 波 数 は 指 定 された I2S0RXMCLK を4 分 周 したものになります I2S0RXSCK は I2SRXCFG レジ スタの SCP ビットを 使 用 して 反 転 できます レシーバはまた MCLK のマスタまたはスレーブとなることも 可 能 です レシーバがマスタの 場 合 は PLL がアクティブ である 必 要 があり また 分 数 クロック ディバイダをプログラミングする 必 要 があります マスタの I2S0RXMCLK ソー スのセットアップについては P145 を 参 照 してください 外 部 I2S0RXMCLK 信 号 を 使 用 する 場 合 は PLL の 使 用 を 必 要 とせず I2SCFG レジスタの RXSLV ビットを 使 用 して 選 択 されます 11

13 許 容 可 能 な 誤 差 限 界 内 のMCLK 周 波 数 を 提 供 するI 2 S MCLK 設 定 (I2SMCLKCFG) レジスタのRXINTビットと RXFRACビットの 組 み 合 わせについては P730 の クロック 制 御 を 参 照 してください 表 中 のFsはサンプリング 周 波 数 (khz 単 位 )であり 可 能 な 水 晶 周 波 数 (MHz 単 位 )が 各 表 の 最 初 の 行 に 記 載 されています 表 中 の" 非 対 応 "とは その 箇 所 の 水 晶 周 波 数 を 選 択 した 場 合 サンプリング 周 波 数 の 許 容 誤 差 を 0.3% 以 内 におさめることはできないという 意 味 です 割 り 込 み 制 御 送 信 または 受 信 が 割 り 込 み 条 件 が 満 たされた 場 合 は 単 一 の 割 り 込 みがCPUに 対 してアサートされます 受 信 モジ ュールには FIFOサービス 要 求 と 読 み 出 しエラーという 2 つの 割 り 込 みソースがあります 割 り 込 みは I2SIMレジス タのRXSRIMビットとRXREIMビットを 使 用 してマスクできます 割 り 込 みソースのステータスは I2SRISレジスタによっ て 通 知 されます イネーブルされた 割 り 込 みのステータスは I2SMISレジスタによって 通 知 されます FIFO サービス 要 求 割 り 込 みには I 2 S 受 信 割 り 込 みステータスおよびマスク (I2SRXISM) レジスタのFFMビットを 使 用 する 二 次 レベ ルのマスキングがあります FIFOサービス 要 求 割 り 込 みは FIFOレベル(I 2 S 受 信 FIFOレベル (I2SRXLEV) レジスタのLEVELフィールドによって 通 知 されます)がFIFOリミット(I 2 S 受 信 FIFOリミット(I2SRXLIMIT) レジスタを 使 用 してプログラムされます)より 高 く RXSRIMビットとFFMビットの 両 方 がセットされている 場 合 にアサートされます 空 のFIFOを 読 み 出 した 場 合 や ステレ オ サンプル ペアが 左 右 の 順 で 読 み 出 されなかった 場 合 は エラーが 発 生 します 割 り 込 みをクリアするには I2SIC レジスタの 対 応 するビットに 1 を 書 き 込 みます ソフトウェアが 空 のFIFOから 読 み 出 しを 行 おうとしたり ステレ オ サンプル ペアが 左 右 の 順 で 読 み 出 されなかった 場 合 は 受 信 FIFO 読 み 出 しエラー(I2SRISレジスタの RXRERISビットにより 通 知 されます)が 発 生 します I2SRIS レジスタのRXRERIS ビットと I2SMIS レジスタの RXREMIS ビットは I2SIC レジスタのRXREICビットをセットすることによりクリアされます DMA サポート μdmaを 使 用 すると I 2 Sバスでデータをより 効 率 的 に 扱 う 事 ができます I 2 Sの 送 信 モジュールと 受 信 モジュールには 個 別 のμDMAチャネルがあります μdmaモジュール 要 求 を 通 知 するためにはI2SRXISMレジスタのFIFO 割 り 込 みマ スクビット(FFM)をセットする 必 要 があります チャネル 設 定 については P246 の Micro Direct Memory Access (μdma) を 参 照 してください I 2 S モジュールでは μdmaに 対 してシングル 要 求 ではなく バースト 要 求 信 号 を 使 用 します これにより μdma 要 求 が 生 成 されるたびに μdmaコントローラではμdmaチャネル 用 のバースト サイズとして 指 定 された 数 のデータを 転 送 します したがって μdmaチャネルのバースト サイズとI 2 SFIFOのサービス 要 求 リミットは 同 じ 値 にセットする 必 要 が あります(I2SRXLIMITレジスタのLIMITフィールドを 使 用 して) 17.4 初 期 化 と 構 成 I 2 Sの 送 信 と 受 信 のデフォルト 設 定 では 外 部 MCLK 外 部 SCLK ステレオ I 2 S オーディオ 形 式 32 ビット データ サ ンプルと 設 定 されています 次 の 例 では 内 部 MCLK 内 部 SCLK コンパクト ステレオ 左 詰 めの 16bitデータ サン プル 形 式 にシステムを 設 定 する 方 法 を 示 します 12

14 1. システム 制 御 モジュールのRCGC1 レジスタに 0x という 値 を 書 き 込 むことで I 2 Sのペリフェラル クロ ックをイネーブルにします (P182 を 参 照 ) 2. システム 制 御 モジュールの RCGC2 レジスタを 介 して 対 応 する GPIO モジュールへのクロックをイネーブルに します (P194 を 参 照 ) イネーブルにする 必 要 のある GPIO ポートを 判 断 するには P1160 の 表 25-5 を 参 照 し てください 3. GPIO モジュールでは GPIOAFSEL レジスタ(P328 を 参 照 )にて 対 応 するピンをペリフェラル ピンとして 使 用 するように 設 定 します 設 定 する 必 要 のある GPIO を 判 断 するには P1151 の 表 25-4 を 参 照 してください 4. GPIOPCTLレジスタのPMCnフィールドを 構 成 して I 2 S 信 号 を 適 切 なピンに 割 り 当 てます (P346 および P1160 の 表 25-5 を 参 照 ) 5. MCLK ソースを 48KHz サンプリング レートにセットアップします 入 力 水 晶 周 波 数 は この 例 では 6MHz 内 部 ソースと 仮 定 します システム 制 御 モジュールの RCC レジスタの PWRDWN ビット(P130 を 参 照 )をクリアすることにより PLL をイネー ブルにします システム 制 御 モジュールの I2SMCLKCFG レジスタ(P145 を 参 照 )に 0x を 書 き 込 むことで MCLK のデ ィバイダをセットしイネーブルにします システム 制 御 モジュールの I2SMCLKCFG レジスタに 0x を 書 き 込 むことにより MCLK の 内 部 ソース をイネーブルにします 外 部 MCLK が 使 用 できるようにするには I2SCFG レジスタのビット 4 とビット 5 をセットします PLL の 起 動 と MCLK ソースのイネーブルは 必 要 ではありません 6. シリアル ビット クロック SCLK ソースをセットアップします デフォルトでは SCLK のソースは 外 部 になります レシーバ: I2SRXCFG レジスタに 0x を OR することで I2S0RXSCK のマスタとなります トランスミッタ: I2STXCFG レジスタに 0x を OR することで I2S0TXSCK のマスタとなります 7. シリアル エンコーダ/デコーダ( 左 詰 め コンパクト ステレオ 16 ビット サンプル 32 ビット システム データ サ イズ)を 設 定 します I2STXCFG レジスタと I2SRXCFG レジスタの 左 右 詰 め(JST) ビット データ 遅 延 (DLY) ビット SCLK 極 性 (SCP) ビット 左 / 右 クロックの 極 性 (LRP)ビットを 使 用 して オーディオ 形 式 を 設 定 します 次 に 示 す 表 に この 設 定 を 示 します 表 オーディオ 形 式 の 構 成 オーディオ 形 式 I2STXCFG/I2SRXCFG レジスタのビット JST DLY SCP LRP I 2 S 左 詰 め 右 詰 め I2STXCFG レジスタと I2SRXCFG レジスタの 両 方 に 0x0140.3DF0 を 書 き 込 んで 次 に 示 す 設 定 をプログラムしま す I2STXCFGレジスタとI2SRXCFGレジスタのSSZフィールドを 使 用 して サンプル サイズを16ビットに 設 定 します I2STXCFGレジスタとI2SRXCFGレジスタのSDSZフィールドを 使 用 して システム データ サイズを32ビットに 設 定 します 13

15 I2STXCFGレジスタとI2SRXCFG レジスタそれぞれのWMフィールドとRMフィールドを 使 用 して 書 き 込 みモードと 読 み 出 しモードを 設 定 します 8. 割 り 込 みのトリガ 用 に FIFO リミットをセットアップします (μdma にも 使 用 されます) I2STXLIMIT レジスタに 0x を 書 き 込 むことにより 送 信 FIFO をセットアップして 送 信 FIFO にあるサン プル ペアの 数 が 4 より 少 ない 場 合 にトリガするようにします I2SRXLIMIT レジスタに 0x を 書 き 込 むことにより 受 信 FIFO をセットアップして サンプル ペアの 数 が 4 より 多 い 場 合 にトリガするようにします 9. 割 り 込 みをイネーブルにします I2STXISM レジスタの FFM ビットをセットすることにより 送 信 FIFO 割 り 込 みをイネーブルにします (0x を 書 き 込 みます) I2SRXISM レジスタの FFM ビットをセットすることにより 受 信 FIFO 割 り 込 みをセットアップします (0x を 書 き 込 みます) I2SSIM レジスタに 0x を 書 き 込 むことにより TX FIFO サービス 要 求 割 り 込 み TX エラー 割 り 込 み RX FIFO サービス 要 求 割 り 込 み RX エラー 割 り 込 みをイネーブルにして CPU に 送 れるようにします 10. I2SCFG レジスタに 0x を 書 き 込 むことにより シリアル エンコーダとシリアル デコーダをイネーブ ルにします 17.5 レジスタ マップ P 737 の 表 は I 2 Sレジスタのリストです 記 載 されているオフセットは I 2 Sインターフェイスのベース アドレス 0x からのオフセット アドレスを 意 味 します I 2 Sモジュールのクロックは レジスタをプログラムする 前 にイネ ーブルにする 必 要 があることに 注 意 してください (P182 参 照 ) 表 I 2 Sインターフェイスのレジスタ マップ オフセット 名 前 タイプ リセット 説 明 参 照 P 0x000 I2STXFIFO WO 0x I 2 S 送 信 FIFOデータ 738 0x004 I2STXFIFOCFG R/W 0x I 2 S 送 信 FIFO 設 定 739 0x008 I2STXCFG R/W 0x1400.7DF0 I 2 S 送 信 モジュール 設 定 740 0x00C I2STXLIMIT R/W 0x I 2 S 送 信 FIFOリミット 742 0x010 I2STXISM R/W 0x I 2 S 送 信 割 り 込 みステータスおよびマス 743 ク 0x018 I2STXLEV RO 0x I 2 S 送 信 FIFOレベル 744 0x800 I2SRXFIFO RO 0x I 2 S 受 信 FIFOデータ 745 0x804 I2SRXFIFOCFG R/W 0x I 2 S 受 信 FIFO 設 定 746 0x808 I2SRXCFG R/W 0x1400.7DF0 I 2 S 受 信 モジュール 設 定 747 0x80C I2SRXLIMIT R/W 0x0000.7FFF I 2 S 受 信 FIFOリミット 750 0x810 I2SRXISM R/W 0x I 2 S 受 信 割 り 込 みステータスおよびマス 751 ク 0x818 I2SRXLEV RO 0x I 2 S 受 信 FIFOレベル 752 0xC00 I2SCFG R/W 0x I 2 Sモジュール 設 定

16 0xC10 I2SIM R/W 0x I 2 S 割 り 込 みマスク 755 0xC14 I2SRIS RO 0x I 2 Sロウ 割 り 込 みステータス 757 0xC18 I2SMIS RO 0x I 2 Sマスク 割 り 込 みステータス 759 0xC1C I2SIC WO 0x I 2 S 割 り 込 みクリア レジスタの 説 明 このセクションの 以 降 のページでは I 2 Sのレジスタをアドレス オフセットの 番 号 順 に 記 載 し 説 明 します 15

17 レジスタ 1: I 2 S 送 信 FIFOデータ (I2STXFIFO) オフセット 0x000 このレジスタは 32 ビットのシリアル オーディオ 送 信 データ レジスタです ステレオ モードでは データは 左 右 左 右 という 順 に 書 き 込 まれます I 2 S 送 信 FIFO 設 定 (I2STXFIFOCFG) レジスタのLRSビットを 読 み 出 して 次 の 位 置 を 判 断 する 事 ができます コンパクト 16 ビット モードでは ビット[31:16]には 右 サンプルが 入 っており ビット[15:0]には 左 サンプルが 入 っています コンパクト 8 ビット モードでは ビット[15:8]には 右 サンプルが 入 っており ビット[7:0]には 左 サンプルが 入 っています モノラル モードでは 各 32 ビット エントリは 単 一 サンプルになります FIFO が 満 杯 の 場 合 に 書 き 込 みが 行 われようとした 場 合 は 送 信 FIFO 書 き 込 みエラーが 生 成 されることに 注 意 してく ださい I 2 S 送 信 FIFOデータ (I2STXFIFO) ベース: 0x オフセット: 0x000 タイプ: WO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:0 TXFIFO WO 0x TX データ 送 信 されるシリアル オーディオ サンプル データ 16

18 レジスタ 2: I 2 S 送 信 FIFO 設 定 (I2STXFIFOCFG) オフセット 0x004 このレジスタは デュアル チャネル 動 作 用 のサンプルを 設 定 します ステレオ モードでは 送 信 FIFO に 書 き 込 みが 行 われると LRS ビットが 左 サンプルと 右 サンプルでトグルします 左 サンプルが 最 初 に 書 きこまれ 次 に 右 サンプル が 書 き 込 まれます I 2 S 送 信 FIFO 設 定 (I2STXFIFOCFG) ベース: 0x オフセット: 0x004 タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:2 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 CSS R/W 0 コンパクト ステレオ サンプル サイズ 0 トランスミッタは 16 ビット サンプル サイズのコン パクト 16 ビット ステレオ モードです 1 トランスミッタは 8 ビット サンプル サイズのコンパ クト 8 ビット ステレオ モードです 0 LRS R/W 0 左 - 右 サンプル 表 示 0 次 の 位 置 は 左 サンプルになります 1 次 の 位 置 は 右 サンプルになります モノラル モードとコンパクト ステレオ モードでは このビットは ステレオ モードの 場 合 と 同 じように 切 り 替 わりますが そのこ とに 意 味 はないため 無 視 してください 17

19 レジスタ 3: I 2 S 送 信 モジュール 設 定 (I2STXCFG) オフセット 0x008 このレジスタは 送 信 モジュール 設 定 を 行 います I 2 S 送 信 モジュール 設 定 (I2STXCFG) ベース: 0x オフセット: 0x008 タイプ: R/W リセット 0x1400.7DF0 ビット / フィールド 名 称 タイプ リセット 説 明 31:30 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 29 JST R/W 0 出 力 データの 左 右 詰 め 設 定 0 データは 左 詰 めです 1 データは 右 詰 めです 28 DLY R/W 1 データの 遅 延 0 データは I2S0TXSCK の SCP ビットで 定 義 され た 次 のラッチング エッジでラッチされます 左 詰 め または 右 詰 めモードでは このビットがクリアになっ ている 必 要 があります 1 データがラッチされる 前 に I2S0TXWSのエッジか らI2S0TXSCK1 つ 分 の 遅 延 が 挿 入 されます I 2 S モードではこのビットを 設 定 する 必 要 があります 27 SCP R/W 0 SCLK の 極 性 0 データと I2S0TXWS 信 号 (MSL ビットがセットされ た 場 合 )は I2S0TXSCK の 立 ち 下 りエッジで 送 信 されます 1 データと I2S0TXWS 信 号 (MSL ビットがセットされ た 場 合 )は I2S0TXSCK の 立 ち 上 がりエッジで 送 信 されます 26 LRP R/W 1 左 / 右 クロックの 極 性 0 左 チャネル データの 送 信 中 I2S0TXWS は High になります 1 右 チャネル データの 送 信 中 I2S0TXWS は High になります 18

20 25:24 WM R/W 0x0 書 き 込 みモード このビット フィールドは 送 信 データを FIFO に 格 納 して 送 信 す るためのモードを 選 択 します 値 0x0 0x1 説 明 ステレオ モード コンパクト ステレオ モード 左 / 右 サンプルがパッキングされます 8 ビット/16 ビ ットのサンプル サイズ 選 択 については I2STXFIFOCFG を 参 照 してください 0x2 モノラル モード 0x3 予 約 23 FMT R/W 0 FIFO エンプティ 0 FIFO が 空 の 場 合 は すべてゼロが 送 信 されます 1 FIFO が 空 の 場 合 は 最 後 のサンプルが 送 信 され ます 22 MSL R/W 0 SCLK マスタ/スレーブ シリアル ビット クロック(I2S0TXSCK)とワード 選 択 (I2S0TXWS) のソース 0 トランスミッタは 外 部 の I2S0TXSCK 信 号 と I2S0TXWS 信 号 を 使 用 するスレーブです 1 トランスミッタは 内 部 で 生 成 された I2S0TXSCK 信 号 と I2S0TXWS 信 号 を 使 用 するマスタです 21:16 予 約 RO 0x00 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 15:10 SSZ R/W 0x1F サンプル サイズ このフィールドには サンプルのビット 数 から 1 を 引 いた 値 を 設 定 します 注 : このフィールドは 右 詰 めモードでのみ 使 用 されます 使 用 されないビットはマスクされません 9:4 SDSZ R/W 0x1F システム データ サイズ このフィールドには I2S0TXWS 信 号 の High 期 間 または Low 期 間 中 のビット 数 から 1 を 引 いた 値 を 設 定 します 3:0 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 19

21 レジスタ 4: I 2 S 送 信 FIFOリミット (I2STXLIMIT) オフセット 0x00C このレジスタは FIFO サービス 要 求 が 発 行 される FIFO リミット レベルを 設 定 します I 2 S 送 信 FIFOリミット (I2STXLIMIT) ベース: 0x オフセット: 0x00C タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:5 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 4:0 LIMIT R/W 0x00 FIFO リミット このフィールドは FIFO サービス 要 求 が 発 行 される FIFO レべ ルを 設 定 して 割 り 込 みまたは μdma 転 送 要 求 を 生 成 します 送 信 FIFO は FIFO のデータ 数 が LIMIT フィールドで 指 定 さ れたレベルより 少 ない 場 合 にサービス 要 求 を 生 成 します 例 え ば LIMIT フィールドが 8 に 設 定 されている 場 合 は 送 信 FIFO に 残 っているサンプルが 8 より 少 なければサービス 要 求 が 生 成 されます 20

22 レジスタ 5: I 2 S 送 信 割 り 込 みステータスおよびマスク (I2STXISM) オフセット 0x010 このレジスタは 送 信 割 り 込 みステータスを 通 知 し 割 り 込 みマスクを 制 御 します I 2 S 送 信 割 り 込 みステータスおよびマスク (I2STXISM) ベース: 0x オフセット: 0x010 タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:17 予 約 RO 0x000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 16 FFI RO 0 送 信 FIFO サービス 要 求 割 り 込 み 0 FIFO レベルは FIFO リミット 以 上 です 1 FIFO レベルは FIFO リミットより 低 くなっています 15:1 予 約 RO 0x000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 0 FFM R/W 0 FIFO 割 り 込 みマスク 0 FIFO 割 り 込 みはマスクされており CPU に 送 信 さ れません 1 FIFO 割 り 込 みは 割 り 込 みコントローラに 送 信 する ためにイネーブルにされています 21

23 レジスタ 6: I 2 S 送 信 FIFOレベル (I2STXLEV) オフセット 0x018 送 信 FIFO 中 のサンプル 数 は I2STXLEV レジスタを 使 用 して 読 み 出 せます 値 の 範 囲 は 0~16 です ステレオのサ ンプル ペアおよびコンパクト ステレオのサンプル ペアは 2 とカウントされます モノラル サンプルも 2 ずつカウント をインクリメントします 例 えば モノラル サンプルが 4 つある 場 合 は LEVEL フィールドは 8 に 設 定 されます I 2 S 送 信 FIFOレベル (I2STXLEV) ベース: 0x オフセット: 0x018 タイプ: RO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:5 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 4:0 LEVEL RO 0x00 オーディオ サンプルの 数 このフィールドには FIFO の 中 にあるサンプル 数 が 入 っていま す 22

24 レジスタ 7: I 2 S 受 信 FIFOデータ (I2SRXFIFO) オフセット 0x800 重 要 : このレジスタを 読 み 出 す 場 合 は 注 意 してください 読 み 出 しを 実 行 すると ビットのステータスが 変 化 する 可 能 性 があります このレジスタは 32 ビット シリアル オーディオ 受 信 データ レジスタです ステレオ モードでは データは 左 右 左 右 という 順 に 読 み 出 されます I 2 S 受 信 FIFO 設 定 (I2SRXFIFOCFG) レジスタのLRS ビットを 読 み 出 して 次 の 位 置 を 判 断 する 事 ができます コンパクト 16 ビット モードでは ビット[31:16] には 右 サンプルが 入 っており ビット[15:0] には 左 サンプルが 入 っています コンパクト 8 ビット モードでは ビット[15:8]には 右 サンプルが 入 っており ビット[7:0] には 左 サンプルが 入 っています モノラル モードでは 各 32 ビット エントリは 単 一 サンプルになります FIFOが 空 の 場 合 にこのレジスタを 読 み 出 すと 0x という 値 が 返 され 受 信 FIFO 読 み 出 しエラーが 生 成 されます I 2 S 受 信 FIFOデータ (I2SRXFIFO) ベース: 0x オフセット: 0x800 タイプ: RO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:0 RXFIFO RO 0x RX データ 受 信 されたシリアル オーディオ サンプル データ 空 の FIFO を 読 み 出 すと 0x0 という 値 が 返 されます 23

25 レジスタ 8: I 2 S 受 信 FIFO 設 定 (I2SRXFIFOCFG) オフセット 0x804 このレジスタは デュアルチャネル 動 作 用 のサンプルを 構 成 します ステレオ モードでは サンプルが 受 信 FIFO から 読 み 出 されると LRS ビットが 左 と 右 でトグルします モノラル モードでは 左 と 右 両 方 のサンプルが FIFO に 格 納 さ れます FMM ビットを 使 用 して LRP ビットで 決 定 された 通 りに 右 か 左 どちらかのみのサンプルを 読 み 出 すことがで きます コンパクト ステレオ 8 ビットまたは 16 ビット モードでは 左 と 右 両 方 のサンプルが FIFO からの 1 回 のアクセ スで 読 み 出 されます I 2 S 受 信 FIFO 設 定 (I2SRXFIFOCFG) ベース: 0x オフセット: 0x804 タイプ: R/W リセット 0x ビット / 名 称 タイプ リセット 説 明 フィールド 31:3 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 2 FMM R/W 0 FIFO モノラル モード 0 レシーバはステレオ モードです 1 レシーバはモノラル モードです I2SRXCFG レジスタの LRP ビットがクリアされて いる 場 合 は I2S0RXWS 信 号 が Low ( 右 チャネ ル)の 間 にデータが 読 みだされます LRP ビットが セットされると I2S0RXWS 信 号 が High( 左 チャネ ル)の 間 にデータが 読 み 出 されます 1 CSS R/W 0 コンパクト ステレオ サンプルのサイズ 0 レシーバは 16 ビット サンプル サイズのコンパク ト 16 ビット ステレオ モードです 1 レシーバは 8 ビット サンプル サイズのコンパクト 8 ビット ステレオ モードです 0 LRS R/W 0 左 - 右 サンプル 表 示 0 次 に 読 み 出 されるのは 左 サンプルです 1 次 に 読 み 出 されるのは 右 サンプルです このビットは コンパクト ステレオ モードでのみ 意 味 を 持 ちま す 24

26 レジスタ 9: I 2 S 受 信 モジュール 設 定 (I2SRXCFG) オフセット 0x808 このレジスタは 受 信 モジュールの 設 定 を 行 います I 2 S 受 信 モジュール 設 定 (I2SRXCFG) ベース: 0x オフセット: 0x808 タイプ: R/W リセット 0x1400.7DF0 ビット / フィールド 名 称 タイプ リセット 説 明 31:30 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 29 JST R/W 0 入 力 データの 左 右 詰 め 設 定 0 データは 左 詰 めです 1 データは 右 詰 めです 28 DLY R/W 1 データ 遅 延 0 データは I2S0RXSCK の SCP ビットで 定 義 され た 次 のラッチング エッジでラッチされます 左 詰 め または 右 詰 めモードでは このビットがクリアになっ ている 必 要 があります 1 データがラッチされる 前 に I2S0RXWSのエッジか らのI2S0RXSCK1 つ 分 の 遅 延 が 挿 入 されます I 2 S モードではこのビットを 設 定 する 必 要 がありま す 27 SCP R/W 0 SCLK の 極 性 0 I2S0RXSCK の 立 ち 上 がりエッジでデータがラッチ され 立 ち 下 りエッジで I2S0RXWS 信 号 (MSL ビッ トがセットされた 場 合 )が 送 信 されます 1 I2S0RXSCK の 立 ち 下 がりエッジでデータがラッチ され 立 ち 上 がりエッジで I2S0RXWS 信 号 (MSL ビットがセットされた 場 合 )が 送 信 されます 26 LRP R/W 1 左 / 右 クロックの 極 性 0 ステレオ モードでは 左 チャネル データの 送 信 中 に I2S0RXWS が High になります モノラル モードでは I2S0RXWS 信 号 が Low( 右 25

27 チャネル)の 間 にデータが 読 み 出 されます 1 ステレオ モードでは 右 チャネル データの 送 信 中 に I2S0RXWS が High になります モノラル モードでは I2S0RXWS 信 号 が High( 左 チャネル)の 間 にデータが 読 み 出 されます 25 予 約 RO 0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 24 RM R/W 0 読 み 出 しモード このビットは 受 信 データを 受 信 して FIFO に 格 納 するためのモ ードを 選 択 します 0 ステレオ/モノラル モード I2SRXFIFOCFG の FMM ビットがステレオまたは モノラル FIFO 読 み 出 し 動 作 を 指 定 します 1 コンパクト ステレオ モード 左 / 右 サンプルがパッキングされます 8 ビット/16 ビ ットのサンプル サイズ 選 択 については I2SRXFIFOCFG を 参 照 してください 23 予 約 RO 0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 22 MSL R/W 0 SCLK マスタ/スレーブ 0 レシーバはスレーブであり 外 部 の I2S0RXSCK 信 号 と I2S0RXWS 信 号 を 使 用 します 1 レシーバはマスタであり 内 部 で 生 成 された I2S0RXSCK 信 号 と I2S0RXWS 信 号 を 使 用 しま す 21:16 予 約 RO 0x00 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 15:10 SSZ R/W 0x1F サンプル サイズ このフィールドには サンプルのビット 数 から 1 を 引 いた 値 を 設 定 します 9:4 SDSZ R/W 0x1F システム データ サイズ このフィールドには I2S0RXWS 信 号 の High 期 間 または Low 期 間 中 のビット 数 から 1 を 引 いた 値 を 設 定 します 3:0 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 26

28 レジスタ 10: I 2 S 受 信 FIFOリミット (I2SRXLIMIT) オフセット 0x80C このレジスタは FIFO サービス 要 求 が 発 行 される FIFO リミット レベルを 設 定 します I 2 S 受 信 FIFOリミット (I2SRXLIMIT) ベース: 0x オフセット: 0x80C タイプ: R/W リセット 0x0000.7FFF ビット / フィールド 名 称 タイプ リセット 説 明 31:16 予 約 RO 0x0000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 15:5 予 約 RO 0x7FF 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 4:0 LIMIT R/W 0x1F FIFO リミット このフィールドは FIFO サービス 要 求 が 発 行 される FIFO レべ ルを 設 定 して 割 り 込 みまたは μdma 転 送 要 求 を 生 成 します 受 信 FIFO は FIFO のデータ 数 が LIMIT フィールドで 指 定 さ れたレベルより 多 い 場 合 にサービス 要 求 を 生 成 します 例 え ば LIMIT フィールドが 4 に 設 定 されている 場 合 は 受 信 FIFO に 残 っているサンプルが 4 より 多 ければサービス 要 求 が 生 成 されます 27

29 レジスタ 11: I 2 S 受 信 割 り 込 みステータスおよびマスク (I2SRXISM) オフセット 0x810 このレジスタは 受 信 割 り 込 みステータスを 通 知 し 割 り 込 みマスクを 制 御 します I 2 S 受 信 割 り 込 みステータスおよびマスク (I2SRXISM) ベース: 0x オフセット: 0x810 タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:17 予 約 RO 0x000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 16 FFI RO 0 受 信 FIFO サービス 要 求 割 り 込 み 0 FIFO レベルは FIFO リミット 以 下 です 1 FIFO レベルは FIFO リミットより 高 くなっています 15:1 予 約 RO 0x000 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 0 FFM R/W 0 FIFO 割 り 込 みマスク 0 FIFO 割 り 込 みはマスクされ CPU に 送 られませ ん 1 FIFO 割 り 込 みはイネーブルになり 割 り 込 みコント ローラへ 送 られます 28

30 レジスタ 12: I 2 S 受 信 FIFOレベル (I2SRXLEV) オフセット 0x818 受 信 FIFO 中 のサンプル 数 は I2SRXLEV レジスタを 使 用 して 読 み 出 せます 値 の 範 囲 は 0~16 です ステレオのサ ンプル ペアおよびコンパクト ステレオのサンプル ペアは 2 とカウントされます モノラル サンプルも 2 ずつカウント をインクリメントします 例 えば モノラル サンプルが 4 つある 場 合 は LEVEL フィールドは 8 に 設 定 されます I 2 S 受 信 FIFOレベル (I2SRXLEV) ベース: 0x オフセット: 0x818 タイプ: RO リセット 0x ビット / 名 称 タイプ リセット 説 明 フィールド 31:5 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 4:0 LEVEL RO 0x00 オーディオ サンプルの 数 このフィールドには FIFO 中 にあるサンプル 数 が 入 っていま す 29

31 レジスタ 13: I 2 Sモジュール 設 定 (I2SCFG) オフセット 0xC00 このレジスタは 送 信 シリアル エンジンと 受 信 シリアル エンジンをイネーブルにし I2S0TXMCLK 信 号 と I2S0RXMCLK 信 号 のソースを 設 定 します I 2 Sモジュール 設 定 (I2SCFG) ベース: 0x オフセット: 0xC00 タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:6 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 5 RXSLV R/W 0 外 部 I2S0RXMCLK の 使 用 0 レシーバは 内 部 で 生 成 された MCLK を I2S0RXMCLK 信 号 として 使 用 します I2S0RXMCLK をプログラムする 方 法 については P730 の クロック 制 御 を 参 照 してください 1 レシーバは 外 部 の I2S0RXMCLK 信 号 を 使 用 しま す 4 TXSLV R/W 0 外 部 I2S0TXMCLK の 使 用 0 トランスミッタは 内 部 で 生 成 された MCLK を I2S0TXMCLK 信 号 として 使 用 します I2S0TXMCLK をプログラムする 方 法 については P730 の クロック 制 御 を 参 照 してください 1 トランスミッタは 外 部 の I2S0TXMCLK 信 号 を 使 用 します 3:2 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 RXEN R/W 0 シリアル 受 信 エンジンのイネーブル 0 シリアル 受 信 エンジンをディセーブルにします 1 シリアル 受 信 エンジンをイネーブルにします 0 TXEN R/W 0 シリアル 送 信 エンジンのイネーブル 0 シリアル 送 信 エンジンをディセーブルにします 1 シリアル 送 信 エンジンをイネーブルにします 30

32 レジスタ 14: I 2 S 割 り 込 みマスク (I2SIM) オフセット 0xC10 このレジスタは CPU に 対 して 割 り 込 みをマスクします I 2 S 割 り 込 みマスク (I2SIM) ベース: 0x オフセット: 0xC10 タイプ: R/W リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:6 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 5 RXREIM R/W 0 受 信 FIFO 読 み 出 しエラー 0 受 信 FIFO 読 み 出 しエラー 割 り 込 みはマスクされ CPU に 送 られません 1 受 信 FIFO 読 み 出 しエラーはイネーブルであり 割 り 込 みコントローラへ 送 られます 4 RXSRIM R/W 0 受 信 FIFO サービス 要 求 0 受 信 FIFO サービス 要 求 割 り 込 みはマスクされ CPU に 送 られません 1 受 信 FIFO サービス 要 求 はイネーブルであり 割 り 込 みコントローラへ 送 られます 3:2 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 TXWEIM R/W 0 送 信 FIFO 書 き 込 みエラー 0 送 信 FIFO 書 き 込 みエラー 割 り 込 みはマスクされ CPU に 送 られません 1 送 信 FIFO 書 き 込 みエラーはイネーブルであり 割 り 込 みコントローラへ 送 られます 0 TXSRIM R/W 0 送 信 FIFO サービス 要 求 0 送 信 FIFO サービス 要 求 割 り 込 みはマスクされ CPU に 送 られません 1 送 信 FIFO サービス 要 求 はイネーブルであり 割 り 込 みコントローラへ 送 られます 31

33 レジスタ 15: I 2 Sロウ 割 り 込 みステータス (I2SRIS) オフセット 0xC14 このレジスタは マスクされていない 割 り 込 みステータスを 読 み 出 します I 2 Sロウ 割 り 込 みステータス (I2SRIS) ベース: 0x オフセット: 0xC14 タイプ: RO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:6 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 5 RXRERIS RO 0 受 信 FIFO 読 み 出 しエラー 1 受 信 FIFO 読 み 出 しエラー 割 り 込 みが 発 生 しまし た 0 割 り 込 みなし このビットは I2SIC レジスタの RXREIC ビットをセットするこ とでクリアされます 4 RXSRRIS RO 0 受 信 FIFO サービス 要 求 1 受 信 FIFO サービス 要 求 割 り 込 みが 発 生 しました 0 割 り 込 みなし 受 信 FIFO のレベルが I2SRXLIMIT レジスタの LIMIT フィ ールドでプログラムされた 値 より 小 さい 値 に 下 がった 場 合 は このビットがクリアされます 3:2 予 約 RO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 TXWERIS RO 0 送 信 FIFO 書 き 込 みエラー 1 送 信 FIFO 書 き 込 みエラー 割 り 込 みが 発 生 しまし た 0 割 り 込 みなし このビットは I2SIC レジスタの TXWEIC ビットをセットするこ とでクリアされます 0 TXSRRIS RO 0 送 信 FIFO サービス 要 求 32

34 1 送 信 FIFO サービス 要 求 割 り 込 みが 発 生 しました 0 割 り 込 みなし 送 信 FIFO のレベルが I2STXLIMIT レジスタの LIMIT フィ ールドでプログラムされた 値 より 大 きい 値 に 上 がった 場 合 は このビットがクリアされます 33

35 レジスタ 16: I 2 Sマスク 割 り 込 みステータス (I2SMIS) オフセット 0xC18 このレジスタは マスク 割 り 込 みステータスを 読 み 出 します マスクは I2SIM レジスタで 定 義 されます I 2 Sマスク 割 り 込 みステータス (I2SMIS) ベース: 0x オフセット: 0xC18 タイプ: RO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:6 予 約 RO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 5 RXRERIS RO 0 受 信 FIFO 読 み 出 しエラー 1 受 信 FIFO 読 み 出 しエラーが 原 因 で マスクされて いない 割 り 込 みが 通 知 されました 0 割 り 込 みは 発 生 していないか マスクされていま す このビットは I2SIC レジスタの RXREIC ビットをセットするこ とでクリアされます 4 RXSRMIS RO 0 受 信 FIFO サービス 要 求 1 受 信 FIFO サービス 要 求 が 原 因 で マスクされてい ない 割 り 込 みが 通 知 されました 0 割 り 込 みは 発 生 していないか マスクされていま す 受 信 FIFO のレベルが I2SRXLIMIT レジスタの LIMIT フィ ールドでプログラムされた 値 より 小 さい 値 に 下 がった 場 合 は このビットがクリアされます 3:2 予 約 RO 0s0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 TXWEMIS RO 0 送 信 FIFO 書 き 込 みエラー 1 送 信 FIFO 書 き 込 みエラーが 原 因 で マスクされて いない 割 り 込 みが 通 知 されました 0 割 り 込 みは 発 生 していないか マスクされていま す 34

36 このビットは I2SIC レジスタの TXWEIC ビットをセットすること でクリアされます 0 TXSRMIS RO 0 送 信 FIFO サービス 要 求 値 説 明 1 送 信 FIFO サービス 要 求 が 原 因 で マスクされてい ない 割 り 込 みが 通 知 されました 0 割 り 込 みは 発 生 していないか マスクされていま す 送 信 FIFO のレベルが I2STXLIMIT レジスタの LIMIT フィ ールドでプログラムされた 値 より 大 きい 値 に 上 がった 場 合 は このビットがクリアされます 35

37 レジスタ 17: I 2 S 割 り 込 みクリア (I2SIC) オフセット 0xC1C このレジスタのビットに 1 を 書 き 込 むことにより 対 応 する 割 り 込 みがクリアされます I 2 S 割 り 込 みクリア (I2SIC) ベース: 0x オフセット: 0xC1C タイプ: WO リセット 0x ビット / フィールド 名 称 タイプ リセット 説 明 31:6 予 約 WO 0x 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 5 RXREIC WO 0 受 信 FIFO 読 み 出 し エラー このビットに 1 を 書 き 込 むと I2CRIS レジスタの RXRERIS ビットと I2CMIS レジスタの RXREMIS ビットがクリアされま す 4:2 予 約 WO 0x0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 1 TXWEIC WO 0 送 信 FIFO 書 き 込 みエラー このビットに 1 を 書 き 込 むと I2CRIS レジスタの TXWERIS ビ ットと I2CMIS レジスタの TXWEMIS ビットがクリアされます 0 予 約 WO 0 予 約 ビットの 値 はソフトウェアで 使 用 しないでください 将 来 の 36