1 Architectural Overview

Transcription

1 Stellaris LM3S9B96 Microcontroller 1 章 アーキテクチャの 概 要 JAJU116 SPMS182D 翻 訳 版 (1 章 ) 最 新 の 英 語 版 : この 資 料 は Texas Instruments Incorporated(TI)が 英 文 で 記 述 した 資 料 を 皆 様 のご 理 解 の 一 助 として 頂 くために 日 本 テキサ ス インスツルメンツ( 日 本 TI)が 英 文 から 和 文 へ 翻 訳 して 作 成 したものです 資 料 によっては 正 規 英 語 版 資 料 の 更 新 に 対 応 して いないものがあります 日 本 TI による 和 文 資 料 は あくまでも TI 正 規 英 語 版 をご 理 解 頂 くための 補 助 的 参 考 資 料 としてご 使 用 下 さい 製 品 のご 検 討 およびご 採 用 にあたりましては 必 ず 正 規 英 語 版 の 最 新 資 料 をご 確 認 下 さい TI および 日 本 TI は 正 規 英 語 版 にて 更 新 の 情 報 を 提 供 しているにもかかわらず 更 新 以 前 の 情 報 に 基 づいて 発 生 した 問 題 や 障 害 等 につきましては 如 何 なる 責 任 も 負 いません

2 JAJU116 1 アーキテクチャの 概 要 テキサス インスツルメンツ 社 は 32 ビット マイクロコントローラの 性 能 と ARM Cortex-M3 ベースのマイ クロコントローラの 持 つ 最 大 限 の 利 点 をマイクロコントローラ 市 場 に 幅 広 く 提 供 している 業 界 のリーダー 企 業 です 現 在 8 ビットまたは 16 ビットの MCU を 使 用 しているユーザーは Cortex-M3 ベースの Stellaris を 使 用 することによって 開 発 ツール ソフトウェア および 業 界 の 知 識 を 組 み 合 わせた 強 力 なエコシステムを 容 易 に 構 築 することができます Stellaris に 移 行 すれば 設 計 者 は 優 れたツール 小 型 のコード フットプリント および 優 れた 性 能 から 恩 恵 を 得 ることができます さらに 重 要 なことは 1 ドルの 製 品 から 1 GHz の 製 品 まで 互 換 性 のあるロードマップを 使 用 することによって 設 計 者 が ARM エコシステムの 開 発 に 確 実 に 参 入 できる ことです 現 在 32 ビット MCU を 使 用 しているユーザーは Stellaris ファミリによって 業 界 初 の Cortex-M3 および Thumb-2 命 令 セット 環 境 を 利 用 できます 応 答 速 度 が 非 常 に 速 い Thumb-2 テクノロジ ーでは 16 ビットと 32 ビットの 両 方 の 命 令 が 結 合 されており コード 密 度 と 性 能 の 最 適 なバランスを 実 現 して います Thumb-2 はメモリーの 使 用 量 が 純 粋 な 32 ビット コードよりも 26 パーセント 少 ないため システム コストを 削 減 しますが その 一 方 で 25 パーセントも 上 回 る 性 能 を 提 供 します ARM Cortex -M3 テクノロジ ーをベースにした 最 初 のコントローラである Texas Instruments Stellaris ファミリ マイクロコントローラは コ ストが 重 視 される 組 込 み 型 マイクロコントローラのアプリケーション 用 に 高 性 能 の 32 ビット コンピューティン グをもたらします これらの 先 駆 的 な 部 品 によって 32 ビットのパフォーマンスを 従 来 の 8 ビットや 16 ビッ ト デバイスと 同 等 のコストで 手 にすることができます しかも すべてがスモール フットプリントのパッケージ 1 つに 格 納 されています LM3S9B96 マイクロコントローラの 主 な 機 能 は 次 のとおりです ARM Cortex -M3 プロセッサ コア - 80 MHz で 動 作 100 DMIPS のパフォーマンス - ARM Cortex SysTick タイマー - ネスト 型 ベクタ 割 り 込 みコントローラ (NVIC) オンチップ メモリー - 最 大 50 MHz の 256 KB シングルサイクル フラッシュ メモリー プリフェッチ バッファにより 50 MHz を 上 回 るパフォーマンスを 発 揮 - 96 KB シングルサイクル SRAM - StellarisWare ソフトウェアを 搭 載 した 内 部 ROM: Stellaris ペリフェラル ドライバ ライブラリ Stellaris ブート ローダー SafeRTOS カーネル 新 暗 号 規 格 (AES: Advanced Encryption Standard) 暗 号 化 テーブル 巡 回 冗 長 検 査 (CRC: Cyclic Redundancy Check) エラー 検 出 機 能 Stellaris LM3S9B96 Microcontroller Data Sheet (Rev. D) 1 章 翻 訳 版

3 外 部 ペリフェラル インターフェイス (EPI) - 外 部 ペリフェラル 用 の 8/16/32 ビット 専 用 パラレル バス - SDRAM SRAM/ フラッシュ メモリー FPGA CPLD をサポート アドバンスト シリアル インテグレーション - IEEE 1588 PTP ハードウェア サポートによる 10/100 イーサネット MAC および PHY - 2 つの CAN 2.0 A/B コントローラ - USB 2.0 OTG/ ホスト / デバイス - IrDA および ISO 7816 をサポートする 3 つの UART (うち 1 つはフル モデム 制 御 UART ) - 2 つのI 2 C モジュール - 2 つの 同 期 シリアル インターフェイス (SSI) モジュール - I 2 S (Integrated Interchip Sound) モジュール システム インテグレーション - ダイレクト メモリー アクセス (DMA: Direct Memory Access) コントローラ - オンチップ 高 精 度 16 MHz 発 振 回 路 を 含 むシステム コントロールとクロック - 4 個 の 32 ビット タイマー ( 最 大 8 個 の 16 ビット タイマー) - 8 本 の CCP (Capture Compare PWM) ピン - リアルタイム クロック - 2 つのウォッチドッグ タイマー 1 つのタイマーでメイン 発 振 回 路 を 制 御 1 つのタイマーで 高 精 度 内 部 発 振 回 路 を 制 御 - 最 大 65 個 の GPIO ( 構 成 によって 異 なる) フレキシブルなピン マルチプレクシングにより GPIO としても 複 数 のペリフェラル 機 能 の 1 つ としても 使 用 可 能 駆 動 機 能 は ma のいずれかに 独 立 して 設 定 可 能 最 大 4 つの GPIO による 18 ma 駆 動 機 能 アドバンスト モーション コントロール - モーションおよびエネルギー アプリケーション 用 の 8 本 のアドバンスト PWM 出 力 - 4 本 の 障 害 入 力 により シャットダウン 待 ち 時 間 を 短 縮 - 2 本 の 直 角 位 相 エンコーダ 入 力 (QEI: Quadrature Encoder Input) アナログ - 16 本 のアナログ 入 力 チャネルと 100 万 サンプル / 秒 のサンプル レートを 持 つ 2 つの 10 ビッ ト A/D コンバータ (ADC) - 3 つのアナログ コンパレータ - 16 個 のデジタル コンパレータ - オンチップ 電 圧 レギュレータ

4 JTAG および ARM シリアル ワイヤ デバッグ (SWD) 100 ピン LQFP および 108 ボール BGA パッケージ 工 業 温 度 範 囲 (-40 C ~ 85 C) 対 応 LM3S9B96 は 遠 隔 監 視 システム 電 子 POS 端 末 検 査 測 定 機 器 ネットワーク アプライアンスとスイッ チ ファクトリ オートメーション HVAC ( 換 気 空 調 設 備 ) やビル 管 理 ゲーム 機 器 モーション コントロール 医 療 機 器 防 火 設 備 などへの 工 業 的 利 用 を 対 象 としています また LM3S9B96 マイクロコントローラは 広 範 囲 に 適 用 可 能 な ARM の 開 発 ツール SoC (System-on-Chip) インフラストラクチャ IP アプリケーション および 大 きなユーザー コミュニティという 利 点 を もちます さらに ARM の Thumb と 互 換 性 をもつ Thumb-2 命 令 セットを 使 用 してメモリー 要 件 を 軽 減 し その 結 果 コストも 削 減 します そのうえ LM3S9B96 マイクロコントローラは 広 範 な Stellaris ファミリのすべ ての 製 品 とコードに 互 換 性 をもち ユーザーの 細 かいニーズにフレキシブルに 適 合 します テキサス インスツルメンツは 評 価 ボードと 開 発 ボード ホワイト ペーパーとアプリケーション ノート 使 いや すいペリフェラル ドライバ ライブラリを 提 供 し また 強 力 なサポート 販 売 代 理 店 ネットワークによって 完 璧 なソリューションをすばやく 市 場 に 投 入 します Stellaris ファミリ デバイスのオーダ 情 報 については Ordering and Contact Information を 参 照 してください 1.1 機 能 概 要 LM3S9B96 マイクロコントローラの 機 能 の 概 要 を 以 降 の 節 で 説 明 します 括 弧 内 のページ 番 号 は その 機 能 が 詳 細 に 説 明 されている 場 所 を 示 しています オーダ 情 報 およびサポート 情 報 については Ordering and Contact Information を 参 照 してください ARM Cortex -M3 ARM Cortex -M3 プロセッサ コアと 命 令 セット 内 蔵 システム タイマー (SysTick) および ネスト 型 ベクタ 割 り 込 みコントローラの 概 要 を 以 降 の 節 で 説 明 します プロセッサ コア (71 ページを 参 照 ) LM3S9B96 マイクロコントローラを 含 め Stellaris ファミリのすべての 製 品 は ARM Cortex -M3 プロセッ サ コアを 中 心 に 設 計 されています ARM Cortex-M3 プロセッサは 優 れたコンピューティング パフォーマンス を 誇 り 割 り 込 みに 対 する 類 のないシステム 応 答 を 提 供 し 最 小 限 のメモリー 実 装 ピン 数 の 削 減 および 低 消 費 電 力 といった 要 求 を 満 たす 高 性 能 かつ 低 コストのプラットフォームの 中 核 を 成 します スモール フットプリントの 組 込 みアプリケーション 用 に 最 適 化 された 32 ビット ARM Cortex -M3 v7m アーキテクチャ

5 高 速 割 り 込 み 処 理 を 組 み 合 わせた 優 れた 処 理 性 能 Thumb-2 は 16 ビットと 32 ビットの 命 令 セットを 組 み 合 わせて 使 用 し 32 ビット ARM コアに 期 待 さ れる 高 性 能 を 通 常 は 8 ビットや 16 ビットのデバイスに 適 用 されるほどのコンパクトなメモリー サイズ で 実 現 します マイクロコントローラ クラスのアプリケーションに 必 要 な 典 型 的 なメモリー 容 量 は 数 キロ バイト 程 度 です - シングルサイクルの 乗 算 命 令 とハードウェアによる 除 算 - アトミックなビット 操 作 (ビット バンディング) で 最 大 のメモリー 使 用 量 と 合 理 的 なペリフェラル 制 御 を 実 現 - 非 整 列 データ アクセスにより データをメモリーに 効 率 的 にパック 高 速 なコード 実 行 により プロセッサ クロックの 低 速 化 やスリープ モード 時 間 の 延 長 が 可 能 命 令 用 とデータ 用 の 分 離 したバスを 特 徴 とするハーバード アーキテクチャ 効 率 的 なプロセッサ コア システム およびメモリー ハードウェアによる 除 算 と 高 速 な 乗 算 器 時 間 が 重 視 されるアプリケーションにおいて 確 定 的 な 高 性 能 割 り 込 み 処 理 保 護 されたオペレーティング システム 機 能 に 対 して 特 権 モードを 提 供 するメモリー 保 護 ユニット (MPU) 広 範 なブレークポイントとトレース 機 能 を 備 えた 高 度 なシステム デバッグ シリアル ワイヤ デバッグとシリアル ワイヤ トレースで デバッグとトレースに 必 要 なピン 数 を 削 減 ARM7 プロセッサ ファミリからの 移 行 で パフォーマンスと 電 力 効 率 を 向 上 シングルサイクル フラッシュ メモリー 使 用 量 の 最 適 化 スリープ モード 内 蔵 により 超 低 消 費 電 力 を 実 現 80 MHz の 動 作 1.25 DMIPS/MHz

6 71 ページの ARM Cortex-M3 Processor Core (ARM Cortex-M3 プロセッサ コア) で ARM コアの 概 要 を 説 明 します コアの 詳 細 については ARM Cortex -M3 Technical Reference Manual を 参 照 してくださ い システム タイマー (SysTick) (81 ページを 参 照 ) ARM Cortex-M3 には システム タイマー SysTick が 内 蔵 されています SysTick は 書 き 込 み 時 にクリア され ゼロになると 初 期 値 に 戻 る フレキシブルな 制 御 メカニズムをもつシンプルなデクリメント 式 24 ビット カ ウンタを 備 えています 本 カウンタは 様 々な 用 途 で 用 いることができます 例 えば; RTOS の Tick 生 成 タイマーとして(プログラマブルな 周 期 ( 例 :100 Hz) でイベントを 発 生 や SysTick ルーチ ンを 起 動 するなど) 高 速 なアラーム タイマーとして 可 変 なアラームタイマーとして またはシグナルを 生 成 するタイマーとして - 基 準 クロックを 基 に 間 隔 を 設 定 し 設 定 値 は 動 的 に 変 更 させることができる シンプルなタイマーとして 時 間 計 測 や 周 期 の 生 成 特 定 の 時 間 内 に 処 理 が 終 えられるか 否 かを 判 断 し 内 部 クロックのコントロールを 行 う 動 的 なクロック 管 理 制 御 として SysTick 制 御 およびステータスレジスタの COUNTFLAG ビットは 指 定 した 時 間 内 に 処 理 が 完 了 したかを 判 断 するために 使 用 することができる ネスト 型 ベクタ 割 り 込 みコントローラ (NVIC) LM3S9B96 コントローラは ARM ネスト 型 ベクタ 割 り 込 みコントローラ (NVIC) を 備 えています NVIC と Cortex-M3 は ハンドラ モードで すべての 例 外 に 優 先 順 位 をつけて 処 理 します 例 外 が 発 生 するとプロセッ サ 状 態 が 自 動 的 にスタックに 格 納 され 割 り 込 みサービス ルーチン (ISR) が 終 了 すると 自 動 的 にスタックか らリストアされます 状 態 の 保 存 と 並 行 して 割 り 込 みベクタがフェッチされるため 割 り 込 みを 効 率 的 に 実 行 する ことができます また プロセッサはテール チェーンをサポートしており 状 態 の 保 存 とリストア 時 のオーバーヘ ッドなしに 連 続 して 割 り 込 みを 実 行 できます ソフトウェアは 7 つの 例 外 (システム ハンドラ) と 53 の 割 り 込 みに 対 して 8 つの 優 先 度 レベルを 設 定 でき ます 確 定 的 な 高 速 割 り 込 み 処 理 : 常 に 12 サイクル またはテール チェーンで 6 サイクル 安 全 性 が 重 視 されるアプリケーション 用 に 外 部 からのノン マスカブル 割 り 込 み (NMI) を NMI ハンドラ で 即 座 に 実 行 可 能 割 り 込 みの 動 的 な 再 優 先 順 位 付 け

7 必 要 なレジスタ 操 作 をハードウェアで 実 現 することによる 例 外 割 り 込 み 処 理 NVIC コントローラと 割 り 込 みマップの 概 要 を 87 ページの Interrupts ( 割 り 込 み) で 説 明 します 例 外 と 割 り 込 みの 詳 細 は ARM Cortex -M3 Technical Reference Manual をご 覧 ください オンチップ メモリー オンチップ メモリー モジュールについて 以 降 の 節 で 説 明 します SRAM LM3S9B96 マイクロコントローラは 96 KB のシングルサイクル オンチップ SRAM を 備 えています Stellaris デバイスの 内 部 SRAM は デバイス メモリー マップのオフセット 0x に 配 置 されてい ます 読 み 取 り- 変 更 - 書 き 込 み (RMW) 処 理 は 非 常 に 時 間 がかかるため ARM では 新 しい Cortex-M3 プロセッ サにビット バンディング テクノロジーを 導 入 しました ビット バンドが 有 効 なプロセッサでは メモリー マップ 上 の 特 定 の 領 域 (SRAM およびペリフェラル 空 間 ) をアドレス エイリアスとして 利 用 することによって 一 度 の アトミック 操 作 で 個 々のビットにアクセスすることができます SRAM とのデータ 転 送 はマイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 して 行 われま す フラッシュ メモリー LM3S9B96 マイクロコントローラは 256 KB のシングルサイクル オンチップ フラッシュ メモリーを 備 えてい ます (50 MHz を 超 える 製 品 では コードが 連 続 な 場 合 フラッシュ メモリーに 1 サイクルでアクセスできます 分 岐 では 1 サイクルのストールが 発 生 します) フラッシュ メモリーは 個 別 に 消 去 可 能 な 2 KB ブロックの セットで 構 成 されています ブロックを 消 去 すると ブロック 内 のすべての 内 容 が 1 にリセットされます これらのブロックは 個 別 に 保 護 可 能 な 2 KB ブロックのセットとしてペアになります 各 ブロックは 読 み 取 り 専 用 または 実 行 専 用 として 指 定 することによって それぞれレベルの 異 なったコード 保 護 を 行 うことができます 読 み 取 り 専 用 ブロックは 内 容 が 変 更 できないように 保 護 されており 消 去 も 書 き 込 みもできません 実 行 専 用 ブロックは 消 去 も 書 き 込 みもできず コントローラ 命 令 フェッチ メカニズムによって 読 み 取 ることのみ 可 能 です したがって 実 行 専 用 ブロックの 内 容 は コントローラとデバッガのどちらからも 読 み 取 りできないよ うに 保 護 されます ROM LM3S9B96 ROM は 次 のソフトウェアおよびプログラムによってあらかじめプログラムされています Stellaris ペリフェラル ドライバ ライブラリ Stellaris ブート ローダー

8 SafeRTOS プリエンプティブ リアルタイム カーネル AES (Advanced Encryption Standard) 暗 号 化 テーブル 巡 回 冗 長 検 査 (CRC) エラー 検 出 機 能 Stellaris ペリフェラル ドライバ ライブラリは オンチップ ペリフェラルを 制 御 する ブート ローダー 機 能 付 き の 無 償 ソフトウェア ライブラリです このライブラリは ポーリングまたは 割 り 込 み 駆 動 型 のペリフェラル サポ ートを 選 択 することによって ペリフェラルの 初 期 化 と 制 御 機 能 の 両 方 を 実 行 します さらに このライブラリは ARM Cortex -M3 コアの 優 れた 割 り 込 みパフォーマンスを 十 分 に 活 用 するよう 設 計 されています 特 殊 なプ ラグマや カスタム アセンブリ コードのプロローグ 機 能 エピローグ 機 能 は 必 要 ありません インフィールドの プログラマビリティを 必 要 とするアプリケーションに 対 しては 無 償 の Stellaris ブート ローダーがアプリケー ション ローダーとして 動 作 可 能 で インフィールドのファームウェア 更 新 をサポートします また ROM には SafeRTOS プリエンプティブ リアルタイム カーネルも 含 まれています このスモール フ ットプリントのカーネルは 指 定 レベルの 信 頼 性 が 必 要 とされるアプリケーションにおいて 簡 単 に 使 用 できるよう に 設 計 されています SafeRTOS を 使 用 することによって 設 計 が 確 定 した 製 品 を ローリスクかつローコストですばやく 市 場 に 投 入 することができます AES (Advanced Encryption Standard) は 米 国 政 府 が 使 用 する 公 的 に 定 義 された 暗 号 化 規 格 です AES は 十 分 なパフォーマンスとサイズをもつ 強 力 な 暗 号 化 方 式 です さらに ハードウェアとソフトウェアの 両 方 に おいて 高 速 であり 実 装 が 比 較 的 簡 単 で また 必 要 なメモリーもわずかです テキサス インスツルメンツの 暗 号 化 パッケージでは 全 ソース コードが 提 供 されており また 劣 等 一 般 公 有 使 用 許 諾 (LGPL) ソースに 基 づい ています LGPL は アプリケーションのコピーレフトを 示 すことなく アプリケーション 内 でコードを 使 用 できるこ とを 意 味 しています (コードは 自 動 的 にオープン ソースにはなりません) ただし パッケージ ソースの 変 更 は オープン ソースにする 必 要 があります CRC は あるデータ 範 囲 の 内 容 が 以 前 検 査 したときと 同 じか 検 証 する 技 術 です この 技 術 は 受 け 取 ったメ ッセージが 正 しいかどうか ( 伝 送 中 に 何 も 失 われておらず また 変 更 されていないこと) の 検 証 圧 縮 解 除 後 のデータの 検 証 またフラッシュ メモリーの 内 容 が 変 更 されていないかどうかの 検 証 およびその 他 のデータ の 検 証 が 必 要 な 場 合 に 使 用 できます CRC は 変 更 をより 容 易 に 捕 捉 できるため すべてのビットを XOR するなどの 単 純 なチェックサムよりも 優 れています 外 部 ペリフェラル インターフェイス 外 部 ペリフェラル インターフェイス (EPI) は パラレル パスを 使 用 して 外 部 デバイスへのアクセスを 提 供 しま す SSI や UART I 2 C などの 通 信 ペリフェラルとは 異 なり EPI は 外 部 ペリフェラルとメモリーに 対 するバ

9 スのように 動 作 するよう 設 計 されています EPI の 主 な 機 能 は 次 のとおりです 外 部 ペリフェラルおよびメモリー 用 の 8/16/32 ビット 専 用 パラレル バス データ バス 幅 に 関 係 なく 連 続 的 なメモリー アクセスをサポートするメモリー インタフェースにより SDRAM SRAM および フラッシュ メモリーから 直 接 コードを 実 行 可 能 ブロッキングおよび 非 ブロッキングでの 読 み 取 り 内 部 書 き 込 み FIFO を 使 用 することにより プロセッサをタイミングの 詳 細 から 分 離 マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - 読 み 取 り 用 と 書 き 込 み 用 でチャネルを 分 離 - 内 部 非 ブロッキング 読 み 取 り FIFO (NBRFIFO) に 対 してプログラマブル レベルでアサートされる 読 み 取 りチャネル 要 求 - 内 部 書 き 込 み FIFO (WFIFO) が 空 のときにアサートされる 書 き 込 みチャネル 要 求 EPI は SDRAM (Synchronous Dynamic Random Access Memory) モード 従 来 のホスト バス モード および 汎 用 モードの 3 つの 主 要 な 機 能 モードをサポートします また EPI モジュールは カスタム GPIO も 提 供 します ただし 通 常 の GPIO とは 異 なり EPI モジュールは 通 信 メカニズムと 同 じ 方 法 で FIFO を 使 用 し クロックによって 速 度 を 制 御 します SDRAM (Synchronous Dynamic Random Access Memory) モード - 最 大 50 MHz で x16 (シングル データ レート) SDRAM をサポート - 最 大 64 MB (512 メガビット) の 低 コスト SDRAM をサポート - すべてのバンク / 行 に 対 する 自 動 的 なリフレッシュとアクセス - 最 小 限 の 電 力 供 給 でデータをアクティブに 保 つスリープ / スタンバイ モード - アドレス / データ インターフェイスのマルチプレックス 化 によるピン 数 の 削 減 ホスト バス モード - 従 来 の x8 および x16 MCU バス インターフェイス 機 能 - PIC ATmega 8051 などと 同 様 のデバイス 互 換 性 オプション - 非 マルチプレックス モードでは 最 大 1 MB マルチプレックス モードでは 256 MB (バイト セレクト なしのホスト バス 16 モードで 512 MB) のアドレッシングで SRAM NOR フラッシュ メモリー お よび 他 のデバイスへアクセス - アドレスとデータのマルチプレックス/ 非 マルチプレックス モードの 両 方 をサポート - 外 部 FIFO (XFIFO) EMPTY 信 号 と 外 部 FIFO (XFIFO) FULL 信 号 によって 非 アドレス FIFO

10 x8 および FIFO x16 インターフェイスに 対 応 する 様 々なデバイスへアクセス - 読 み 取 りおよび 書 き 込 みデータ 待 機 状 態 カウンタによる 速 度 の 制 御 - ALE CSn デュアル CSn およびデュアル CSn での ALE を 含 むチップ セレクト モード - 手 動 によるチップの 有 効 化 (または 追 加 のアドレス ピンを 使 用 ) 汎 用 モード - CPLD および FPGA との 高 速 通 信 のためのワイド パラレル インターフェイス - 最 大 32 ビットのデータ 幅 - 最 大 150 MB/ 秒 のデータ レート - 4 ビットから 20 ビットのアドレス サイズ (オプション) - クロック 出 力 読 み 取 り / 書 き 込 みストローブ フレーミング (カウンタ ベースのサイズ) および ク ロック イネーブル 入 力 (オプション) 汎 用 パラレル GPIO - 1 ビットから 32 ビットの 速 度 制 御 付 き FIFO - カスタム ペリフェラル またはデジタル データ 取 得 およびアクチュエータ 制 御 に 有 効 シリアル 通 信 ペリフェラル LM3S9B96 コントローラは 次 の 機 能 によって 非 同 期 シリアル 通 信 と 同 期 シリアル 通 信 の 両 方 をサポートしま す IEEE 1588 PTP ハードウェア サポートによる 10/100 イーサネット MAC および PHY 2 つの CAN 2.0 A/B コントローラ OTG ホスト デバイス 対 応 の USB 2.0 (Full Speed および Low Speed) IrDA および ISO 7816 をサポートする 3 つの UART (うち 1 つはフル モデム 制 御 ) 2 つの I 2 C モジュール 2 つの 同 期 シリアル インターフェイス (SSI) モジュール I 2 S (Integrated Interchip Sound) モジュール これらの 通 信 機 能 についての 詳 細 を 以 降 の 節 で 説 明 します

11 イーサネット コントローラ イーサネットは ローカル エリア ネットワーク (LAN) 用 のフレーム ベースのコンピュータ ネットワーキング テクノロジーです イーサネットは IEEE として 標 準 化 されています この 仕 様 では 物 理 レイヤにおけ る 多 くの 配 線 と 信 号 の 標 準 MAC (Media Access Control) / データ リンク レイヤにおける 2 つのネットワー ク アクセス 方 式 および 共 通 アドレッシング 形 式 が 定 義 されています Stellaris イーサネット コントローラは 完 全 内 蔵 型 の MAC (Media Access Controller) および PHY (Network PHysical) インターフェイスで 構 成 されており 次 の 機 能 を 備 えています IEEE 仕 様 に 準 拠 - 10BASE-T/100BASE-TX IEEE に 準 拠 回 線 に 対 するデュアル 1:1 絶 縁 トランス インター フェイスのみ 必 要 - 10BASE-T/100BASE-TX ENDEC 100BASE-TX スクランブラ / デスクランブラ - フル 機 能 のオートネゴシエーション 複 数 の 操 作 モード - 全 二 重 および 半 二 重 100 Mbps - 全 二 重 および 半 二 重 10 Mbps - 省 電 力 モードとパワーダウン モード 高 度 に 構 成 可 能 - プログラマブル MAC アドレス - LED アクティビティの 選 択 - プロミスキャス モード 対 応 - CRC エラー 除 去 制 御 - ユーザー 定 義 可 能 な 割 り 込 み 物 理 メディアの 操 作 - ソフトウェアの 支 援 による MDI/MDI-X クロスオーバのサポート - 送 信 振 幅 をレジスタで 設 定 可 能 - 自 動 極 性 補 正 と 10BASE-T 信 号 受 信 各 パケットに 対 し 高 度 に 正 確 なタイムスタンプを 提 供 する IEEE 1588 PTP (Precision Time Protocol) マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - 送 信 用 と 受 信 用 でチャネルを 分 離 - パケット 受 信 時 にアサートされる 受 信 チャネル 要 求 - 送 信 FIFO が 空 のときにアサートされる 送 信 チャネル 要 求

12 コントローラ エリア ネットワーク コントローラ エリア ネットワーク (CAN) は 電 子 制 御 ユニット (ECU) を 接 続 するためのマルチキャスト 共 有 シリアル バス 標 準 です CAN は 特 に 電 磁 ノイズの 大 きい 環 境 向 けに 堅 牢 に 設 計 されており RS-485 やツ イストペア 線 などの 平 衡 型 差 動 ラインを 使 用 できます 元 々は 車 両 用 に 開 発 されたものですが 現 在 では 工 業 用 や 医 療 用 など 多 くの 組 込 み 型 制 御 アプリケーションで 使 用 されています ネットワーク 長 が 40 メートル 未 満 であれば 最 大 1 Mbps のビット レートが 可 能 です ビット レートを 低 下 させると ネットワーク 長 を 拡 張 できます ( 例 :125 Kbps で 500 m) トランスミッタは すべての CAN ノードにメッセージを 送 信 (ブロードキャスト) します 各 ノードは 受 信 した 識 別 子 に 基 づいて そのメッセージを 処 理 すべきか 判 断 します また 識 別 子 によって バス アクセス 競 合 時 のメ ッセージの 優 先 度 が 決 まります 各 CAN メッセージは 0 バイトから 8 バイトのユーザー メッセージを 送 信 できます LM3S9B96 マイクロコントローラは 次 の 機 能 をもつ 2 つの CAN ユニットを 備 えています CAN プロトコル バージョン 2.0 パート A/B 最 大 1 Mbps のビット レート 個 別 の 識 別 マスクをもつ 32 のメッセージ オブジェクト マスカブル 割 り 込 み 時 間 トリガ 型 CAN (TTCAN) アプリケーション 用 に 自 動 再 送 信 モードを 無 効 化 セルフ テスト 操 作 用 のプログラマブル ループバック モード プログラマブル FIFO モードにより 複 数 のメッセージ オブジェクトを 格 納 可 能 CANnTX 信 号 および CANnRX 信 号 によって 外 部 CAN トランシーバに 確 実 に 接 続 USB ユニバーサル シリアル バス (USB) は 標 準 化 されたインターフェイスを 使 用 して システムを 再 起 動 するこ となくペリフェラルを 接 続 し 切 り 離 すことができるように 設 計 されたシリアル バス 標 準 です LM3S9B96 コントローラは USB 2.0 Full Speed と Low Speed の 両 方 で USB デバイス USB ホスト およ び USB On-The-Go ( 他 の USB 対 応 システムに 接 続 されたときに その 時 点 でホストまたはデバイスとして ネゴシエーションを 行 う) の 3 通 りの 構 成 をサポートします

13 USB モジュールの 主 な 機 能 は 次 のとおりです USB-IF 認 証 標 準 に 準 拠 USB 2.0 Full Speed (12 Mbps) または Low Speed (1.5 Mbps) 動 作 PHY 内 蔵 4 つのデータ 転 送 タイプ: Control 転 送 Interrupt 転 送 Bulk 転 送 Isochronous 転 送 32 個 のエンドポイント - 1 つの 専 用 制 御 IN エンドポイント 1 つの 専 用 制 御 OUT エンドポイント - 15 個 の 設 定 可 能 な IN エンドポイント 15 個 の 設 定 可 能 な OUT エンドポイント 4 KB の 専 用 エンドポイント メモリー:1 つのエンドポイントを ダブル バッファ 化 1023 バイト アイソク ロナス パケット サイズ 専 用 に 定 義 VBUS ドループおよび 有 効 な ID の 検 出 と 割 り 込 み マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - 最 大 3 つの IN エンドポイントおよび 3 つの OUT エンドポイント 用 の 送 信 受 信 個 別 のチャネル - FIFO のデータ 量 が 指 定 したレベルに 達 したときにアサートされるチャネル 要 求 UART (584 ページを 参 照 ) UART (Universal Asynchronous Receiver/Transmitter) は RS-232C シリアル 通 信 に 使 用 される 内 蔵 回 路 であり それぞれ 個 別 のクロック 供 給 を 受 けるトランスミッタ (パラレル / シリアル コンバータ) とレシーバ (シ リアル / パラレル コンバータ) を 備 えています LM3S9B96 コントローラは プログラマブルな 3 つの 16C550-type UART を 備 えています 機 能 は 16C550 UART に 類 似 していますが この UART 設 計 はレジスタ 互 換 ではありません UART は 送 信 受 信 モデム ステータス およびエラーの 各 条 件 に 応 じて 個 別 にマスクされた 割 り 込 みを 生 成 できます マスクされていない 複 数 の 割 り 込 みがアサートされると UART モジュールはそれらを 組 み 合 わせた 単 一 の 割 り 込 みを 生 成 します 3 つの UART の 機 能 は 次 のとおりです 通 常 速 度 (16 分 周 ) で 最 大 5 Mbps の 速 度 高 速 (8 分 周 ) で 10 Mbps の 速 度 を 実 現 するプログラ マブル ビット レート ジェネレータ

14 送 信 と 受 信 で 個 別 の 16x8 FIFO を 備 え CPU 割 り 込 み 処 理 における 負 荷 を 軽 減 従 来 のダブル バッファ インターフェイスを 提 供 する 1 バイト 動 作 を 含 む プログラマブルな FIFO 長 1/8 1/4 1/2 3/4 および 7/8 の FIFO トリガ レベル スタート ストップ およびパリティ 用 の 標 準 非 同 期 通 信 ビット 不 正 スタート ビットの 検 出 改 行 の 生 成 と 検 出 プログラマブルなシリアル インターフェイス 特 性 または 8 データ ビット - 偶 数 パリティ ビット 奇 数 パリティ ビット スティック パリティ ビット およびパリティなしビットの 生 成 / 検 出 - 1 または 2 ストップ ビットの 生 成 次 の 機 能 を 提 供 する IrDA SIR (Serial-IR) エンコーダ / デコーダ - IrDA SIR (Serial Infrared) または UART 入 出 力 のプログラマブルな 使 用 - 最 大 Kbps 半 二 重 のデータ レート 用 の IrDA SIR エンコーダ / デコーダ 機 能 をサポート - 通 常 の 3/16 ビット 持 続 期 間 と 低 電 力 (1.41~2.23 μs) ビット 持 続 期 間 をサポート - 低 電 力 モード ビット 持 続 期 間 用 に 基 準 クロックの 分 周 (1 ~ 256) を 可 能 とするプログラマブルな 内 蔵 クロック ジェネレータ ISO 7816 スマート カードによる 通 信 をサポート フル モデム ハンドシェークをサポート (UART1) LIN プロトコルをサポート 標 準 FIFO レベルおよびデータ 転 送 終 了 割 り 込 み μdma (Micro Direct Memory Access) コントローラを 使 用 した 効 率 的 なデータ 転 送 - 送 信 用 と 受 信 用 でチャネルを 分 離 - FIFO 内 にデータがあるときにアサートされる 単 一 の 要 求 と 設 定 した FIFO レベルでアサートされ るバースト 要 求 を 受 信 - FIFO 内 に 空 きがあるときにアサートされる 単 一 の 要 求 と 設 定 した FIFO レベルでアサートされる バースト 要 求 を 送 信

15 I 2 C I 2 C (Inter-Integrated Circuit) バスは 2 線 設 計 (シリアル データ ライン SDA とシリアル クロック ライン SCL) によって 双 方 向 のデータ 転 送 を 行 います I 2 C バスは シリアル メモリー (RAM ROM) ネットワーキ ング デバイス LCD トーン ジェネレータなどの 外 部 I 2 C デバイスとのインターフェイスを 行 います また 製 品 の 開 発 および 製 造 段 階 でシステムのテストや 診 断 を 行 う 際 にも 使 用 できます I 2 C バス 上 の 各 デバイスは マスターとしてもスレーブとしても 指 定 できます 各 I 2 C モジュールは マスター またはスレーブとしてデータの 送 受 信 をサポートし また 同 時 にマスターおよびスレーブとして 動 作 することもで きます I 2 C マスターとスレーブのどちらも 割 り 込 み 生 成 可 能 です LM3S9B96 コントローラは 次 の 機 能 を 持 つ 2 つの I 2 C モジュールを 備 えています I 2 C バス 上 のデバイスをマスターとしてもスレーブとしても 指 定 可 能 - マスターまたはスレーブとしてデータの 送 受 信 をサポート - 同 時 にマスターとスレーブとしての 動 作 をサポート 4 つの I 2 C モード - マスター 送 信 - マスター 受 信 - スレーブ 送 信 - スレーブ 受 信 2 つの 転 送 速 度 : 標 準 (100 Kbps) および 高 速 (400 Kbps) マスターとスレーブの 割 り 込 み 生 成 - マスターは 送 信 または 受 信 の 動 作 が 完 了 したとき (またはエラーのために 中 止 されたとき) に 割 り 込 みを 生 成 - スレーブは マスターからデータが 転 送 または 要 求 されたとき あるいは START または STOP の 条 件 が 検 出 されたときに 割 り 込 みを 生 成 マスターのアービトレーション クロック 同 期 マルチマスターのサポート および 7 ビット アドレッシング モード SSI 同 期 シリアル インターフェイス (SSI) は データをパラレル シリアル 間 で 変 換 する 4 線 双 方 向 通 信 インタ ーフェイスです SSI モジュールは 周 辺 装 置 から 受 信 したデータをシリアルからパラレルに 変 換 し 周 辺 装 置 に 送 信 するデータをパラレルからシリアルに 変 換 します SSI モジュールは マスター デバイスとしてもスレー ブ デバイスとしても 設 定 できます スレーブ デバイスとして 機 能 する 場 合 SSI モジュールはその 出 力 を 無 効 化 するように 設 定 することもできます これにより マスター デバイスは 複 数 のスレーブ デバイスと 接 続 できま

16 す 送 信 パスと 受 信 パスは それぞれ 個 別 の 内 部 FIFO を 使 用 してバッファリングされます SSI モジュールは SSI モジュールの 入 力 クロックから 派 生 した 出 力 シリアル クロックを 生 成 するプログラマ ブルなビット レート クロック 分 周 器 も 備 えています ビット レートは 入 力 クロックに 基 づいて 生 成 され 最 大 ビ ット レートは 接 続 している 周 辺 装 置 によって 決 まります LM3S9B96 コントローラは 次 の 機 能 を 持 つ 2 つの SSI モジュールを 備 えています Freescale SPI MICROWIRE またはテキサス インスツルメンツ 同 期 シリアル インターフェイス 用 のプ ログラマブル インターフェイス 動 作 マスターまたはスレーブとして 動 作 プログラマブルなクロック ビット レートとプリスケーラ それぞれ 幅 16 ビット 奥 行 き 8 ロケーションの 送 信 受 信 個 別 の FIFO プログラマブルなデータ フレーム サイズ (4 ~ 16 ビット) 診 断 およびデバッグ テスト 用 の 内 部 ループバック テスト モード 標 準 FIFO ベースの 割 り 込 みと 送 信 終 了 割 り 込 み マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - 送 信 用 と 受 信 用 でチャネルを 分 離 - FIFO 内 にデータがあるときにアサートされる 単 一 要 求 の 受 信 バースト 要 求 は FIFO にエントリが 4 つ 含 まれたときにアサート - FIFO 内 に 空 きがあるときにアサートされる 単 一 要 求 の 送 信 バースト 要 求 は FIFO にエントリが 4 つ 含 まれたときにアサート I 2 S (Inter-Integrated Circuit Sound) インターフェイス I 2 S インターフェイスは 送 信 モジュールと 受 信 モジュールを 備 えた 設 定 可 能 なシリアル オーディオ コアです 各 モジュールは I 2 S のほか 左 詰 めおよび 右 詰 めシリアル オーディオ 形 式 用 にも 設 定 できます データは ステレオ モノ コンパクト 16 ビット ステレオ およびコンパクト 8 ビット ステレオの 4 ついずれかのモード となります 送 信 モジュールと 受 信 モジュールには それぞれ 8 エントリのオーディオ サンプル FIFO があります オー ディオ サンプルは 左 および 右 ステレオ サンプル モノ サンプル または 左 および 右 コンパクト ステレオ サ ンプルで 構 成 することができます コンパクト 16 ビット ステレオでは 各 FIFO エントリには 16 ビット 左 お

17 よび 16 ビット 右 サンプルが 含 まれ 少 ないメモリー 領 域 で 効 率 的 にデータを 転 送 できます コンパクト 8 ビッ ト ステレオでは 各 FIFO エントリには 8 ビット 左 サンプルと 8 ビット 右 サンプルが 含 まれ 必 要 となるメモ リー 容 量 をさらに 縮 小 します トランスミッタとレシーバは いずれもマスターにもスレーブにもなることができます Stellaris I 2 S インターフェイスの 機 能 は 次 のとおりです I 2 S 左 詰 め 右 詰 めをサポートする 設 定 可 能 なオーディオ 形 式 設 定 可 能 なサンプル サイズ (8 ~ 32 ビット) モノラルとステレオをサポート メモリー パッキング 用 の 8 ビット 16 ビット 32 ビット FIFO インターフェイス 送 信 と 受 信 それぞれに 個 別 の 8 エントリ FIFO 設 定 可 能 な FIFO レベルの 割 り 込 み 要 求 と μdma 要 求 送 信 と 受 信 とで 独 立 した MCLK 方 向 制 御 送 信 と 受 信 の 内 部 MCLK ソース 送 信 と 受 信 とで 独 立 したシリアル クロックとワード 選 択 を 制 御 MCLK と SCLK はそれぞれ 独 立 してマスターまたはスレーブに 設 定 可 能 FIFO が 空 の 場 合 にゼロまたは 最 後 のサンプルを 送 信 するように 設 定 可 能 マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - 送 信 用 と 受 信 用 でチャネルを 分 離 - バースト 要 求 - FIFO のデータが 指 定 したレベルに 達 したときにアサートされるチャネル 要 求 システム インテグレーション LM3S9B96 コントローラは 次 のようなさまざまな 標 準 システム 機 能 をデバイスに 組 み 込 んで 提 供 します マイクロ ダイレクト メモリー アクセス コントローラ (μdma)

18 オンチップ 高 精 度 16 MHz 発 振 回 路 を 含 むシステム コントロールとクロック ARM Cortex SysTick タイマー 4 個 の 32 ビット タイマー ( 最 大 8 個 の 16 ビット タイマー) 8 本 の CCP (Capture Compare PWM) ピン リアルタイム クロック 2 つのウォッチドッグ タイマー 最 大 65 個 の GPIO ( 構 成 によって 異 なる) - フレキシブルなピン マルチプレクシングにより GPIO としても 複 数 のペリフェラル 機 能 の 1 つとし ても 使 用 可 能 - 駆 動 機 能 は ma のいずれかに 独 立 して 設 定 可 能 - 最 大 4 つの GPIO による 18 ma 駆 動 機 能 各 機 能 についての 詳 細 を 以 降 の 節 で 説 明 します ダイレクト メモリー アクセス LM3S9B96 マイクロコントローラは マイクロ DMA (μdma) と 呼 ばれるダイレクト メモリー アクセス (DMA) コントローラを 備 えています μdma コントローラは Cortex-M3 プロセッサをデータ 転 送 タスクから 解 放 し プ ロセッサと 使 用 可 能 なバス 帯 域 幅 をより 効 率 よく 利 用 できるようにします μdma コントローラは メモリーと 周 辺 装 置 の 間 でデータを 転 送 できます サポートされるオンチップ モジュールごとに 専 用 のチャネルがあり 周 辺 装 置 がより 多 くのデータを 転 送 できるときに 周 辺 装 置 とメモリーの 間 のデータ 転 送 を 自 動 的 に 実 行 するようにプ ログラムすることができます μdma コントローラの 機 能 は 次 のとおりです ARM PrimeCell 32 チャネル 構 成 可 能 μdma コントローラ メモリーからメモリー メモリーから 周 辺 装 置 および 周 辺 装 置 からメモリーへのデータ 転 送 を 複 数 の 転 送 モードでサポート - シンプルな 転 送 シナリオ 用 の 基 本 モード - 連 続 的 なデータ フローのピンポン モード - 1 つの 要 求 から 開 始 された 任 意 の 転 送 のプログラマブルなリストを 作 成 するスキャッタ ギャザー モ ード

19 高 度 にフレキシブルで 設 定 可 能 なチャネル 動 作 - 独 立 した 設 定 操 作 が 可 能 なチャネル - サポートされるオンチップ モジュール GP タイマー USB UART イーサネット ADC EPI SSI I2S 用 の 専 用 チャネル - 代 替 チャネル 割 り 当 て - 双 方 向 モジュールの 受 信 パスと 送 信 パスにそれぞれ 1 チャネル - ソフトウェアによって 開 始 されるデータ 転 送 専 用 チャネル - チャネルごとに 設 定 可 能 なバス アービトレーション 方 法 - 任 意 のチャネルに 対 しソフトウェアによって 開 始 される 要 求 (オプション) 2 レベルの 優 先 順 位 μdma コントローラとプロセッサ コアの 間 のバス アクセス パフォーマンスを 向 上 する 設 計 最 適 化 - μdma コントローラ アクセスはコア アクセスに 従 属 - RAM ストライピング - ペリフェラル バス セグメンテーション ビットのデータ サイズ 1 から 1024 までのバイナリ 単 位 でプログラマブルな 転 送 サイズ ソース アドレスとデスティネーション アドレスのインクリメント サイズ: バイト ハーフワード ワードまた はインクリメントなし マスカブルなペリフェラル 要 求 チャネルごとに 個 別 のデータ 転 送 完 了 時 割 り 込 み 要 求 システム コントロールとクロック システム コントロールはデバイス 全 体 の 動 作 を 決 定 します システム コントロールは デバイスに 関 する 情 報 を 提 供 し 省 電 力 機 能 を 制 御 し デバイスと 各 周 辺 装 置 のクロックを 制 御 し さらにリセットの 検 出 と 報 告 を 処 理 します デバイス 識 別 情 報 : バージョン 部 品 番 号 SRAM サイズ フラッシュ メモリー サイズなど 電 力 制 御 - オンチップ 固 定 低 ドロップアウト (LDO) 電 圧 レギュレータ - マイクロコントローラの 低 消 費 電 力 オプション: クロック ゲーティングを 使 用 したスリープ モードとディ ープ スリープ モード

20 - オンチップ モジュールの 低 消 費 電 力 オプション: 各 周 辺 装 置 とメモリーのシャットダウンをソフトウェ アで 制 御 - 割 り 込 みまたはリセットによる 3.3 V 電 源 の 電 圧 低 下 の 検 出 と 報 告 マイクロコントローラのシステム クロックに 複 数 のクロック ソース - 高 精 度 発 振 回 路 (PIOSC): 室 温 で 16 MHz ±1% の 周 波 数 を 提 供 するオンチップ リソース 全 温 度 範 囲 で 16 MHz ±3% 低 消 費 電 力 モードのためのソフトウェアによるパワー ダウン 制 御 - メイン 発 振 回 路 (MOSC):OSC0 入 力 ピンに 接 続 された 外 部 シングルエンド クロック ソース また は OSC0 入 力 ピンと OSC1 出 力 ピンに 接 続 された 外 部 クリスタルのいずれかによる 周 波 数 誤 差 が 少 ないロック ソース 外 部 発 振 回 路 (オンチップ PLL ありまたはなし): 周 波 数 を 1 MHz ~ MHz から 選 択 外 部 クリスタル:DC から 最 大 デバイス 速 度 まで - 内 部 30 khz 発 振 回 路 : 省 電 力 モードで 使 用 され 30 khz ±50% の 周 波 数 を 提 供 するオンチップ リソース フレキシブルなリセット ソース - パワーオン リセット (POR) - ピン アサートのリセット - 電 圧 低 下 リセット (BOR) 検 出 器 からシステム 電 力 低 下 のアラート - ソフトウェア リセット - ウォッチドッグ タイマー リセット - MOSC エラー つのプログラマブル タイマー プログラマブル タイマーは タイマー 入 力 ピンを 操 作 する 外 部 イベントのカウントまたは 計 時 に 使 用 できます 各 汎 用 タイマー モジュール(GPTM) ブロックは 2 つの 16 ビット タイマー / カウンタを 備 えています この タイマー / カウンタは タイマーまたはイベント カウンタとして 独 立 して 動 作 するように 構 成 することも 1 つの 32 ビット タイマーまたは 1 つの 32 ビット リアルタイム クロック (RTC) として 動 作 するように 構 成 すること もできます タイマーとして 使 用 した 場 合 A/D 変 換 (ADC) をトリガすることもできます 汎 用 タイマー モジュール (GPTM) は 次 の 機 能 オプションを 持 つ 4 つの GPTM ブロックを 備 えています カウント アップまたはカウント ダウン 16 ビットまたは 32 ビットのプログラマブル ワンショット タイマー

21 16 ビットまたは 32 ビットのプログラマブル 周 期 タイマー 8 ビット プリスケーラを 備 える 16 ビット 汎 用 タイマー 外 部 khz クロック 入 力 を 使 用 する 場 合 は 32 ビット リアルタイム クロック (RTC) 8 つの CCP (Capture Compare PWM) ピン タイマー モジュールのデイジーチェーン 接 続 により 複 数 のタイミング イベントを 1 つのタイマーで 開 始 可 能 ADC イベント トリガ デバッグ 中 にコントローラが CPU 停 止 フラグをアサートした 場 合 にユーザーが 開 始 するストール (RTC モードを 除 く) 16 ビット 入 力 エッジのカウント キャプチャ モードまたはタイム キャプチャ モード PWM 信 号 のソフトウェア プログラマブル 出 力 反 転 による 16 ビット PWM モード タイマー 割 り 込 みのアサートから 割 り 込 み 処 理 ルーチンの 開 始 までの 経 過 時 間 を 判 定 する 機 能 マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - タイマーごとに 専 用 のチャネル - タイマー 割 り 込 み 時 に 生 成 されるバースト 要 求 CCP ピン CCP (Capture Compare PWM) ピンは 汎 用 タイマー モジュールで 使 用 され CCP ピンを 入 力 とする 外 部 イベントを 計 時 / カウントできます また 汎 用 タイマー モジュールは CCP ピン 上 の PWM 出 力 を 生 成 する ことができます LM3S9B96 マイクロコントローラは 次 のモードで 動 作 するようにプログラムできる 8 つの CCP (Capture Compare PWM) ピンを 備 えています キャプチャ: GP タイマーは CCP 入 力 に 対 し 設 定 されたイベントに 応 じてインクリメントまたはデクリメン トします 設 定 されたイベントが 発 生 すると GP タイマーは 現 在 の 値 をキャプチャし 保 存 します 比 較 : GP タイマーは CCP 入 力 に 対 し 設 定 されたイベントに 応 じてインクリメントまたはデクリメントしま す

22 GP タイマーは 現 在 の 値 を 保 存 された 値 と 比 較 し 一 致 した 場 合 に 割 り 込 みを 生 成 します PWM: GP タイマーは システム クロックに 応 じてインクリメント / デクリメントされます カウンタの 値 とマ ッチ レジスタに 格 納 された 値 が 一 致 すると PWM 信 号 が 生 成 され CCP ピンに 出 力 されます ウォッチドッグ タイマー ウォッチドッグ タイマーは ソフトウェア エラーまたは 外 部 デバイスが 予 期 された 方 法 で 応 答 しないことによっ てシステム 障 害 が 発 生 した 場 合 に 制 御 を 回 復 するために 使 用 します タイムアウト 値 に 達 すると Stellaris ウォッチドッグ タイマーは 割 り 込 みを 生 成 するかまたはリセットを 実 行 することができます ウォッチドッグ タイ マーは ARM FiRM に 準 拠 しており 初 回 のタイムアウト 時 に 割 り 込 みを 生 成 し 2 回 目 のタイムアウトでリセ ット 信 号 を 生 成 するように 設 定 できます ウォッチドッグ タイマーが 設 定 されるとロック レジスタに 書 き 込 みを 行 い この 設 定 が 誤 って 変 更 されないようにすることができます LM3S9B96 マイクロコントローラには タイマー クロックにシステム クロックを 使 用 するウォッチドッグ タイマ ー 0 と PIOSC を 使 用 するウォッチドッグ タイマー 1 の 2 つのウォッチドッグ タイマー モジュールがあり ます Stellaris ウォッチドッグ タイマー モジュールの 機 能 は 次 のとおりです プログラマブルなロード レジスタを 備 える 32 ビット ダウン カウンタ 独 立 したクロックで 動 作 するイネーブル/ディセーブル 可 能 なウォッチドッグ 割 り 込 みマスクによるプログラマブルな 割 り 込 み 生 成 ロジック ソフトウェアの 暴 走 からロック レジスタを 保 護 イネーブル / ディスエーブルによるリセット 生 成 ロジック デバッグ 中 にマイクロコントローラが CPU 停 止 フラグをアサートした 場 合 にユーザーが 開 始 するストール プログラマブル GPIO 汎 用 入 出 力 (GPIO) ピンは そのフレキシビリティによってさまざまな 接 続 を 可 能 とします Stellaris GPIO モジュールは 9 個 の GPIO ブロックで 構 成 され それぞれ 個 別 の GPIO ポートに 対 応 します GPIO モジ ュールは FiRM に 準 拠 (ARM Foundation IP for Real-Time Microcontrollers 仕 様 に 準 拠 ) しており 0 ~ 65 個 のプログラマブルな 入 出 力 ピンをサポートします 使 用 可 能 な GPIO の 数 は 使 用 する 周 辺 装 置 によっ て 決 まります ( 各 GPIO ピンに 使 用 可 能 な 信 号 については Signal Tables を 参 照 ) 構 成 により 最 大 65 個 の GPIO フレキシブルなピン マルチプレクシングにより GPIO としても 複 数 のペリフェラル 機 能 の 1 つとしても 使

23 用 可 能 5 V トレラントの 入 出 力 2 クロック サイクルごとに 変 更 可 能 な 高 速 トグル 2 つのポート アクセス 手 段 : 連 続 アクセス パフォーマンスを 向 上 させるアドバンスト ハイパフォーマン ス バス (AHB: Advanced High-Performance Bus) または 既 存 のコードとの 下 位 互 換 性 を 保 証 する 従 来 のアドバンスト ペリフェラル バス (APB: Advanced Peripheral Bus) プログラマブルな GPIO 割 り 込 み 制 御 - 割 り 込 み 生 成 マスク - 立 ち 上 がり 立 ち 下 がり または 両 方 のエッジ トリガ - レベル センシティブ ( High または Low の 値 ) アドレス ラインによる 読 み 取 り 操 作 と 書 き 込 み 操 作 の 両 方 でのビット マスク ADC サンプル シーケンスの 開 始 に 使 用 可 能 デジタル 入 力 として 構 成 されたピンは Schmitt トリガ GPIO パッド 構 成 のプログラマブルな 制 御 - 弱 いプルアップ 抵 抗 またはプルダウン 抵 抗 - デジタル 通 信 用 の 2 ma 4 ma 8 ma パッド ドライブ 最 大 4 つのパッドを 大 電 流 アプリケーショ ン 用 の 18 ma パッド ドライブで 構 成 可 能 - 8 ma ドライブ 用 のスルー レート コントロール - オープン ドレイン イネーブル - デジタル 入 力 イネーブル アドバンスト モーション コントロール LM3S9B96 コントローラは 次 のようなモーション コントロール 機 能 をデバイスに 組 み 込 んで 提 供 します モーションおよびエネルギー アプリケーション 用 の 8 本 のアドバンスト PWM 出 力 4 本 の 障 害 入 力 でシャットダウン 待 ち 時 間 を 短 縮 2 本 の 直 角 位 相 エンコーダ 入 力 (QEI) これらのモーション コントロール 機 能 についての 詳 細 を 以 降 の 節 で 説 明 します

24 PWM パルス 幅 変 調 (PWM) は アナログ 信 号 レベルをデジタルにエンコードするための 強 力 な 技 術 です 高 解 像 度 カウンタを 使 用 して 矩 形 波 を 生 成 し そのデューティ サイクルを 変 調 してアナログ 信 号 をエンコードし ます 標 準 的 なアプリケーションとしては スイッチング 電 源 やモーター コントロールがあります LM3S9B96 PWM モジュールは 4 つの PWM ジェネレータ ブロックと 1 つのコントロール ブロックで 構 成 されます 各 PWM ジェネレータ ブロックには 1 つのタイマー (16 ビット ダウンまたはアップ / ダウン カウンタ) 2 つ のコンパレータ 1 つの PWM 信 号 ジェネレータ 1 つのデッドバンド ジェネレータ 1 つの 割 り 込 み / ADC トリガ セレクタが 含 まれます 各 PWM ジェネレータ ブロックは 2 つの PWM 信 号 を 生 成 します これらは 独 立 した 信 号 とすることも デッドバンド 遅 延 を 導 入 した 1 組 の 相 補 信 号 とすることもできます PWM ジェネレータ ブロックの 機 能 は 次 のとおりです 4 本 の 障 害 条 件 処 理 入 力 で シャットダウン 待 ち 時 間 を 短 縮 し 制 御 するモーターの 損 傷 を 防 止 1 つの 16 ビット カウンタ - ダウン モードまたはアップ / ダウン モードで 動 作 - 16 ビット ロード 値 によって 出 力 周 波 数 を 制 御 - ロード 値 の 同 期 更 新 可 能 - ゼロ 値 とロード 値 で 出 力 信 号 を 生 成 2 つの PWM コンパレータ - コンパレータ 値 の 同 期 更 新 可 能 - 一 致 時 に 出 力 信 号 を 生 成 PWM 信 号 ジェネレータ - PWM 出 力 信 号 は カウンタと PWM コンパレータ 出 力 信 号 の 結 果 として 行 われる 処 置 に 基 づいて 構 成 - 2 つの 独 立 した PWM 信 号 を 生 成 デッドバンド ジェネレータ - ハーフ H ブリッジの 駆 動 に 適 したプログラマブル デッドバンド 遅 延 を 伴 う 2 つの PWM 信 号 を 生 成 - バイパス 可 能 (PWM 信 号 を 変 更 しない) ADC サンプル シーケンス 開 始 可 能 コントロール ブロックは PWM 信 号 の 極 性 と どの 信 号 がピンを 介 して 渡 されたかを 判 定 します PWM

25 ジェネレータ ブロックの 出 力 は デバイスのピンに 渡 される 前 に 出 力 コントロール ブロックで 管 理 されま す PWM コントロール ブロックには 次 のオプションがあります 各 PWM 信 号 に 対 する PWM 出 力 イネーブル 各 PWM 信 号 の 出 力 反 転 ( 極 性 制 御 ) 各 PWM 信 号 の 障 害 処 理 PWM ジェネレータ ブロックにおけるタイマーの 同 期 PWM ジェネレータ ブロック 全 体 のタイマー / コンパレータの 同 期 更 新 PWM ジェネレータ ブロック 全 体 の PWM 出 力 の 同 期 イネーブル PWM ジェネレータ ブロックにおける 割 り 込 み 状 態 のサマリー 複 数 の 障 害 信 号 プログラマブルな 極 性 フィルタリングによる 拡 張 された 障 害 機 能 PWM ジェネレータは 他 のジェネレータと 独 立 して 動 作 させることも 同 期 させることも 可 能 QEI 直 角 位 相 エンコーダは 2 チャネル インクリメンタル エンコーダとも 呼 ばれ 直 線 変 位 をパルス 信 号 に 変 換 しま す パルス 数 と 2 つの 信 号 間 の 相 対 位 相 を 監 視 することにより 位 置 回 転 方 向 速 度 を 追 跡 できます さ らに 第 3 のチャネル つまりインデックス 信 号 を 使 用 して 位 置 カウンタをリセットすることができます インデ ックスを 備 えた Stellaris 直 角 位 相 エンコーダ (QEI) モジュールは 直 角 位 相 エンコーダ ホイールで 作 成 さ れたコードを 解 釈 し 時 間 の 経 過 に 伴 う 位 置 を 積 分 して 回 転 方 向 を 判 定 します また エンコーダ ホイールの 現 在 の 推 定 速 度 をキャプチャすることもできます QEI 入 力 の 入 力 周 波 数 は プロセッサ 周 波 数 の 1/4 のレ ベルです (たとえば 50 MHz のシステムでは 12.5 MHz) LM3S9B96 マイクロコントローラは 次 の 機 能 を 持 った 2 つの QEI モジュールを 備 え 2 つのモーターを 同 時 に 制 御 することができます エンコーダの 位 置 を 追 跡 する 位 置 積 分 器 入 力 用 プログラマブル ノイズ フィルタ 内 蔵 タイマーによる 速 度 のキャプチャ QEI 入 力 の 入 力 周 波 数 は プロセッサ 周 波 数 の 1/4 のレベル (たとえば 50 MHz のシステムでは

26 12.5 MHz) 次 のイベントに 対 する 割 り 込 み 生 成 : - インデックス パルス - 速 度 タイマー 満 了 - 方 向 の 変 化 - 直 角 位 相 誤 差 検 出 アナログ LM3S9B96 コントローラは 次 のようなアナログ 機 能 をデバイスに 組 み 込 んで 提 供 します 16 本 のアナログ 入 力 チャネルと 100 万 サンプル / 秒 のサンプル レートを 持 つ 2 つの 10 ビット A/D コンバータ (ADC) 3 つのアナログ コンパレータ 16 個 のデジタル コンパレータ オンチップ 電 圧 レギュレータ これらのアナログ 機 能 についての 詳 細 を 以 降 の 節 で 説 明 します ADC A/D コンバータ (ADC) は 連 続 的 なアナログ 電 圧 を 離 散 的 なデジタルの 数 値 に 変 換 する 周 辺 装 置 です Stellaris ADC モジュールは 10 ビットの 変 換 分 解 能 を 備 え 16 本 の 入 力 チャネルと 内 蔵 温 度 センサをサ ポートします 4 つのバッファ サンプル シーケンサによって コントローラの 介 入 なしに 最 大 8 本 のアナログ 入 力 ソースを 高 速 サンプリングすることができます 各 サンプル シーケンサは 設 定 可 能 な 入 力 ソース トリ ガ イベント 割 り 込 み 生 成 シーケンサの 優 先 順 位 を 使 用 することによって フレキシブルなプログラミングを 実 現 します デジタル コンパレータ 機 能 の 導 入 により 変 換 値 は 16 個 のデジタル コンパレータを 有 する 比 較 ユニットに 転 送 されます LM3S9B96 マイクロコントローラは 次 の 機 能 を 持 つ 2 つの ADC モジュールを 備 えています 16 本 のアナログ 入 力 チャネル シングルエンド 差 動 入 力 構 成 オンチップ 内 蔵 温 度 センサ

27 最 大 サンプル レート 100 万 サンプル / 秒 プログラマブルなサンプル 時 間 の 位 相 シフト (22.5º ~ 337.5º) 対 応 する 変 換 結 果 FIFO を 備 えた 1 ~ 8 エントリ 長 の 4 つのプログラマブルなサンプル 変 換 シーケ ンサ フレキシブルなトリガ コントロール - コントローラ (ソフトウェア) - タイマー - アナログ コンパレータ - PWM - GPIO 最 大 64 サンプルのハードウェア 平 均 による 精 度 の 向 上 16 個 のデジタル コンパレータを 有 するデジタル 比 較 ユニット コンバータは 3 V の 内 部 基 準 電 圧 または 外 部 基 準 電 圧 を 使 用 アナログ 回 路 の 電 源 グラウンドは デジタル 回 路 の 電 源 グラウンドから 分 離 マイクロ ダイレクト メモリー アクセス コントローラ (μdma) を 使 用 した 効 率 的 なデータ 転 送 - サンプル シーケンスごとの 専 用 チャネル - ADC モジュールは DMA のバースト 要 求 を 使 用 アナログ コンパレータ アナログ コンパレータは 2 つのアナログ 電 圧 を 比 較 し その 結 果 を 論 理 出 力 信 号 で 出 力 する 周 辺 装 置 です LM3S9B96 マイクロコントローラは 出 力 の 駆 動 や 割 り 込 みまたは ADC イベントの 生 成 を 行 う 3 つの 独 立 した 内 蔵 アナログ コンパレータを 備 えています この 内 蔵 アナログ コンパレータは 基 板 上 のアナログ コンパレータの 代 わりに 信 号 をデバイス ピンに 出 力 す ることができます また 割 り 込 みや ADC へのトリガによって ADC にサンプル シーケンスのキャプチャを 開 始 させることもできます 割 り 込 みの 生 成 と ADC へのトリガは 別 々のロジックです つまり たとえば 立 ち 上 が りエッジで 割 り 込 みを 生 成 し 立 ち 下 がりエッジで ADC をトリガすることができます LM3S9B96 マイクロコントローラは 次 の 機 能 を 持 つ 3 つの 独 立 した 内 蔵 アナログ コンパレータを 備 えて います

28 外 部 ピン 入 力 を 外 部 ピン 入 力 またはプログラマブル 内 部 基 準 電 圧 と 比 較 試 験 電 圧 を 次 のいずれかの 電 圧 と 比 較 - 個 別 外 部 基 準 電 圧 - 共 有 外 部 基 準 電 圧 - 共 有 内 部 基 準 電 圧 JTAG および ARM シリアル ワイヤ デバッグ JTAG (Joint Test Action Group) ポートは デジタル 集 積 回 路 のテスト アクセス ポート (TAP) とバウンダリ スキャン アーキテクチャを 定 義 した IEEE 標 準 に 準 拠 しており 関 連 テスト ロジックを 制 御 する 標 準 シリアル インターフェイスを 提 供 します TAP 命 令 レジスタ (IR: Instruction Register) データ レジスタ (DR: Data Registers) を 使 用 して 組 み 立 てられたプリント 基 板 上 の 相 互 接 続 をテストしたり コンポーネントの 製 造 情 報 を 取 得 したりすることができます また JTAG ポートによって I/O ピンの 監 視 と 制 御 スキャン テスト デバ ッグなどのテスト 設 計 機 能 にアクセスし 制 御 することもできます テキサス インスツルメンツでは ARM SW-DP と JTAG-DP を ARM CoreSight に 準 拠 した SWJ-DP (Serial Wire JTAG Debug Port) インター フェイスで 置 き 換 えています SWJ-DP インターフェイスは SWD と JTAG デバッグ ポートを 1 つのモジュ ールに 統 合 し コアを 停 止 させたり ターゲット 常 駐 コードを 要 求 したりすることなく すべての 標 準 的 な JTAG デバッグとテスト 機 能 およびシステム メモリーへのリアルタイム アクセスを 提 供 します SWJ-DP の 詳 細 に ついては CoreSight Design Kit Technical Reference Manual を 参 照 してください SWJ-DP インターフ ェイスの 機 能 は 次 のとおりです IEEE 互 換 のテスト アクセス ポート (TAP: Test Access Port) コントローラ JTAG 命 令 を 格 納 する 4 ビット 命 令 レジスタ (IR) チェーン IEEE 標 準 命 令 : BYPASS IDCODE SAMPLE/PRELOAD EXTEST INTEST ARM 追 加 命 令 : APACC DPACC ABORT 内 蔵 ARM シリアル ワイヤ デバッグ (SWD) - シリアル ワイヤ JTAG デバッグ ポート (SWJ-DP) - ブレークポイントを 実 装 するフラッシュ パッチ ブレークポイント (FPB: Flash Patch and Breakpoint) ユニット - ウォッチポイント トリガ リソース システム プロファイルを 実 装 するデータ ウォッチポイント トリガ (DWT: Data Watchpoint and Trigger) ユニット - printf 型 デバッグをサポートする 計 装 トレース マクロセル (ITM: Instrumentation Trace Macrocell) - トレース ポート アナライザにブリッジするトレース ポート インターフェイス ユニット (TPIU: Trace Port Interface Unit)

29 1.1.9 パッケージと 温 度 工 業 範 囲 100 ピン RoHS 準 拠 の LQFP パッケージ 工 業 範 囲 108 ボール RoHS 準 拠 BGA パッケージ 1.2 ターゲット アプリケーション Stellaris ファミリは コントロール 処 理 と 接 続 機 能 が 重 要 とされ かつコストも 重 視 される 次 のようなアプリケ ーションをターゲットとしています 遠 隔 監 視 システム 電 子 POS 端 末 検 査 測 定 機 器 ネットワーク アプライアンスとスイッチ ファクトリ オートメーション HVAC ( 換 気 空 調 設 備 ) やビル 管 理 ゲーム 機 器 モーション コントロール 医 療 機 器 防 火 設 備 電 力 とエネルギー 輸 送 機 関

30 1.3 ハイレベル ブロック 図 図 1-1 に Stellaris LM3S9B96 マイクロコントローラの 機 能 を 示 します コアを 周 辺 装 置 に 接 続 する オン チップ バスが 2 つあることに 注 意 してください アドバンスト ペリフェラル バス (APB) は 従 来 のバスです ア ドバンスト ハイパフォーマンス バス (AHB) は APB バスよりも 高 い 連 続 アクセス パフォーマンスを 提 供 し ます 図 1-1. Stellaris LM3S9B96 マイクロコントローラのハイレベル ブロック 図

31 1.4 その 他 の 機 能 メモリー マップ メモリー マップには メモリー 内 の 命 令 とデータの 場 所 が 一 覧 表 示 されます LM3S9B96 コントローラのメモリ ー マップは 84 ページの Memory Map (メモリー マップ) に 記 載 しています レジスタのアドレスは メモリ ー マップに 示 すモジュールのベース アドレスを 基 準 として 16 進 数 で 表 示 しています メモリー マップの 詳 細 については ARM Cortex -M3 Technical Reference Manual を 参 照 してください ハードウェアの 詳 細 ピンとパッケージの 詳 細 については 次 の 節 を 参 照 してください Pin Diagram Signal Tables Operating Characteristics Electrical Characteristics Package Information