TC32306FTG

Transcription

1 CMOS 形 アナログ 集 積 回 路 シリコン モノリシック TC32306FTG リモートコントロール 用 RF 送 受 信 IC 1. 概 要 TC32306FTG はリモートコントロール 用 として UHF 帯 に 使 用 可 能 な 多 機 能 送 受 信 シングルチップ IC です LNA から 送 信 パワーアンプまで 送 受 信 に 必 要 なほとんどの 機 能 が このワンチップに 収 納 されています さらに 検 波 信 号 検 出 など の 大 部 分 をデジタル 処 理 することにより フィルタなど 外 付 け 部 品 を 大 幅 に 削 減 でき 使 用 製 品 に 合 わせた 細 かい 特 性 調 整 が 可 能 とな ります 電 源 電 圧, 周 波 数 帯, 変 復 調 方 式 検 波 方 式 など 多 様 な 設 定 が 可 能 であるため このワンチップで 幅 広 い 用 途 に 対 応 することができ ます 2. 用 途 QFN36-P 質 量 : 0.08 g ( 標 準 ) リモートキーレスエントリー リモートドアロック/アンロック タイヤ 空 気 圧 低 下 検 出 などの 車 載 機 器 用 途 その 他 リモートコントローラなど 3. 特 長 LNA ミキサ IF フィルタ IF アンプ RSSI 信 号 検 出 回 路 ビットレートフィルタ データコンパレータ PLL VCO 送 信 パワーアンプ 他 を 内 蔵 動 作 電 圧 範 囲 : 3V モード 2.0~3.3 V 5V モード 2.4~5.5V 低 消 費 電 流 : 送 信 時 TX 12 ma (+10dBm 送 信 出 力 時 )/ 受 信 時 9.7 ma / バッテリーセーブ 時 0μA ( 標 準 ) RF 帯 域 : / 915 MHz 帯 対 応 変 調 方 式 :ASK FSK 受 信 方 式 :シングルコンバージョンシステム 受 信 IF 帯 域 幅 : 広 帯 域 320kHz 中 帯 域 270kHz 受 信 IF 周 波 数 : 230 khz( 広 帯 域 ), 280 khz( 中 帯 域 ) 信 号 検 出 :RSSI 検 出 ノイズ 検 出 (FSK のみ) プリアンブル 信 号 検 出 高 受 信 感 度 : -116dBm 以 下 ( 帯 域 幅 :320 khz 変 調 周 波 数 :600 Hz 時 周 波 数 偏 差 ±40kHz) 送 信 出 力 :+10dBm ( 最 大 設 定 時 の 標 準 ) 制 御 :SPI 制 御 ( 単 独 リードライト バーストリードライト) EEPROM 制 御 その 他 機 能 :データコンパレータ 急 速 充 放 電 機 能 オートオフ 機 能 アンテナスイッチ 制 御 機 能 他 1

2 4. ブロック 図 XOSC 18 CS CLK MOSI SPI Data COMP PLL VCO MISO 32 BRF LPF Detector IF Filter 14 COM_VDD DET_TMONI1 34 LPF ADC RSSI 12 DATA_IO IO_GND Monitor DET_TMONI2 DET_TMONI3 ENB DET_TMONI4 3V/5V RSSI_OUT RX_SW RF_DEC RF_IN X_OUT X_IN PLL_GND PLL_REG TEST MODE1 MODE2 RESET TX_SW D_REG Reference clock PA_GND2 TX ASK PA PA_OUT RX FSK Divider PA_GND1 IF_REF IF AMP A_GND Limiter MIX A_REG A_VDD_3V LNA RF_OUT A_VDD_5V 1 ブロック 図 内 の 機 能 ブロック/ 回 路 / 定 数 などは 機 能 を 説 明 するため 一 部 省 略 簡 略 化 している 場 合 があります 図 4-1 ブロック 図 2

3 5. 端 子 説 明 5.1 端 子 等 価 回 路 表 5-1 端 子 説 明 - 内 部 等 価 回 路 図 中 の 抵 抗 容 量 などの 値 はすべて 標 準 値 を 示 します - 内 部 等 価 回 路 図 は 接 続 される 外 部 回 路 設 計 の 理 解 を 助 けるもので 内 部 回 路 を 正 確 に 記 述 しているものではなく 一 部 省 略 簡 略 化 している 場 合 があります 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 制 御 用 信 号 出 力 端 子 外 部 制 御 に 必 要 な 各 種 内 部 信 号 で デジタル 出 力 です COM_VDD COM_VDD 1 DET_TMONI2 デジタル 出 力 使 用 しない 場 合 は OPEN にしてください DET_TMONI2 1 Control 内 部 信 号 アナログ 出 力 端 子 ユーザテストモード 時 に 各 種 内 部 信 号 をアナ ログ 変 換 して 出 力 する 端 子 です COM_VDD 2 DET_TMONI3 アナログ 出 力 使 用 しない 場 合 は OPEN にしてください 注 意 事 項 ユーザテストモードで 信 号 をモニタする 際 は 必 ず COM_VDD=3V 以 上 で 使 用 してください 低 電 圧 使 用 時 は 出 力 電 圧 が 正 しくモニタできま せん DET_TMONI3 2 イネーブル 入 力 端 子 (SPI 制 御 設 定 時 ) SPI 制 御 設 定 の 場 合 は IC 動 作 の 状 態 を 制 御 します COM_VDD 3 ENB デジタル 入 力 アドレス 設 定 入 力 端 子 (EEPROM 制 御 設 定 時 ) EEPROM 制 御 設 定 の 場 合 は EEPROM から 読 み 出 しを 開 始 するアドレスを 設 定 する 端 子 で す 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます ENB 3 内 部 信 号 アナログ 出 力 端 子 ユーザテストモード 時 に 各 種 内 部 信 号 をアナ ログ 変 換 して 出 力 する 端 子 です COM_VDD 4 DET_TMONI4 アナログ 出 力 使 用 しない 場 合 は OPEN にしてください 注 意 事 項 ユーザテストモードで 信 号 をモニタする 際 は 必 ず COM_VDD=3V 以 上 で 使 用 してください 低 電 圧 使 用 時 は 出 力 電 圧 が 正 しくモニタできま せん DET_TMONI V/5V デジタル 入 力 電 源 系 設 定 入 力 端 子 使 用 する 電 源 系 (3V もしくは 5V)を 選 択 する 入 力 端 子 外 部 配 線 により 電 源 か GND に 接 続 し 固 定 してください 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます 3V/5V 5 COM_VDD 3

4 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 RSSI 出 力 端 子 RSSI のアナログ 信 号 を 出 力 する 端 子 です コン デンサを 介 してグラウンドに 接 続 してください こ の RSSI 出 力 は ADCでデジタル 化 される RSSI とは 独 立 したものとなります A_VDD_3V A_VDD_3V 6 RSSI_OUT アナログ 出 力 使 用 しない 場 合 も コンデンサを 介 してグラウン ドに 接 続 してください RSSI_OUT 6 50kΩ アンテナスイッチ 用 信 号 出 力 端 子 (SPI 制 御 設 定 時 ) A_VDD_5V A_VDD_5V 外 付 けアンテナスイッチを 制 御 するための 出 力 端 子 です デジタル 出 力 使 用 しない 場 合 は OPEN にしてください RX_SW 7 100Ω 7 RX_SW アドレス 設 定 入 力 端 子 (EEPROM 制 御 設 定 時 ) EEPROM から 読 み 出 しを 開 始 するアドレスを 設 定 する 端 子 です 20kΩ デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます 1kΩ RF デカップリング 用 端 子 必 ず 外 部 にデカップリング 用 のコンデンサを 接 続 してください A_REG A_VDD_3V 1kΩ 8 RF_DEC - 使 用 しない 場 合 は OPEN にしてください RF_IN 9 5pF 6kΩ RF 信 号 入 力 端 子 GND への 接 続 を 除 き この 端 子 にバイアス( 直 流 ) 電 圧 を 印 加 しないでください A_REG 9 RF_IN アナログ 入 力 使 用 しない 場 合 は OPEN にしてください RF_DEC 8 4

5 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 10 A_VDD_5V - 電 源 端 子 主 にアナログ 系 機 能 ブロックの 電 源 端 子 です 電 源 を 5V 系 で 使 用 する 場 合 には 電 源 電 圧 5V( 標 準 )を 印 加 してください 電 源 を 3V 系 で 使 用 する 場 合 は A_VDD_3V と 接 続 し 電 源 電 圧 3V( 標 準 )を 印 加 してください - 11 RF_OUT アナログ 出 力 RF 信 号 出 力 端 子 LNA ブロックからの RF 信 号 出 力 端 子 です オープンドレイン 構 造 です 適 切 な 整 合 回 路 を 介 して A_VDD_3V 端 子 へ 接 続 してください RF_OUT 11 使 用 しない 場 合 は OPEN にしてください 12 A_VDD_3V - 電 源 端 子 (3V 系 電 源 使 用 時 ) レギュレータ 出 力 端 子 (5V 系 電 源 使 用 時 ) 電 源 を 3V 系 で 使 用 する 場 合 は 電 源 電 圧 3V( 標 準 )を 印 加 してください 電 源 を 5V 系 で 使 用 する 場 合 には 約 3V のレ ギュレータの 出 力 端 子 です 外 部 にバイパスコン デンサを 接 続 し 外 部 から 電 圧 や 電 流 を 入 力 しな いでください この 端 子 から PA_OUT RF_OUT 端 子 以 外 に 外 部 回 路 に 電 源 として 供 給 しないでください - 13 A_REG アナログ 出 力 レギュレータ 出 力 端 子 主 にアナログ 系 機 能 ブロック 用 のレギュレータ 出 力 端 子 です 外 部 にバイパスコンデンサを 接 続 し 外 部 から 電 圧 や 電 流 を 入 力 しないでください この 端 子 から 外 部 回 路 に 電 源 として 供 給 しない でください A_REG 13 A_VDD_5V A_VDD_5V 100pF + - Vref 150kΩ 14 A_GND - グラウンド 端 子 主 にアナログ 系 機 能 ブロックのグラウンド 端 子 です - AC グラウンド 端 子 IF フィルタのグラウンド 端 子 です コンデンサ を 介 してグラウンドに 接 続 してください IF_REF A_VDD_3V 100kΩ 使 用 しない 場 合 は OPEN にしてください IF_REF - 105kΩ PA_GND1 - グラウンド 端 子 主 に 送 信 PA 機 能 ブロック 用 のグラウンド 端 子 です PA を 使 用 しない 場 合 も グラウンドに 接 続 して ください - 5

6 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 17 PA_OUT アナログ 出 力 RF 送 信 信 号 出 力 端 子 オープンドレイン 構 造 です 適 切 な 整 合 回 路 を 介 して A_VDD_3V に 接 続 してください 使 用 しない 場 合 は OPEN にしてください PA_OUT PA_GND2 - グラウンド 端 子 主 に 送 信 PA 機 能 ブロック 用 のグラウンド 端 子 で す PA を 使 用 しない 場 合 も グラウンドに 接 続 してく ださい - アンテナスイッチ 用 信 号 出 力 端 子 (SPI 制 御 設 定 時 ) 外 付 けアンテナスイッチを 制 御 するための 出 力 端 子 です A_VDD_5V A_VDD_5V デジタル 出 力 使 用 しない 場 合 は OPEN にしてください TX_SW Ω 19 TX_SW アドレス 設 定 入 力 端 子 (EEPROM 制 御 設 定 時 ) EEPROM から 読 み 出 しを 開 始 するアドレスを 設 定 する 端 子 です 20kΩ デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます 1kΩ 20 RESET デジタル 入 力 リセット 入 力 端 子 レジスタ 値 など IC の 内 部 状 態 を 初 期 状 態 に 戻 す 端 子 です RESET MODE2 デジタル 入 力 制 御 方 法 設 定 端 子 SPI 制 御 設 定 EEPROM 制 御 設 定 および 各 制 御 時 のモード( 通 常 /ユーザテスト) 切 り 替 えを 行 いま す MODE MODE1 デジタル 入 力 制 御 方 法 設 定 端 子 SPI 制 御 設 定 EEPROM 制 御 設 定 および 各 制 御 時 のモード( 通 常 /ユーザテスト) 切 り 替 えを 行 いま す MODE kΩ 23 TEST デジタル 入 力 当 社 テストモード 設 定 用 入 力 端 子 当 社 が 本 IC をテストするためのテストモードに 設 定 する 端 子 です 必 ず 外 部 配 線 によりグラウ ンドに 接 続 し 固 定 してください TEST 23 40kΩ 6

7 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 PLL 用 レギュレータ 出 力 端 子 外 部 にバイパスコンデンサを 接 続 し 外 部 から 電 圧 や 電 流 を 入 力 しないでください また このレギュレータから 外 部 回 路 に 電 源 と して 供 給 しないでください COM_VDD COM_VDD + - Vref 24 PLL_REG アナログ 出 力 PLL_REG pF 150kΩ 25 PLL_GND - グラウンド 端 子 主 にデジタル 系 機 能 ブロックのグラウンド 端 子 です - 基 準 クロック 入 力 端 子 バイアス( 直 流 ) 電 圧 を 印 加 しないでください PLL_REG 26 X_IN アナログ 入 力 X_IN 26 基 準 クロック 出 力 端 子 本 IC で 水 晶 振 動 子 を 利 用 して 発 振 させる 場 合 以 外 はオープンで 使 用 してください 他 の 外 部 回 路 には この 端 子 のクロック 出 力 を 供 給 しないでください PLL_REG 300kΩ 27 X_OUT アナログ 出 力 X_OUT D_REG アナログ 出 力 レギュレータ 出 力 端 子 主 にデジタル 系 機 能 ブロックのグラウンド 端 子 です 外 部 にバイパスコンデンサを 接 続 し 外 部 から 電 圧 や 電 流 を 入 力 しないでください また このレギュレータから 外 部 回 路 に 電 源 と して 供 給 しないでください D_REG 28 COM_VDD COM_VDD 100pF + - Vref 150kΩ 7

8 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 チップセレクト 入 力 端 子 (SPI 制 御 時 EEPROM 制 御 設 定 ユーザテストモー ド 時 ) Control 29 CS デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます CS 29 COM_VDD COM_VDD チップセレクト 出 力 端 子 (EEPROM 制 御 設 定 通 常 時 ) デジタル 出 力 Control クロック 入 力 端 子 (SPI 制 御 時 EEPROM 制 御 設 定 ユーザテストモー ド 時 ) Control 30 CLK デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます CLK 30 COM_VDD COM_VDD クロック 出 力 端 子 (EEPROM 制 御 設 定 通 常 時 ) デジタル 出 力 Control シリアルデータ 入 力 端 子 (SPI 制 御 時 EEPROM 制 御 設 定 ユーザテストモー ド 時 ) Control 31 MOSI デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます MOSI 31 COM_VDD COM_VDD シリアルデータ 出 力 端 子 (EEPROM 制 御 設 定 通 常 時 ) デジタル 出 力 Control 8

9 端 子 番 号 名 称 入 出 力 端 子 説 明 内 部 等 価 回 路 デジタル 出 力 シリアルデータ 出 力 端 子 (SPI 制 御 時 EEPROM 制 御 設 定 ユーザテストモー ド 時 ) COM_VDD Control MISO 32 MISO シリアルデータ 入 力 端 子 (EEPROM 制 御 設 定 通 常 時 ) 32 COM_VDD デジタル 入 力 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます Control 33 COM_VDD - 電 源 端 子 主 に 制 御 系 機 能 ブロックの 電 源 端 子 です - 制 御 用 信 号 出 力 端 子 外 部 制 御 に 必 要 な 各 種 内 部 信 号 で デジタル 出 力 です COM_VDD COM_VDD 34 DET_TMONI1 デジタル 出 力 使 用 しない 場 合 は OPEN にしてください DET_TMONI1 34 Control 復 調 信 号 出 力 端 子 ( 受 信 モード 時 ) 受 信 モード 時 は 復 調 された 信 号 が 出 力 される 端 子 です Control 35 DATA_IO デジタル 出 力 リセット 時 リセット 解 除 時 で 端 子 状 態 が 異 なり ます 表 5-2 をご 参 照 ください 注 意 事 項 本 端 子 の 低 ドライブ 設 定 では 出 力 抵 抗 が 10kΩで す 低 ドライブ 設 定 でのプルアップ/プルダウン 抵 抗 は 十 分 な 出 力 レベルを 確 保 できる 値 を 選 んで ください 抵 抗 値 によっては 高 ドライブ 設 定 を 選 択 してください ドライブ 設 定 については を 参 照 願 います DATA_IO 35 COM_VDD COM_VDD Low Drive 10k 被 変 調 信 号 入 力 端 子 ( 送 信 モード 時 ) Control 送 信 モードでは 変 調 する 信 号 を 入 力 する 端 子 です COM_VDD デジタル 入 力 リセット 時 リセット 解 除 時 で 端 子 状 態 が 異 なり ます 表 5-2 をご 参 照 ください 注 意 事 項 本 IC に 電 源 供 給 されていない 場 合 など 印 加 電 源 より 高 い 電 圧 を 加 えないでください 電 源 側 に 端 子 を 保 護 する 素 子 が 挿 入 されているため 過 電 流 が 流 れます High Drive Control Control 36 IO_GND - グラウンド 端 子 主 に 制 御 系 機 能 ブロックのグラウンド 端 子 です - 9

10 5.2 リセット 時 レジスタ 初 期 値 での 端 子 状 態 TC32306FTG リセット 状 態 レジスタ 初 期 値 の 状 態 SPI 制 御 設 定 および EEPROM 制 御 設 定 (ユーザテストモードを 含 む)の 各 状 態 設 定 で IO 状 態 が 変 化 する 端 子 があります 表 5-2 をご 参 照 ください 表 5-2 リセット 時 レジスタ 初 期 値 での 端 子 状 態 端 子 名 称 SPI 制 御 設 定 時 (スレーブ 動 作 ) (SPI 制 御 設 定 ユーザテストモ ード 含 む) RESET= L レジスタ 初 期 値 (バッテリーセーブ 状 態 ) RESET= L EEPROM 制 御 設 定 時 (マスタ 動 作 ) バッテリーセーブ 状 態 RESET= L EEPROM 制 御 設 定 ユーザテストモード (スレーブ 動 作 ) レジスタ 初 期 値 (バッテリーセーブ 状 態 ) MODE2 IN IN IN IN IN IN MODE1 IN IN IN IN IN IN CS IN IN H 出 力 H 出 力 IN IN CLK IN IN L 出 力 L 出 力 IN IN MOSI IN IN L 出 力 L 出 力 IN IN MISO Z Z Z Z Z Z ENB IN IN IN IN IN IN TX_SW Pull Down Pull Down IN IN IN IN RX_SW Pull Down Pull Down IN IN IN IN DATA_IO Z L 出 力 Z L 出 力 Z L 出 力 DET_TMONI1,2 L 出 力 L 出 力 L 出 力 L 出 力 L 出 力 L 出 力 DET_TMONI3,4 Z Z Z Z Z Z 注 意 事 項 SPI 制 御 設 定 時 RESET= L の 状 態 の SPI 設 定 は 入 力 可 能 ですが 動 作 しません Z:ハイインピーダンス バッテリーセーブ 状 態 での DATA_IO 端 子 は レジスタ 設 定 (h 0A[D5]RX_TX)の 状 態 で 端 子 状 態 が 変 わります レジスタ 初 期 値 は h 0A[D5]RX_TX= 0 です 表 5-3 バッテリーセーブ 状 態 での DATA_IO 端 子 の 状 態 端 子 名 称 h'0a[d5]rx_tx= 0 ( 受 信 モード: 初 期 状 態 ) h'0a[d5]rx_tx= 1 ( 送 信 モード) DATA_IO L 出 力 Z Z:ハイインピーダンス 本 IC がスレーブ 動 作 をしているとき バッテリーセーブ 状 態 での MISO 端 子 は SPI リード 時 に 端 子 状 態 が 変 わります 表 5-4 スレーブ 動 作 時 バッテリーセーブ 状 態 での MISO 端 子 の 状 態 端 子 名 称 SPI リード 時 SPI リード 時 以 外 MISO OUT Z Z:ハイインピーダンス 10

11 6. 動 作 説 明 6.1 電 源 電 圧 設 定 TC32306FTG 本 IC の 電 源 は 3V 系 と 5V 系 のどちらかを 選 択 できます 選 択 した 電 源 電 圧 系 により 印 加 方 法 が 異 なります また 3V/5V 端 子 の 設 定 が 必 要 となります 5V 電 源 使 用 時 は 3V/5V 端 子 を 5V 電 源 に 接 続 することで 内 部 レ ギュレータ(A_REG30;アナログ 3V レギュレータ)が 動 作 し A_VDD_3V 端 子 に 電 圧 標 準 3V の 電 圧 が 出 力 さ れ 内 部 回 路 の 電 源 として 使 用 されます 表 6-1 電 源 端 子 接 続 端 子 名 3V 系 電 源 使 用 5V 系 電 源 使 用 3V/5V 端 子 (A_REG30 状 態 ) A_VDD_3V 端 子 GND (Disable) 3V 系 電 源 入 力 5V 系 電 源 入 力 (Enable) A_REG30 出 力 ( 外 部 回 路 利 用 不 可 ) A_VDD_5V 端 子 3V 系 電 源 入 力 5V 系 電 源 入 力 COM_VDD 端 子 3V 系 電 源 入 力 5V 系 電 源 入 力 V 系 電 源 使 用 設 定 3V 系 で 使 用 する 場 合 3V/5V 端 子 を 必 ず GND に 接 続 し COM_VDD 端 子 A_VDD_3V 端 子 および A_VDD_5V 端 子 に 安 定 した 3V 電 圧 を 印 加 してください 注 意 事 項 5V 用 の A_REG30 を 絶 対 に 動 作 させないでください COM_VDD 端 子 を 表 8-1 の 動 作 電 圧 範 囲 (VDD(3V)) 外 の 電 圧 に 絶 対 に 接 続 しないでください COM_VDD A_VDD_5V 3V/5V A_VDD_3V 3V (この 図 は 概 略 図 です 適 宜 バイパスコンデンサなどが 必 要 です ) 図 6-1 3V 系 で 使 用 する 場 合 の 接 続 例 V 系 電 源 使 用 設 定 5V 系 で 使 用 する 場 合 は 3V/5V 端 子 を 必 ず 5V 電 源 に 接 続 し A_VDD_5V 端 子 COM_VDD 端 子 に 安 定 した 5V 電 圧 を 印 加 してください 注 意 事 項 A_VDD_3V 端 子 に 外 部 から 電 圧 を 絶 対 に 印 加 しないでください COM_VDD 端 子 を 表 8-1 の 動 作 電 圧 範 囲 (VDD(5V)) 外 の 電 圧 に 絶 対 に 接 続 しないでください LNA や PA の 出 力 マッチング 回 路 への 給 電 は A_REG30 出 力 (A_VDD_3V の 電 圧 )を 必 ず 使 用 してくだ さい 11

12 COM_VDD A_VDD_5V 3V/5V A_REG30 (5Và3V) A_VDD_3V 5V (この 図 は 概 略 図 です 適 宜 バイパスコンデンサなどが 必 要 です ) 図 6-2 5V 系 で 使 用 する 場 合 の 接 続 例 電 源 グラウンド 系 統 機 能 ブロックごとに 電 源 グラウンド 系 統 が 分 かれています 5V 系 では 一 部 のアナログ 系 機 能 ブロック は 約 3V 出 力 の 内 部 レギュレータ(A_REG30)を 介 して 電 源 に 接 続 されます 3V 系 では 外 部 で A_VDD_3V 端 子 と A_VDD_5V 端 子 を 接 続 して 利 用 するため 一 部 のアナログ 系 機 能 ブロックには 3V 電 源 が 直 接 接 続 されます COM_VDD VDD D_REG (VDDà1.5V) A_VDD_5V 3V/5V A_VDD_3V A_REG30 (VDDà3V) VDD A_REG15 (VDDà1.5V) PLL_REG (VDDà1.5V) D_REG PLL_REG A_REG LNA, IF Filter, PA 3V 1.5V 1.5V 1.5V MIX, IF AMP, RSSI, SPI, Monitor PLL, VCO, Divider, XOSC Detector, LPF(FSK), ADC, LPF(ASK), BRF, Data COMP A_GND IO_GND PLL_GND 図 6-3 電 源 系 統 概 要 図 ( 本 図 は 機 能 ブロックごとに 主 たる 電 源 グラウンド 系 を 掲 載 しています) 6.2 制 御 設 定 本 IC の 制 御 は SPI 制 御 (Serial Peripheral Interface)と EEPROM 制 御 の 2 つあります 制 御 方 法 の 設 定 は MODE2 端 子 により 選 択 します また 各 制 御 方 法 は MODE1 端 子 によってユーザテストモードに 切 り 替 えることができます 12

13 表 6-2 制 御 方 法 種 類 の 説 明 MODE2 端 子 MODE1 端 子 制 御 設 定 L L SPI 制 御 設 定 L H SPI 制 御 設 定 (ユーザテストモード) H L EEPROM 制 御 設 定 H H EEPROM 制 御 設 定 (ユーザテストモード) SPI 制 御 設 定 と EEPROM 制 御 設 定 では 外 部 接 続 や 端 子 の 役 割 入 出 力 などが 異 なります 実 使 用 時 は 切 り 替 えできません 表 6-3 制 御 設 定 と 各 端 子 の 役 割 制 御 設 定 CS CLK MOSI MISO ENB TX_SW RX_SW SPI 制 御 設 定 SPI 制 御 設 定 (ユーザテストモード) IN 本 IC がスレーブ MCU などから 制 御 OUT 本 IC がスレーブ MCU などから 制 御 IN 状 態 制 御 OUT アンテナスイッチ 制 御 出 力 EEPROM 制 御 設 定 EEPROM 制 御 (ユーザテストモード) OUT 本 IC がマスタ EEPROM を 制 御 IN 本 IC がスレーブ MCU などから 制 御 IN 本 IC がマスタ EEPROM からの 読 み 出 し OUT 本 IC がスレーブ MCU などから 制 御 IN MCU 等 から EEPROM 読 み 出 し チャネルの 設 定 入 力 SPI 制 御 設 定 MCU と 本 IC を SPI 形 式 で 接 続 し 本 IC をコントロールします MOSI MISO MCU CLK CS TC32306FTG 図 6-4 SPI 制 御 設 定 の 接 続 概 念 図 EEPROM 制 御 設 定 MCU と EEPROM を 本 IC を 経 由 して 接 続 し EEPROM に 書 き 込 まれたレジスタ 設 定 で 本 IC を 動 作 させます レジスタ h 0A から h 1C までの 設 定 を 1 設 定 (チャネル)として EEPROM のサイズによって 最 大 8 設 定 (チャネル)の 切 り 替 えが 可 能 です チャネルの 切 り 替 えに TX_SW 端 子 RX_SW 端 子 ENB 端 子 を 入 力 端 子 として 利 用 するなど SPI 制 御 設 定 時 に 比 べて 外 部 接 続 や 端 子 利 用 法 が 大 きく 異 なります 13

14 (1) (2) TX_SW MOSI RX_SW MISO MCU ENB TC32306FTG CLK EEPROM RESET CS (3) 図 6-5 EEPROM 制 御 設 定 の 接 続 概 念 図 EEPROM にあらかじめレジスタ 値 をチャネルごとに 設 定 ( 書 き 込 み)しておきます MCU などから 本 IC に EEPROM から 呼 び 出 すチャネルを 設 定 します (1) RESET 端 子 の L à H のタイミングで 本 IC が SPI を 使 って EEPROM からチャネル 単 位 でレジスタ 値 を 呼 び 出 します (2) 本 IC が EEPROM から 読 み 出 したレジスタ 値 に 従 って 動 作 します (3) 6.3 共 通 機 能 リセット レジスタ 値 など IC の 内 部 状 態 を 初 期 値 に 戻 すことができます リセット 実 行 するには 電 源 が 本 IC に 安 定 供 給 された 状 態 で RESET 端 子 を 確 実 に L にしてください またリセット 解 除 は 電 源 が 安 定 供 給 され た 状 態 で 行 ってください 表 6-4 RESET 端 子 の 説 明 RESET 端 子 の 状 態 L H IC の 状 態 レジスタと IO 状 態 が 初 期 化 されます IO 状 態 が 初 期 化 されるので 一 部 設 定 *を 除 き すべての 設 定 を 受 け 付 けません リセット 時 の IO 状 態 については 表 5-2 をご 参 照 ください 設 定 によって バッテリーセーブ 状 態 スタンバイ 状 態 動 作 状 態 になります *EEPROM 制 御 設 定 の ENB TX_SW RX_SW は 動 作 を 受 け 付 けます 注 意 事 項 電 源 投 入 時 は 必 ずリセットしてください リセットにより レジスタ 値 はただちに 初 期 化 されます レジスタ 初 期 値 での IO の 状 態 は 表 5-2 をご 参 照 ください SPI 制 御 設 定 の 場 合 リセットから リセット 解 除 後 に 動 作 状 態 にするレジスタ 設 定 入 力 まで 本 IC はバッテリーセーブ 状 態 になります EEPROM 制 御 設 定 の 場 合 リセット 解 除 で EEPROM 読 み 出 し 用 の 内 部 発 振 回 路 も 同 時 に 起 動 しま す IC の 起 動 時 にリセットの 状 態 を 供 給 電 圧 がシステム 使 用 電 源 電 圧 の 90%を 安 定 的 に 超 えるまで 維 持 し その 後 1μs 後 にリセット 解 除 してください IC の 起 動 過 渡 状 態 でリセット 解 除 を 行 うと 誤 動 作 す る 可 能 性 があります 起 動 時 の RESET 端 子 の 操 作 に 関 しては 図 6-6 も 参 照 願 います 14

15 COM_VDD の90% 値 COM_VDD RESET 端 子 制 御 例 1μs 0V 図 6-6 起 動 時 における RESET 端 子 の 操 作 例 ソフトリセット レジスタ 設 定 (h 09[D7:D0]RESET7..0)を 利 用 してリセットを 行 うことができます ソフトリセットを 行 う 場 合 は h 09[D7:D0]RESET7..0 に b を 書 き 込 んでください ソフトリセットは 書 き 込 み 後 た だちにリセット 状 態 になり 次 の CLK 信 号 立 ち 上 がりもしくは CS 信 号 立 ち 上 がりの 速 い 方 でリセットが 解 除 されます そのためスタンバイ/ 動 作 状 態 のレジスタ 設 定 を 送 るまで 必 ずバッテリーセーブ 状 態 になり ます 表 6-5 ソフトリセットコマンド ソフトリセットコマンド h 09[D7:D0]RESET7..0 = b 注 意 事 項 EEPROM 制 御 設 定 時 は 使 用 できません (ユーザテストモードを 除 く) ソフトリセットではレジスタのみ 初 期 化 されます h 09[D7:D0]RESET7..0 を 読 み 出 すと b が 読 み 出 されます 状 態 制 御 リセット 解 除 後 本 IC は 基 本 的 に 3 つの 状 態 (バッテリーセーブ 状 態 スタンバイ 状 態 動 作 状 態 )があり レジスタ(h'0A[D7] [D6])と ENB 端 子 により 制 御 できます EEPROM 制 御 設 定 では ENB 端 子 はチャ ネル 設 定 に 使 用 されるため 状 態 制 御 に 無 関 係 です 表 6-6 SPI 制 御 設 定 時 の 各 状 態 の 説 明 MODE2 端 子 ENB 端 子 h'0a[d7] ENB h'0a[d6] ACT 状 態 名 説 明 L L X X L H 0 X バッテリー セーブ IC の 消 費 電 流 を 極 力 抑 えた 状 態 制 御 データ(レジスタ 設 定 など)および 制 御 設 定 のみ 受 け 付 け/ 変 更 可 能 です 動 作 状 態 へ 移 行 するにはスタンバイ 状 態 より 時 間 がかかります L H 1 0 スタンバイ L H 1 1 動 作 動 作 状 態 に 短 時 間 で 移 行 できるような 状 態 バッテリーセーブ 状 態 に 加 え 基 準 クロックやレギュレー タなどが 動 作 しています バッテリーセーブ 状 態 より 消 費 電 流 が 多 くなります 送 信 受 信 などの 動 作 が 可 能 な 状 態 動 作 の 状 態 により 消 費 電 流 や 状 態 遷 移 時 間 が 変 わります X:Don t care SPI 制 御 設 定 では 各 状 態 制 御 に MODE1 端 子 の 状 態 は 無 関 係 です オートオフ 機 能 でバッテリーセーブ 状 態 に 移 行 した 場 合 レジスタ h'0a[d7]enb および h'0a[d6]act は 1 の 状 態 に 保 持 されます 15

16 表 6-7 EEPROM 制 御 設 定 時 の 各 状 態 の 説 明 MODE2 端 子 h'0a[d7] ENB h'0a[d6] ACT 状 態 名 説 明 H 0 X バッテリー セーブ IC の 消 費 電 流 を 極 力 抑 えた 状 態 制 御 設 定 のみ 受 け 付 け/ 変 更 可 能 です 動 作 状 態 へ 移 行 する にはスタンバイ 状 態 より 時 間 がかかります H 1 0 スタンバイ H 1 1 動 作 動 作 状 態 に 短 時 間 で 移 行 できるような 状 態 バッテリーセーブ 状 態 に 加 え 基 準 クロックやレギュレー タなどが 動 作 しています バッテリーセーブ 状 態 より 消 費 電 流 が 多 くなります 送 信 受 信 などの 動 作 が 可 能 な 状 態 動 作 の 状 態 により 消 費 電 流 や 状 態 遷 移 時 間 が 変 わります X:Don t care EEPROM 制 御 設 定 では MODE1 端 子 が H の 状 態 はユーザテストモードになり EEPROM からの 制 御 はできません( 本 IC がスレーブになります) EEPROM 制 御 設 定 (ユーザテストモードも 含 む)では ENB 端 子 はチャネル 設 定 用 の 端 子 になり 状 態 に 無 関 係 です オートオフ 機 能 でバッテリーセーブ 状 態 に 移 行 した 場 合 レジスタ h'0a[d7]enb および h'0a[d6]act は 1 の 状 態 に 保 持 されます 出 力 端 子 ドライブモード 選 択 機 能 DATA_IO 端 子 MISO 端 子 DET_TMONI1 端 子 DET_TMONI2 端 子 の 各 出 力 端 子 はレジスタ 設 定 (h'0d[d3]data_io_d h'0d[d2]miso_d h'0d[d1]tmoni_d)によりドライブ 能 力 を 選 択 することが できます 設 定 は RESET= H (リセット 解 除 )の 状 態 で 有 効 になります 表 6-8 出 力 端 子 ドライブモード 制 御 設 定 h'0d[d3]data_io_d h'0d[d2]miso_d h'0d[d1]tmoni_d DATA_IO 端 子 ドライブ 能 力 MISO 端 子 ドライブ 能 力 DET_TMONI1 DET_TMONI2 端 子 ドライブ 能 力 0 低 ドライブモード 1 高 ドライブモード アンテナスイッチ 制 御 機 能 外 部 アンテナスイッチを 制 御 するための 機 能 です レジスタ 設 定 (h'0a[d3]tx_sw h'0a[d2]rx_sw)に よって TX_SW 端 子 RX_SW 端 子 から 制 御 用 ( L または H )の 信 号 を 出 力 することできます 動 作 もしく はスタンバイ 状 態 で 有 効 です また EEPROM 制 御 設 定 (MODE2 端 子 = H )では 入 力 端 子 として 動 作 する ため 利 用 できません 表 6-9 アンテナスイッチ 制 御 設 定 MODE2 端 子 状 態 h'0a[d3]tx_sw h'0a[d2]rx_sw TX_SW 端 子 RX_SW 端 子 L バッテリーセーブ X L L 動 作 /スタンバイ 0 L L 動 作 /スタンバイ 1 H H X X 入 力 端 子 X:Don t care 注 意 事 項 端 子 状 態 L は 抵 抗 を 介 してプルダウンされます この 状 態 では 他 回 路 を 駆 動 できません 16

17 6.3.5 制 御 用 信 号 出 力 機 能 TC32306FTG 本 IC は 外 部 制 御 に 必 要 な 各 種 内 部 信 号 を レジスタ 設 定 (h'14[d6:d4] h'14[d2:d0]) により DET_TMONI1 端 子 DET_TMONI2 端 子 から 出 力 することができます 動 作 もしくはスタンバイ 状 態 で 有 効 です 表 6-10 出 力 可 能 な 制 御 用 信 号 状 態 h'14[d6] MONI1_SEL2 h'14[d2] MONI2_SEL2 h'14[d5] MONI1_SEL1 h'14[d1] MONI2_SEL1 h'14[d4] MONI1_SEL0 h'14[d0] MONI2_SEL0 DET_TMONI1 端 子 出 力 信 号 名 DET_TMON2 端 子 出 力 信 号 名 バッテリーセーブ X X X L 出 力 動 作 /スタンバイ L 出 力 動 作 /スタンバイ DET_out 動 作 /スタンバイ Preamble_DET_out 動 作 /スタンバイ RSSI_DET_out 動 作 /スタンバイ NDET_out 動 作 /スタンバイ Status_MONI 動 作 /スタンバイ Un_DET_out 動 作 /スタンバイ PLL_LD X:Don t care (1)DET_out 信 号 出 力 RSSI 検 出 (RSSI_DET_out 信 号 ) ノイズ 検 出 (NDET_out 信 号 ) プリアンブル 信 号 検 出 (Preamble_DET_out 信 号 )の 信 号 あり 判 定 結 果 の 総 合 出 力 結 果 を 出 力 します L: 信 号 あり 判 定 されていない 状 態 H: 信 号 あり 判 定 された 状 態 DET_TMONI1 および 2 から 出 力 される DET_out 信 号 はレジスタ 設 定 (h'10[d2]det_out_cnt_en= 1 )に より いったん H となった 状 態 を 保 持 する 設 定 にすることができます 表 6-11 DET_out 信 号 制 御 設 定 h'10[d2]det_out_cnt_en DET_out 出 力 信 号 の 状 態 0 逐 次 更 新 します 1 いったん H となった 場 合 それを 保 持 します 注 意 事 項 DET_out 信 号 の 保 持 を 解 除 するには バッテリーセーブもしくはスタンバイ 状 態 にする 必 要 があります (2)Preamble_DET_out 信 号 出 力 プリアンブル 信 号 検 出 の 信 号 あり 判 定 結 果 を 出 力 します L: 信 号 あり 判 定 されていない 状 態 H: 信 号 あり 判 定 された 状 態 (3)RSSI_DET_out 信 号 出 力 RSSI 検 出 の 信 号 あり 判 定 結 果 を 出 力 します L: 信 号 あり 判 定 されていない 状 態 H: 信 号 あり 判 定 された 状 態 (4)NDET_out 信 号 出 力 ノイズ 検 出 の 信 号 あり 判 定 結 果 を 出 力 します L: 信 号 あり 判 定 されていない 状 態 H: 信 号 あり 判 定 された 状 態 17

18 (5)Status_MONI 信 号 出 力 IC の 動 作 状 態 を 出 力 します L:バッテリーセーブ 状 態 H:スタンバイ/ 動 作 状 態 (6)Un_DET_out 信 号 出 力 RSSI 検 出 ノイズ 検 出 プリアンブル 信 号 検 出 の 信 号 なし 判 定 結 果 の 総 合 出 力 結 果 を 出 力 します L: 信 号 なし 判 定 されていない 状 態 H: 信 号 なし 判 定 された 状 態 (7)PLL_LD 信 号 出 力 PLL のロックディテクト 信 号 検 出 結 果 を 出 力 します L:PLL のロックを 検 出 していない 状 態 H:PLL のロックを 検 出 した 状 態 表 6-12 DET_out Un_DET_out 信 号 出 力 のロジック RSSI 検 出 ノイズ 検 出 信 号 あり 判 定 信 号 なし 判 定 プリアンブル 検 出 DET_out 信 号 出 力 RSSI 検 出 ノイズ 検 出 プリアンブル 検 出 Un_DET_out 信 号 出 力 * * H H * * H H * * L L H H L/OFF H * H OFF H L H L/OFF L H L/OFF OFF H OFF H L/OFF H L/OFF L/OFF OFF L * L L/OFF L H OFF L/OFF H L OFF L/OFF L OFF OFF L/OFF L H: 信 号 あり 判 定 L: 信 号 あり と 判 定 できない OFF: 信 号 検 出 が 非 動 作 *:Don t care H: 信 号 なし 判 定 L: 信 号 なし と 判 定 できない OFF: 信 号 検 出 が 非 動 作 *:Don t care 18

19 6.4 ローカル 発 振 機 能 ローカル 発 振 機 能 概 要 表 6-13 ローカル 発 振 機 能 の 概 要 項 目 機 能 基 準 クロック 発 振 周 波 数 30.32MHz( 固 定 ) PLL VCO 発 振 周 波 数 フラクショナル N 型 PLL 1732~1896MHz 分 周 器 6 4 2( 全 3 段 階 設 定 ) ローカル 周 波 数 315MHz 帯 434MHz 帯 868 / 915MHz 帯 基 準 クロック 発 振 本 IC を 動 作 させるためには 周 波 数 30.32MHz の 基 準 クロックが 必 要 です 内 部 インバータ 発 振 回 路 で 基 準 クロックを 発 生 させる 場 合 は X_IN 端 子 X_OUT 端 子 間 に 水 晶 振 動 子 を 接 続 し 適 切 な 負 荷 容 量 を 付 加 してご 使 用 ください X_IN 端 子 X_OUT 端 子 は 負 荷 容 量 6pF の 水 晶 振 動 子 との 接 続 が 設 計 標 準 にな っています TCXO などの 外 部 信 号 源 を 使 用 する 場 合 は カップリングコンデンサを 介 して X_IN 端 子 に 入 力 してくだ さい その 際 X_OUT 端 子 はオープンにしてください X_IN 端 子 への 入 力 信 号 レベルは 0.5~1.5V(Peak to Peak)にしてください X_OUT 端 子 から 外 部 回 路 へのクロック 供 給 はしないでください XOSC XOSC X_OUT X_IN X_OUT X_IN Xtal Signal Source 水 晶 振 動 子 利 用 時 外 部 信 号 源 利 用 時 図 6-7 基 準 発 振 器 の 使 用 例 ローカル 発 振 ローカル 発 振 は フラクショナル N 型 PLL VCO と 分 周 器 によって 構 成 されています 分 周 器 の 出 力 が ローカル 周 波 数 になります 分 周 器 の 分 周 数 を 変 えることで 複 数 の 使 用 周 波 数 帯 に 対 応 します 分 周 数 は RF 周 波 数 帯 設 定 のレジスタ(h'0A[D1:D0])を 設 定 することで 選 択 されます 表 6-14 RF 周 波 数 帯 と 分 周 数 h'0a[d1] BAND1 h'0a[d0] BAND0 RF 周 波 数 帯 分 周 器 の 分 周 数 MHz 帯 MHz 帯 4 1 X 868 / 915MHz 帯 2 X:Don t care 周 波 数 は 整 数 カウンタおよび 分 数 カウンタを 設 定 することによって 決 定 します 各 カウンタ 値 はレジス タ(h'0B[D7:D0], h'0c[d7:d0])によって 設 定 することができます PLL は 所 望 の 周 波 数 にロックしたと 判 19

20 定 すると PLL_LD 信 号 が H となります PLL_LD 信 号 は レジスタ 設 定 (h'14[d6:d4], [D2:D0])により DET_TMONI1 端 子 もしくは DET_TMONI2 端 子 で 出 力 させることができます (1) 受 信 ローカル 発 振 として 使 用 する 場 合 受 信 側 ローカル 周 波 数 は 必 ず RF 周 波 数 より IF 周 波 数 分 低 い 周 波 数 (Lower Local)に 設 定 してください 受 信 ローカル 周 波 数 =RF 受 信 周 波 数 -IF 周 波 数 =VCO 発 振 周 波 数 / 分 周 数 例 1 RF 周 波 数 :314.94MHz IF 周 波 数 :280kHz 分 周 数 :6(315MHz 帯 を 選 択 ) 受 信 ローカル 周 波 数 =314.94MHz-0.28MHz= MHz/6 例 2 RF 周 波 数 :314.94MHz IF 周 波 数 :230kHz 分 周 数 :6(315MHz 帯 を 選 択 ) 受 信 ローカル 周 波 数 =314.94MHz-0.23MHz= MHz/6 (2) 送 信 ローカル 発 振 として 使 用 する 場 合 送 信 側 のローカル 周 波 数 は 送 信 する RF 周 波 数 と 同 じに 設 定 してください 送 信 ローカル 周 波 数 =RF 送 信 周 波 数 =VCO 発 振 周 波 数 / 分 周 数 例 RF 周 波 数 :314.94MHz 分 周 数 :6(315MHz 帯 を 選 択 ) 送 信 ローカル 周 波 数 =314.94MHz= MHz/6 6.5 受 信 機 能 受 信 機 能 を 利 用 するにはレジスタ 設 定 (h'0a[d5])で 受 信 モード( 0 )にしてください 受 信 機 能 概 要 表 6-15 受 信 機 能 の 概 要 項 目 RF 受 信 周 波 数 帯 受 信 IF 周 波 数 変 調 信 号 方 式 機 能 / 915 各 MHz 帯 230kHz ( 受 信 フィルタ 帯 域 幅 320kHz) 280kHz ( 受 信 フィルタ 帯 域 幅 270kHz) シングルコンバージョン 方 式 (イメージキャンセルミキサによる) FSK ASK FSK 検 波 ASK 検 波 検 波 方 式 遅 延 検 波 パルスカウント 検 波 包 絡 線 検 波 信 号 検 出 RSSI 検 出 ノイズ 検 出 プリアンブル 検 出 RSSI 検 出 プリアンブル 検 出 付 加 機 能 NIR 機 能 - ビットレートフィルタ(カット オフ 周 波 数 ) 0.436kHz~19.78kHz(12 段 階 設 定 ) 20

21 A_VDD_3V VCO Divider PLL Matching Network RF_OUT Matching Network RF_IN LNA IF Filter IFAMP Detector LPF (FSK) BRF Data COMP DATA_IO RF_DEC MIX RSSI_OUT RSSI ADC LPF (ASK) Limiter RF 受 信 周 波 数 帯 受 信 利 得 図 6-8 受 信 系 ブロック 図 RF 周 波 数 は / 915 各 MHz 帯 を 選 択 することが 可 能 です 受 信 部 の 全 体 利 得 は LNA の 整 合 回 路 などにより 調 整 してください また LNA はレジスタ 設 定 (h'0e[d7:d6])により 利 得 を 調 整 することができます 表 6-16 LNA 利 得 制 御 h'0e[d7] Lna_gain1 h'0e[d6] Lna_gain0 LNA 利 得 変 化 幅 ( 参 考 値 ) 0 0 0( 基 準 値 ) dB dB dB 315MHz 帯 の 参 考 値 です SAW Filter Matching Network RF_IN MIX LNA IF Filter IFAMP 35dB 31dB 51dB 315MHz 帯 での 標 準 値 図 6-9 受 信 利 得 配 分 RF_IN 端 子 は LNA の 入 力 端 子 です 適 切 な 入 力 整 合 回 路 を 付 加 して RF 信 号 入 力 してください RF_OUT 端 子 は LNA の 出 力 端 子 で オープンドレインとなっています 整 合 回 路 を 通 して 電 源 を 供 給 してください 入 出 力 の 整 合 回 路 については 応 用 回 路 例 などを 参 照 してください RF_DEC 端 子 は 図 6-10 LNA 構 成 例 のようにし C=1000pF( 標 準 ) R=100Ω( 標 準 )を 付 加 してください 21

22 A_VDD_3V Matching Network RF_OUT Matching Network RF_IN LNA RF_DEC + 図 6-10 LNA 構 成 例 受 信 IF 周 波 数 本 IC はシングルコンバージョン 方 式 を 採 用 しています LNA の 出 力 はイメージキャンセルミキサで IF 周 波 数 までダウンコンバートされます 受 信 IF 周 波 数 は 内 蔵 IF フィルタの 特 性 により 230kHz 280kHz のどちらかにレジスタ 設 定 してください 表 6-17 受 信 IF 周 波 数 と 内 蔵 IF フィルタ 帯 域 幅 h'0e[d5] IFBW 受 信 IF 周 波 数 ( 設 定 値 ) 内 蔵 IF フィルタ 帯 域 幅 0 230kHz 320kHz( 標 準 ) 1 280kHz 270kHz( 標 準 ) 復 調 方 式 検 波 可 能 な 信 号 方 式 は FSK と ASK の 2 種 類 でレジスタ(h'0A[D4])により 設 定 できます 内 蔵 の IF フィ ルタ 後 IF アンプにて 増 幅 された 信 号 は 検 波 経 路 検 波 方 式 信 号 検 出 付 加 機 能 などが 異 なります 表 6-18 変 調 信 号 方 式 h'0a[d5] RX_TX h'0a[d4] FSK_ASK 状 態 0 0 FSK 検 波 ( 受 信 モード) 0 1 ASK 検 波 ( 受 信 モード) 1 XX 送 信 モード XX: 送 信 モードは 表 6-30 をご 参 照 ください FSK 復 調 FSK 復 調 するにはレジスタ 設 定 (h'0a[d4])で FSK( 0 )にしてください (1) NIR( 近 接 妨 害 除 去 )フィルタ フィルタ 機 能 の ON/OFF はレジスタ 設 定 (h'10[d1])により 切 り 替 え 可 能 です 300kHz 離 調 近 辺 の 妨 害 波 を 低 減 させることを 目 的 としたフィルタです ノッチ 型 のフィルタで ノッチ 周 波 数 でのピーク 減 衰 量 は 約 20dB です ノッチ 周 波 数 はレジスタ(h'1B[D2:D1])により 設 定 が 可 能 です 22

23 表 6-19 NIR フィルタ 設 定 h'10[d1]nir_fil_en h'1b[d2]nir_frqth1 h'1b[d1]nir_frqth0 ON/OFF:ノッチ 周 波 数 0 X X OFF: ON:631 khz ON:659 khz ON:689 khz ON:712 khz X:Don t care 本 機 能 を 使 用 する 場 合 (h'10[d1]=1)は 検 波 設 定 (h 10[D0]Sel_Det; 0= 遅 延 検 波 / 1=パルスカウント 検 波 )に 応 じて レジスタ(h'0D[D0], h'0f[d0], h'12[d1:d0], h'13[d0], h'1a[d0], h'1b[d0], h'1c[d2:d0])で NIR フィルタの 判 定 しきい 値 設 定 をしてください 表 6-20 は 弊 社 の 推 奨 設 定 です 表 6-20 NIR フィルタ 推 奨 設 定 値 h'10[d1] NIR_Fil_en h'10[d0] Sel_Det NIR 判 定 しきい 値 設 定 レジスタ ( 推 奨 値 ) NIR フィルタ 設 定 NIR フィルタ 動 作 ( 適 用 IC 動 作 ) 0 - Don t care h'0f[d0]nir_l2 1 h'1c[d1]nir_l1 1 h'1b[d0]nir_2l1 h'1c[d2]nir_2l0 1 0 h'0d[d0]nir_h2 h'13[d0]nir_h1 0 h'12[d0]nir_2h1 0 0 h'12[d1]nir_2h0 0 妨 害 入 力 時 フィ ルタは ON 状 態 に 移 行 後 ON を 継 続 する h'1c[d0]nir_l h'1a[d0]nir_h 遅 延 ( 間 欠 受 信 時 用 ) h'0f[d0]nir_l2 1 h'1b[d0]nir_2l1 1 h'0d[d0]nir_h2 0 h'12[d0]nir_2h1 0 検 波 妨 害 の 状 況 でフィ h'1c[d1]nir_l1 1 h'1c[d2]nir_2l0 0 h'13[d0]nir_h1 0 h'12[d1]nir_2h0 1 ルタは 自 動 的 に ON/OFF する h'1c[d0]nir_l h'1a[d0]nir_h ( 連 続 受 信 時 用 ) h'0f[d0]nir_l2 0 h'1b[d0]nir_2l1 1 h'0d[d0]nir_h2 0 h'12[d0]nir_2h0 0 h'1c[d1]nir_l1 0 h'1c[d2]nir_2l0 1 h'13[d0]nir_h1 0 h'12[d1]nir_2h1 0 h'1c[d0]nir_l h'1a[d0]nir_h パルス カウント 検 波 フィルタは 常 に ON 状 態 (2) 検 波 器 (Detector) 遅 延 検 波 パルスカウント 検 波 の 2 種 類 をレジスタ 設 定 (h'10[d0])により 選 択 できます 製 品 に 応 じて 適 切 な 方 式 を 選 択 してください 遅 延 検 波 パルスカウント 検 波 ともに IF 周 波 数 が 0kHz~500kHz までの 信 号 を 電 圧 に 変 換 します パルスカウント 検 波 では 500kHz より 高 い 検 波 帯 域 外 の 周 波 数 の 信 号 を 500kHz 検 出 時 の 電 圧 として 検 波 します 遅 延 検 波 では 通 常 は 500kHz を 境 にミラー 反 転 す る S カーブになりますが 500kHz より 高 い 検 波 帯 域 外 信 号 を 500kHz 検 出 時 の 電 圧 として 検 波 する 設 定 ( 高 域 検 出 機 能 )にレジスタ(h'0F[D4])で 変 更 することができます 表 6-21 検 波 方 式 高 域 検 出 機 能 設 定 h'10[d0]sel_det h'0f[d4]hdet_en 状 態 0 0 遅 延 検 波 : 高 域 検 出 機 能 Disable 0 1 遅 延 検 波 : 高 域 検 出 機 能 Enable 1 X パルスカウント 検 波 X:Don t care 注 意 事 項 高 域 検 出 機 能 の 検 出 できる 最 大 の 周 波 数 は IF フィルタの 減 衰 量 の 影 響 を 受 けます 高 域 検 出 の 自 動 オフ 機 能 信 号 検 出 機 能 の DET_out 信 号 が H ( 信 号 あり)となった 場 合 高 域 検 出 機 能 を 自 動 的 に 無 効 にする 機 能 です 高 域 検 出 機 能 を 無 効 にすることで 受 信 感 度 への 影 響 を 小 さくすることができます 遅 延 検 波 設 定 (h 10[D0]Sel_Det= 0 ) 高 域 検 出 機 能 が 有 効 (h 0F[D4]Hdet_en= 1 ) の とき レジスタ 23

24 h 1A[D2]Auto_Hdet_Off が 1 で 有 効 になります 自 動 オフ 後 再 度 有 効 にする 場 合 は バッテリーセーブ スタンバイ 状 態 もしくはデジタルブロックを 一 度 Disable にする 必 要 があります 設 定 は h 1A レジスタ 設 定 を 行 ったあと 即 座 に 有 効 になります (3) LPF(FSK) LPF のカットオフ 周 波 数 (fc)は 約 20kHz です (4) 信 号 検 出 FSK モードでは 3 種 類 (RSSI 検 出 ノイズ 検 出 プリアンブル 信 号 検 出 )の 信 号 検 出 を 利 用 することが できます それぞれ 検 出 感 度 精 度 などが 異 なりますので アプリケーションに 応 じてご 利 用 くださ い レジスタ 設 定 により 各 信 号 検 出 機 能 を 独 立 に Enable/Disable 検 出 周 期 検 出 しきい 値 判 定 回 数 を 設 定 することができます それぞれの 信 号 検 出 方 法 は 信 号 あり 判 定 と 信 号 なし 判 定 ができま す 設 定 された 検 出 回 数 で 連 続 で 検 出 信 号 がしきい 値 以 上 もしくはしきい 値 以 下 となった 場 合 に 出 力 されます 注 意 事 項 信 号 あり 信 号 なし の 判 定 は 内 部 の 判 定 基 準 によるものです 実 際 に 信 号 のある/なしを 保 証 する ものではありません 信 号 あり 信 号 なし の 両 方 とも 判 定 できない 状 態 が 存 在 する 可 能 性 があります 表 6-22 信 号 検 出 の 種 類 (FSK) 項 目 RSSI 検 出 ノイズ 検 出 プリアンブル 信 号 検 出 検 出 方 法 IF アンプを 通 過 する 信 号 の 大 きさを 積 分 して 検 出 FSK 検 波 出 力 信 号 中 の 34kHz 付 近 のノイズ 信 号 レベルを 検 出 検 波 後 波 形 整 形 されたデータ 出 力 のプリアン ブル 信 号 ( 1010 の 繰 り 返 し 信 号 )の 検 出 Enable / Disable 設 定 h'0f[d7]drssi_en 0:Diable 1:Enable h'0f[d5]ndet_en 0:Diable 1:Enable h'0f[d6]preamble_en 0:Diable 1:Enable 検 出 周 期 設 定 h'1a[d7:d6]ntime ~2.7ms(4 段 階 ) RSSI 検 出 とノイズ 検 出 は 独 立 に 設 定 できません h'1a[d2]pre_dettrig 0: 信 号 周 期 で 検 出 1: 信 号 ビットで 検 出 判 定 しきい 値 設 定 h'16[d7:d0]drssi_th7..0 8bit(256 段 階 ) h'19[d7:d2]ndet_th5..0 6bit(64 段 階 ) 信 号 レート 調 整 (512 段 階 ) h'18[d7]pre_time8 h'17[d7:d0]pre_time7..0 許 容 誤 差 (128 段 階 ) h'18[d6:d0]err_margin6..0 h'1a[d4:d3]pre_detcount1..0 判 定 回 数 設 定 1 回 で 判 定 1 回 で 判 定 信 号 あり 判 定 3~6 周 期 / 6~12 ビット(4 段 階 ) 信 号 無 し 判 定 3 周 期 / 4ビット 信 号 あり 判 定 ( 連 続 ) 判 定 しきい 値 以 上 (RSSI_DET_out 信 号 = H ) ( 連 続 ) 判 定 しきい 値 以 下 (NDET_out 信 号 = H ) 連 続 して 許 容 誤 差 範 囲 内 (Preamble_DET_out 信 号 = H ) 信 号 なし 判 定 判 定 しきい 値 以 下 判 定 しきい 値 以 上 連 続 して 許 容 誤 差 範 囲 外 各 信 号 検 出 の 信 号 あり 判 定 の 判 定 出 力 (RSSI_DET_out 信 号 NDET_out 信 号 Preamble_DET_out 信 号 )はユーザテストモードによ りモニタ 可 能 です 信 号 なし 判 定 の 判 定 結 果 は 直 接 モニタができません 各 設 定 の 詳 細 は 後 章 のレジスタ 配 置 を 参 照 してください 3 つの 信 号 検 出 判 定 結 果 は 内 部 ロジックにより 総 合 判 定 結 果 として DET_out( 信 号 あり 判 定 ) Un_DET_out 信 号 ( 信 号 なし 判 定 ) 出 力 として DET_TMONI1 DET_TMONI2 端 子 に 出 力 することがで きます A) 高 域 信 号 ノイズ 加 算 機 能 ノイズ 検 出 機 能 は 検 波 後 の 信 号 に 対 して 34kHz 付 近 のノイズレベルを 検 出 するため 検 波 帯 域 外 の 高 域 信 号 に 対 しても ノイズ 圧 縮 が 行 われることで 信 号 を 誤 検 出 する 恐 れがあります そのため 検 出 精 度 を 上 げる 高 域 信 号 ノイズ 加 算 機 能 があります 検 波 した 信 号 が 高 域 信 号 であると 判 断 されたとき 検 出 ノイズレベルに 一 定 値 を 加 算 することで 信 号 検 出 精 度 が 上 がります レジスタ h 19[D0] Add_Hdet_en が 1 で 有 効 になります 有 効 の 場 合 24

25 ノイズ 検 出 機 能 (h 0F[D5]Ndet_en) 検 波 方 式 (h 10[D0]Sel_Det) および 高 域 検 出 機 能 (h 0F[D4]Hdet_en)の 設 定 にかかわらず 動 作 します 表 6-23 高 域 信 号 ノイズ 加 算 機 能 設 定 h'0f[d5] Ndet_en h'19[d0] Add_Hdet_en 状 態 0 0 すべてのノイズ 検 出 機 能 が 使 用 されません 0 1 高 域 信 号 ノイズ 加 算 機 能 のみが 有 効 になり 通 常 のノイズ 検 出 は 行 いません 信 号 なし 判 定 のみを 行 い 信 号 あり 判 定 は 行 いません 1 0 ノイズ 検 出 機 能 のみ 有 効 になり 高 域 信 号 ノイズ 加 算 機 能 は 無 効 になります 1 1 ノイズ 検 出 機 能 高 域 信 号 ノイズ 加 算 機 能 ともに 有 効 になります 注 意 事 項 h 0F[D5]Ndet_en= 0 かつ h 19[D0]Add_Hdet_en= 1 の 場 合 検 波 帯 域 外 の 信 号 が Ntime で 設 定 する 時 間 の 50% 存 在 する 場 合 h 23[D7:D0]DNDET7..0= d 40 になります 100%の 場 合 は d 81 になります 検 波 方 式 がパルスカウント 検 波 の 場 合 でも ノイズ 加 算 機 能 は 有 効 にできます 検 波 方 式 が 遅 延 検 波 で 高 域 検 出 機 能 が 無 効 の 場 合 でも ノイズ 加 算 機 能 は 有 効 にできます B) プリアンブル 信 号 検 出 機 能 の 補 足 説 明 Data COMP 出 力 信 号 の 立 ち 上 がりエッジ 間 もしくは 立 ち 上 がり 立 ち 下 がり 両 エッジ 間 のクロック 数 をカウントすることでプリアンブル 信 号 検 出 を 行 います カウントされたクロック 数 が 設 定 値 ± 許 容 誤 差 内 に 収 まればプリアンブル 信 号 と 認 識 します 使 用 されるクロックはビットレートフィルタ に 使 用 する 内 部 クロック 信 号 の 2 倍 の 周 波 数 の 信 号 です 内 部 クロック 周 波 数 は 表 6-25 をご 参 照 ください 注 意 事 項 1 プリアンブル 信 号 を 立 ち 上 がりエッジ 間 で 検 出 する 場 合 (h 1A[D2]= 0 ) Pre_Time8..0 で 設 定 された 値 がクロックカウント 数 になります 立 ち 上 がり 立 ち 下 がりエッジ 間 で 検 出 する 場 合 (h 1A[D2]= 1 ) 設 定 値 の 1/2 がクロックカウント 数 に なります 設 定 値 が 奇 数 の 場 合 1/2 に 対 して 小 数 点 以 下 を 切 り 捨 てた 値 がクロックカウント 数 になります プリアンブル 信 号 の 立 ち 上 がりエッジ 間 検 出 (h 1A[D2]= 0 ) 立 ち 上 がり 立 ち 下 がりエッジ 間 検 出 (h 1A[D2]= 1 )のいずれの 場 合 でも Err_Margin6..0 で 設 定 した 値 が 許 容 誤 差 になります 設 定 方 法 設 定 値 :Pre_Time8..0(h 18[D7],h 17[D7:D0]) 許 容 誤 差 ;Err_Margin6..0(h 18[D6:D0]) 設 定 クロック 数 :Pre_Time8..0 = (2 x fbc)/fp fp:プリアンブル 信 号 1 周 期 の 周 波 数 fbc:ビットレートフィルタ 設 定 (h 0E[D4:D1]BRF_Bit3..0)で 決 まる 内 部 クロック 周 波 数 Err_Margin6..0 で 設 定 した 値 はそのまま 許 容 誤 差 になります 計 算 例 fp=600hz fbc=23.69khz(ビットレートフィルタのカットオフ 周 波 数 を 619Hz に 設 定 した 場 合 ) Pre_Time8..0 = (2 x 23.69) / 0.6 = 78.9 à79(h 18[D7], h 17[D7:D0]=b ) カウントされたクロック 数 が 79±Err_Margin6..0 のときプリアンブル 信 号 と 認 識 されます 注 意 事 項 2 Preamble 信 号 検 出 を 利 用 して AutoOff A の 機 能 を 使 用 する 場 合 には データコンパレータ 急 速 充 放 電 機 能 1 2 の 両 方 の 機 能 を ON にしてください (Adr h'10[d5] AutoOffA_en = 1 かつ Adr h'0f[d6] Preamble_en = 1 の 設 定 を 選 択 した 場 合 Adr h'10[d7] Charge1_en = 1 かつ Adr h'10[d6] Charge2_en = 1 の 設 定 にしてください ) 上 記 の 設 定 としない 場 合 AutoOff A の 機 能 が 所 定 の 動 作 をせず 有 意 なデータを 取 得 できるほどの 期 間 受 信 動 作 を 継 続 しない 可 能 性 があります 25

26 6.5.7 ASK 復 調 ASK 復 調 するにはレジスタ 設 定 (h'0a[d4])で ASK( 1 )にしてください (1) RSSI IF アンプを 通 る IF 信 号 の 大 きさを 検 出 します (2) AD コンバータ(ADC) RSSI で 検 出 された IF 信 号 の 大 きさをデジタル 化 します (3) LPF(ASK) LPF のカットオフ 周 波 数 (fc)は 約 40kHz です (4) リミット 回 路 (Limiter 急 速 充 放 電 機 能 2 を 利 用 するときのみ 有 効 ) 後 段 のデータコンパレータで 急 速 充 放 電 機 能 2 を 利 用 する 場 合 は リミット 回 路 が 有 効 になります フィルタを 通 過 した RSSI 信 号 は リミット 回 路 にて 信 号 電 圧 が 設 定 値 より 下 がらないように 調 整 さ れます リミットするレベルは ピーク 電 圧 を 基 準 に 計 算 で 逐 次 決 定 されます ピーク 電 圧 は 後 段 のビットレートフィルタの 出 力 をピークホールド 回 路 によって 検 出 します ピークホールド 回 路 ピークホールド 回 路 は 入 力 信 号 の 立 ち 上 がり 時 は 速 い 時 定 数 で 立 ち 下 がり 時 は 遅 い 時 定 数 で 出 力 信 号 を 入 力 信 号 に 追 従 させることでピーク 電 圧 を 検 出 します 時 定 数 は 充 電 時 が tp / fbc 放 電 時 が tr / fbc に なります fbc:ビットレートフィルタ 設 定 (h 0E [D4:D1]BRF_Bit3..0)で 決 まる 内 部 クロック 周 波 数 tp :1/tp + 1/tr の 逆 数 tp:ピークホールド 回 路 ピーク 電 圧 充 電 係 数 (h 1C [D4:D3] Peak_Charge1..0)で 決 まる 係 数 tr:ピークホールド 回 路 ピーク 電 圧 放 電 係 数 (h 1C [D7:D5] Peak_Ref2..0)で 決 まる 係 数 起 動 時 入 力 信 号 のピーク 電 圧 に 対 して 90%の 電 圧 になる 時 間 は tp / fbc x 2.30[s]です 表 6-24 ピークホールド 回 路 の 設 定 入 力 信 号 状 態 時 定 数 設 定 レジスタ 立 ち 上 がり 時 viph-voph 0 h'1c[d4:d3]peak_charge1..0 h'1c[d7:d5]peak_ref2..0 立 ち 下 がり 時 viph-voph<0 h'1c[d7:d5]peak_ref2..0 viph:ピークホールド 回 路 入 力 電 圧 voph:ピークホールド 回 路 出 力 電 圧 注 意 事 項 急 速 充 放 電 機 能 2 の 急 速 充 放 電 係 数 (h'1b[d7:d6]charge2_ref1..0) よりピーク 電 圧 充 電 係 数 tp (h 1C[D4:D3]Peak_Charge1..0)を 小 さく 設 定 しないでください ピーク 電 圧 充 電 係 数 tp (h 1C[D4:D3]Peak_Charge1..0)はピーク 電 圧 放 電 係 数 tr (h 1C [D7:D5] Peak_Ref2..0)より 十 分 小 さく 設 定 してください ピークホールド 回 路 のピークホールドレベルはレジスタ h 1F[D7:D0]PEAK7..0 から 読 み 出 しできます 急 速 充 放 電 機 能 2 を 使 用 しないときは リミット 回 路 はバイパスされます (5) 信 号 検 出 ASK モードでは 2 種 類 (RSSI 検 出 プリアンブル 信 号 検 出 )の 信 号 検 出 を 利 用 することができます 各 信 号 検 出 (RSSI 検 出 プリアンブル 信 号 検 出 )は FSK 検 波 の 場 合 と 同 じです ノイズ 検 出 は 利 用 で きません ビットレートフィルタ(BRF) ビットレートフィルタは レジスタ 設 定 (h'0e[d4:d1])によりカットオフ 周 波 数 を 0.436kHz~19.78kHz の 間 で 12 段 階 の 設 定 が 可 能 です 復 調 する 信 号 レートに 応 じて 最 適 なカットオフ 周 波 数 を 選 んで 設 定 し てください 検 波 器 とビットレートフィルタの 間 には 経 路 ごとに 別 々の LPF が 挿 入 されていますので LPF の 特 性 を 加 味 して 設 定 してください カットオフ 周 波 数 は ビットレートフィルタ 単 独 のものです 前 段 の LPF(FSK:fc=20kHz ASK: fc=40khz)の 影 響 を 考 慮 して 設 定 してください 26

27 表 6-25 ビットレートフィルタ 設 定 と LPF を 考 慮 したカットオフ 周 波 数 h'0e[d4] BRF_Bit3 h'0e[d3] BRF_Bit2 h'0e[d2] BRF_Bit1 h'0e[d1] BRF_Bit0 カットオフ 周 波 数 (fc) 前 段 の LPF 込 みの カットオフ 周 波 数 FSK ASK 内 部 クロック (fbc) khz 14.1 khz 17.8 khz 758 khz khz 11.5 khz 13.2 khz 758 khz khz 8.91 khz 9.62 khz 379 khz khz 6.60 khz 6.88 khz 379 khz khz 4.81 khz 4.91 khz 189 khz khz 3.44 khz 3.47 khz 189 khz khz 2.46 khz 2.47 khz 94.8 khz khz 1.74 khz 1.74 khz 94.8 khz khz 1.24 khz 1.24 khz 47.4 khz khz khz khz 47.4 khz khz khz khz 23.7 khz khz khz khz 23.7 khz khz 14.1 khz 17.8 khz 758 khz khz 11.5 khz 13.2 khz 758 khz khz 14.1 khz 17.8 khz 758 khz khz 11.5 khz 13.2 khz 758 khz 注 意 事 項 カットオフ 周 波 数 内 部 クロック 周 波 数 は 基 準 クロック 30.32MHz 使 用 時 の 設 定 値 です データコンパレータ(Data COMP) ビットレートフィルタを 通 過 した 復 調 信 号 をデータコンパレータで 波 形 整 形 し DATA_IO 端 子 から 出 力 し ます 復 調 信 号 出 力 は 変 調 信 号 に 対 して 反 転 した 出 力 になっています (1) 基 準 電 圧 データコンパレータの 基 準 電 圧 (vref)は 遅 い 時 定 数 でデータコンパレータの 入 力 電 圧 (vi)に 追 従 する ことで 決 定 されます 時 定 数 は nr / fbc で nr はレジスタ h'1b[d5:d3]cmp_ref2..0 で 設 定 可 能 です データレート 符 号 化 方 式 などに 応 じて 適 切 に 設 定 してください 時 定 数 = nr / fbc fbc:ビットレートフィルタ 設 定 (h 0E [D4:D1]BRF_Bit3..0)で 決 まる 内 部 クロック 周 波 数 連 続 同 一 データ 数 と 時 定 数 の 設 定 によっては vref の 変 動 幅 が 大 きくなるため データコンパレータ 出 力 の デューティ 比 が 悪 化 することがあります vref の 許 容 変 動 幅 を vdiff[%] 同 一 データが 最 大 連 続 する bit 数 -1(>0)の 時 間 を t とすると 設 定 する 時 定 数 は 以 下 の 式 で 簡 易 的 に 計 算 可 能 です 設 定 方 法 時 定 数 nr / fbc = t / -ln( 1 vdiff / 100 ) 27

28 計 算 例 データレート=600Hz fbc=23.69khz(ビットレートフィルタのカットオフ 周 波 数 を 619Hz に 設 定 した 場 合 ) vref の 許 容 変 動 幅 vdiff = 10% 同 一 データの 最 大 連 続 数 :4 t = (4-1) /(2 x 600) = s nr/fbc = / (-ln(1-10/100)) = nr = x = に 近 い h'1b [D5:D3]=b 100(nr=512)に 設 定 します vref の 平 均 値 は h'21[d7:d0]ref_bias7..0 変 動 幅 は h'20[d7:d0]ref_diff7..0 からレジスタ 読 み 出 しでき ます また vref は DET_TMONI3 および 4 からもモニタできます 基 準 電 圧 充 放 電 係 数 (h'1b[d5:d3]cmp_ref2..0)で 設 定 する 時 定 数 はデータレートに 対 して 遅 いため 立 ち 上 がり 時 間 も 遅 くなります 適 切 な vref 電 圧 に 対 して 90%の 電 圧 になる 時 間 は nr / fbc x 2.30 です 立 ち 上 がり 時 間 を 速 くするには 急 速 充 放 電 機 能 1 もしくは 2 を 使 用 してください (2) 急 速 充 放 電 機 能 1( 一 定 期 間 による 急 速 充 放 電 ) 起 動 時 など 立 ち 上 がりの 一 定 期 間 のみ 時 定 数 を 1/16 1/4 にすることで 起 動 時 間 を 短 縮 できる 機 能 です この 期 間 のデューティ 比 は 通 常 状 態 より 悪 化 する 可 能 性 がありますが 急 速 充 放 電 機 能 を 使 用 しない 場 合 より 速 く 波 形 整 形 出 力 が 得 られます 急 速 充 放 電 の 期 間 が 終 了 すると 時 定 数 が nr / fbc( 通 常 状 態 )に 戻 り デューティ 比 が 改 善 します 表 6-26 急 速 充 放 電 機 能 1 の 説 明 最 高 速 期 間 急 速 充 放 電 期 間 高 速 期 間 通 常 状 態 時 定 数 (nr / fbc) x 1/16 (nr / fbc) x 1/4 nr / fbc 期 間 (nr / 4) / fbc (nr / 2) / fbc - 最 高 速 高 速 通 常 の 順 で 切 り 替 わります (3) 急 速 充 放 電 機 能 2( 電 圧 差 による 高 速 追 従 ) データコンパレータ 基 準 電 圧 (vref)と 入 力 信 号 (vi)の 差 が 設 定 した 電 圧 (vth) 幅 より 大 きい 場 合 に 以 下 の 時 定 数 で vref が vi に 追 従 します 起 動 時 など vref と vi の 差 が 大 きいときに 急 速 充 放 電 機 能 1 使 用 時 よりもさらに 速 く 波 形 整 形 出 力 を 得 ることが 可 能 です 時 定 数 = nr / fbc 適 切 な vref 電 圧 に 対 して 90%の 電 圧 になる 時 間 は nr / fbc x 2.30[s]です nr :1/nr + 1/nc の 逆 数 nr: 基 準 電 圧 充 放 電 係 数 (h'1b[d5:d3]cmp_ref2..0 の 設 定 で 決 まる 値 ) nc: 急 速 充 放 電 係 数 (h'1b[d7:d6]charge2_ref1..0 の 設 定 で 決 まる 値 ) 表 6-27 急 速 充 放 電 機 能 2 の 説 明 vi-vref の 状 態 時 定 数 急 速 充 放 電 状 態 vi-vref vth nr' / fbc 通 常 状 態 vi-vref <vth nr / fbc しきい 値 (vi - vref)は FSK 変 調 度 に 合 わせて 設 定 しますが 変 調 度 と 同 じか 小 さく 設 定 すると 受 信 感 度 付 近 で 雑 音 の 影 響 が 無 視 できなくなり 受 信 感 度 の 悪 化 を 招 く 可 能 性 があります またしきい 値 を 変 調 度 に 対 して 大 きく 設 定 した 場 合 立 ち 上 がり 時 間 が 遅 くなります 適 切 な 値 はユーザテストモードなどで 各 信 号 を 確 認 しながら 設 定 してください しきい 値 はレジスタ h'11[d7:d0]charge2_th7..0 で 設 定 できます 28

29 しきい 値 の 計 算 例 h'11 [D7:D0]Charge2_Th7..0 = 61 (b )に 設 定 した 場 合 61 / 1.53 = 39.9 à ±39.9kHz 相 当 1.53 は 定 数 です (4) DATA_IO 端 子 制 御 DATA_IO 端 子 は レジスタ 設 定 (h'0f[d3])で 信 号 検 出 の 結 果 によって 復 調 信 号 を 出 力 させることがで きます 表 6-28 DATA_IO 端 子 制 御 設 定 h'0a[d5] RX_TX h'0f[d3] Dataout_cnt_en DET_out 信 号 端 子 の 状 態 0 0 X 復 調 信 号 を 出 力 0 1 L H 復 調 信 号 を 出 力 1 X X 送 信 信 号 の 入 力 端 子 として 動 作 X:Don t care 注 意 事 項 h 0F[D3]Dataout_cnt_en は 受 信 モードで 有 効 になります h 0F[D3]が 1 のとき DET_out 信 号 の 最 初 の 立 ち 上 がりエッジから 復 調 信 号 の 出 力 を 開 始 します 最 初 の 立 ち 上 がりエッジまでは L を 出 力 します h 0F[D3]が 1 のとき DET_out 信 号 が L から H になり 復 調 信 号 の 出 力 を 開 始 すると バッテリーセ ーブもしくはスタンバイ 状 態 になるまで DET_out 信 号 が L になっても 出 力 を 継 続 します h 0F[D3]が 1 のとき 信 号 検 出 機 能 のいずれも 使 用 していない 場 合 復 調 信 号 は 出 力 されません( 固 定 Low 出 力 です) 6.6 送 信 機 能 送 信 機 能 を 利 用 するにはレジスタ 設 定 (h'0a[d5])で 送 信 モード( 1 )にしてください 送 信 機 能 概 要 表 6-29 送 信 機 能 の 概 要 項 目 変 調 信 号 方 式 変 調 度 (FSK) RF 送 信 周 波 数 帯 送 信 出 力 レベル 機 能 FSK ASK 無 変 調 ~±105kHz(315MHz 帯 ) 無 変 調 ~±157.5kHz(434MHz 帯 ) 無 変 調 ~±315kHz(868/915MHz 帯 ) 各 周 波 数 帯 において 無 変 調 含 む 64 段 階 設 定 / 915 各 MHz 帯 ステップ 大 4 段 階 可 変 ステップ 小 16 段 階 可 変 A_VDD_3V Matching Network PA_OUT PA Divider VCO PLL ASK FSK DATA_IO 図 6-11 送 信 系 統 概 要 図 29

30 6.6.2 変 調 方 式 変 調 可 能 な 信 号 方 式 は FSK と ASK の 2 種 類 でレジスタにより 設 定 (h'0a[d4])できます 表 6-30 変 調 信 号 方 式 TC32306FTG h'0a[d5] RX_TX h'0a[d4] FSK_ASK 変 調 信 号 方 式 0 XX 受 信 モード 1 0 FSK 変 調 ( 送 信 モード) 1 1 ASK 変 調 ( 送 信 モード) XX: 受 信 モードは 表 6-18 をご 参 照 ください FSK 変 調 FSK 変 調 するにはレジスタ 設 定 (h'0a[d4])で FSK( 0 )にしてください DATA_IO 端 子 に 入 力 された 変 調 信 号 を PLL 部 において FSK 変 調 します 変 調 度 は FSK モードのときに レジスタ 設 定 (h'12[d7:d2]dev5..0)できます 設 定 できる 周 波 数 ステップ 幅 は 使 用 する RF 周 波 数 帯 によっ て 異 なります 表 6-31 変 調 度 設 定 (FSK) h'12[d7] Dev5 h'12[d6] Dev4 h'12[d5] Dev3 h'12[d4] Dev2 h'12[d3] Dev1 h'12[d2] Dev0 n 315 MHz 帯 nd=6 分 周 後 の 変 調 度 (fdev) 434 MHz 帯 nd=4 868/ 915MHz 帯 nd= 無 変 調 無 変 調 無 変 調 ±1.67 khz ±2.50 khz ±5.00 khz ±3.33 khz ±5.00 khz ±10.00 khz ±5.00 khz ±7.50 khz ±15.00 khz ±20.00 khz ±30.00 khz ±60.00 khz ± khz ± khz ± khz ± khz ± khz ± khz ± khz ± khz ± khz 分 周 後 の 変 調 度 :fdev= ( fd / nd) n fd:1 ステップあたりの 変 調 度 ±10kHz VCO 発 振 周 波 数 (fvco)に 対 して nd: 分 周 器 の 分 周 数 (315 MHz 帯 nd=6 434 MHz 帯 nd=4 868/ 915MHz 帯 nd=2) n:h'12 [D7:D2]Dev5..0 で 設 定 される(10 進 数 換 算 ) 値 (0~63) ASK 変 調 ASK 変 調 するにはレジスタ 設 定 (h'0a[d4])で ASK( 1 )にしてください DATA_IO 端 子 に 入 力 された 変 調 信 号 によって 送 信 パワーアンプ(PA)を ON/OFF することで ASK 変 調 します 表 6-33 で PA が Enable の 状 態 のとき 表 6-32 に 従 います 表 6-32 送 信 パワーアンプ 出 力 と 入 力 論 理 (ASK) DATA_IO の 入 力 論 理 PA 出 力 0 OFF 1 ON 30

31 6.6.5 送 信 出 力 変 調 された 信 号 は 送 信 パワーアンプによりアンテナなどへ 出 力 されます (1) 送 信 パワーアンプ(PA) 送 信 パワーアンプの 出 力 (PA_OUT 端 子 )はオープンドレイン 形 式 になっています 整 合 回 路 を 付 加 し 電 源 を 供 給 して 使 用 してください 5V 系 で 使 用 する 場 合 は A_VDD_3V 端 子 のレギュレータ 出 力 か らの 電 源 を 3V 系 で 使 用 する 場 合 は A_VDD_3V と 同 じ 電 源 を 供 給 してください 送 信 パワーアンプは h'0a[d5]rx_tx h 13[D1]PA_en および 内 部 ロックディテクト 信 号 (LD 信 号 )との 組 み 合 わせで 動 作 します 内 部 LD 信 号 は PA 制 御 専 用 の 内 部 信 号 で モニタ 可 能 な PLL_LD 信 号 の 最 初 の 立 ち 上 がりエッジ 以 降 H を 保 持 する 信 号 です 表 6-33 送 信 パワーアンプの 状 態 h'0a[d5] RX_TX h'13[d1] PA_en 内 部 LD 信 号 PA 状 態 0 X X Disable 1 X L Disable 1 0 X Disable 1 1 H Enable X:Don t care 内 部 LD 信 号 は 送 信 モードでのみ 使 用 され モニタできません 保 持 状 態 を 解 除 するには 以 下 のいずれ かの 動 作 が 必 要 です バッテリーセーブもしくはスタンバイ 状 態 にする 受 信 モード(h'0A[D5]RX_TX= 0 )に 切 り 替 える 変 調 方 式 (h'0a[d4]fsk_ask)を 切 り 替 える 周 波 数 を 変 更 する (h 0B / h 0C の 変 更 を 伴 う 場 合 のみ) FSK 送 信 変 調 度 (h 12[D7:D2])を 変 更 する (FSK 設 定 時 (h'0a[d4]fsk_ask= 0 )のみ 有 効 ) 注 意 事 項 送 信 パワーアンプは 動 作 中 に PLL_LD 信 号 が 再 び L になっても 内 部 LD 信 号 は H を 保 持 するため 動 作 を 続 けます 送 信 パワーアンプ 使 用 時 は パワーアンプの 負 荷 状 態 を 適 切 な 状 態 で 使 用 し 絶 対 にオープンもしくは ショートで 使 用 しないでください 受 信 のみしか 利 用 しないシステムにおいては 送 信 パワーアンプの 出 力 (PA_OUT 端 子 )はオープンにし て 絶 対 に 送 信 モードにしないでください 送 信 中 に 単 独 で RF 送 信 周 波 数 帯 ( 分 周 数 h 0A[D1:D0])を 変 更 しないでください 内 部 LD 信 号 の 保 持 機 能 が 解 除 されず 不 要 輻 射 の 原 因 となる 可 能 性 があります (2) 送 信 出 力 レベル 送 信 出 力 は レジスタ 設 定 により 独 立 で 2 種 類 の 出 力 レベル(ステップ 大 ステップ 小 ) 調 整 ができます 表 6-34 送 信 出 力 レベル(ステップ 大 ) 例 h'13[d3] TX_gain1 h'13[d2] TX_gain0 送 信 出 力 変 化 幅 ( 参 考 値 ) dB dB dB 1 1 0dB( 基 準 初 期 状 態 ) 315MHz 帯 の 参 考 値 です 31

32 表 6-35 送 信 出 力 レベル(ステップ 小 ) 例 h'13[d7] TX_subgain3 h'13[d6] TX_subgain2 h'13[d5] TX_subgain1 h'13[d4] TX_subgain0 設 定 最 小 設 定 最 大 設 定 ( 初 期 状 態 ) 図 6-12 に 各 送 信 出 力 設 定 時 の 出 力 電 力 の 参 考 値 を 示 します ステップ 幅 は 使 用 周 波 数 帯 TX_gain 設 定 値 などによって 異 なりますので ご 注 意 ください 15 TX Output Power [dbm] h'13[d3:d2]tx_gain1..0 = b'11 b'10 b'01 b' h'13[d7:d4] TX_subgain3..0 図 6-12 送 信 出 力 設 定 ( 参 考 値 ) 6.7 制 御 機 能 制 御 機 能 の 概 要 表 6-36 制 御 の 概 要 項 目 機 能 制 御 種 外 部 端 子 制 御 方 式 制 御 モード 外 部 端 子 シリアルデータ 制 御 RESET 端 子 ENB 端 子 SPI 制 御 ( 単 独 リードライト バーストリードライト) EEPROM 制 御 通 常 モード ユーザテストモード 32

33 6.7.2 SPI 制 御 MCU と 本 IC を SPI 形 式 で 接 続 し 本 IC をコントロールします MOSI MISO MCU CLK CS TC32306FTG 図 6-13 SPI 制 御 設 定 の 接 続 概 念 図 SPI 制 御 では 大 きく 分 けて 単 独 リードライトとバーストリードライトができます SPI インストラクシ ョンのデータで 選 択 します 表 6-37 単 独 リードライトとバーストリードライト 機 能 単 独 リードライト バーストリードライト 説 明 指 定 したアドレスのレジスタのみをリードライトする 機 能 です 1 つまたは 連 続 し ない 複 数 のレジスタにアクセスする 際 に 利 用 します 指 定 したアドレスから 順 番 にレジスタリードライトを 行 う 機 能 です 連 続 する 複 数 のレジスタにアクセスする 際 に 先 頭 のアドレスのみを 指 定 すればよいのでリード ライト 時 間 の 短 縮 が 可 能 です (SPI 制 御 )SPI 基 本 データフォーマット 本 IC のデータフォーマットは インストラクション(8 ビット) アドレス(8 ビット) データ(8 ビット)の 構 成 となっています Instruction (8bit) Address (8bit) Read Data (8bit) I7 I6 I5 I4 I3 I2 I2 I0 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 D7 D6 D5 D4 D3 D2 D1 D0 MSB LSB MSB LSB MSB LSB 図 6-14 SPI 基 本 フォーマット インストラクションデータ 値 により 単 独 /バースト 書 き 込 み/ 読 み 出 し/ 書 き 込 みデータの 確 認 などの モードを 設 定 することができます 各 データは 最 上 位 ビット(MSB)から 順 次 入 力 してください 表 6-38 SPI インストラクションの 種 類 と 設 定 モード I7 I6 I5 I4 I3 I2 I1 I0 単 独 リード ライト バーストリード ライト 書 き 込 み X 読 み 出 し X 書 き 込 み X 読 み 出 し X 書 き 込 みデータの 確 認 X SPI 動 作 停 止 上 記 以 外 のデータ x:0 もしくは 1 SPI 動 作 停 止 :インストラクションデータ 入 力 後 以 降 のデータの 入 力 は 無 効 となります 再 度 有 効 にするには CS 端 子 を 一 旦 H にして 正 しいインストラクションデータを 入 力 して ください 33

34 6.7.4 (SPI 制 御 ) 単 独 リードライト (1) 書 き 込 み インストラクションに 単 独 リードライト( 書 き 込 み)データパタンを 設 定 します 次 の 8 ビットにアドレ ス その 後 にデータを 8 ビット 設 定 します 複 数 のアドレスに 連 続 してデータを 書 き 込 む 場 合 は 上 記 を 繰 り 返 します レジスタ 値 が 更 新 されるのは インストラクション アドレス データの 合 計 24 ビットが 入 力 されたあとです データは CS 端 子 が L の 状 態 で CLK 端 子 の 立 ち 上 がり 時 に MOSI 端 子 の 状 態 を 書 き 込 みます Instruction Address Data Instruction Address Data Data MOSI Instruction Address Data Instruction X AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 D7 D6 D5 D4 D3 D2 D1 D X AD7 AD6 D1 D0 CLK CS 図 6-15 書 き 込 みフォーマット(SPI 単 独 リードライト) X: 0 or 1 (Don t care) (2) 読 み 出 し インストラクションに 単 独 リードライト( 読 み 出 し)データパタンを 設 定 します 次 に 読 み 出 したいレジ スタデータ 値 のアドレスを 8 ビット 設 定 します アドレス 入 力 後 に MISO 端 子 から 所 望 のアドレス のレジスタデータ 値 が 8 ビット 分 出 力 されます 続 けて 読 み 出 す 場 合 は レジスタデータ 値 が 8 ビッ ト 分 出 力 されたあとに 上 記 を 繰 り 返 してください MISO 端 子 からレジスタ 値 を 読 み 出 している 間 MOSI 端 子 からの 入 力 は 無 効 となります データは CS 端 子 が L の 状 態 で CLK 端 子 の 立 ち 下 がりをトリガに 出 力 されます MOSI Instruction Address Instruction Address Address MISO Read Data Read Data Read Data Instruction Address Instruction MOSI X AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Don t care AD7 AD X Don t care Data MISO High-Impedance D7 D6 D5 D4 D3 D2 D1 D0 D1 D0 CLK CS X: 0 or 1 (Don t care) 図 6-16 読 み 出 しフォーマット(SPI 単 独 リードライト) (SPI 制 御 )バーストリードライト (1) 書 き 込 み 指 定 したアドレスから 順 番 にデータを 連 続 して 書 き 込 みます インストラクションにバーストリード ライト( 書 き 込 み)データパタンを 設 定 します 次 の 8 ビットに 書 き 込 みを 開 始 したい 最 初 のアドレス 34

35 その 後 に 最 初 のアドレスに 書 き 込 むデータ 8 ビット 設 定 します 以 降 アドレスの 順 番 に 書 き 込 むデ ータのみを 8 ビットごと 繰 り 返 し 設 定 してください 内 部 レジスタ 値 の 更 新 は データ 8 ビットごと の 入 力 後 に 実 施 されます データは CS 端 子 が L の 状 態 で CLK 端 子 の 立 ち 上 がり 時 に MOSI 端 子 の 状 態 を 書 き 込 みます データをすべて 書 き 込 んだあとは 次 のアドレスに 不 要 なデータを 書 き 込 ん でしまわないように CS 端 子 をすぐに H にしてください N N+1 N+2 N+3 Instruction Address Data Data Data Data Data Data MOSI Instruction Address Data Data X AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D1 D0 CLK CS X: 0 or 1 (Don t care) 図 6-17 書 き 込 みフォーマット(SPI 制 御 バーストリードライト) 注 意 事 項 バーストリードライトの 場 合 インストラクションや 書 き 込 み 開 始 アドレスを 変 更 したい 場 合 CS 端 子 を 一 旦 H にしてください (2) 読 み 出 し 指 定 したアドレスから 順 番 にデータを 連 続 してレジスタ 値 を 読 み 出 します インストラクションにバーストリードライト( 読 み 出 し)データパタンを 設 定 します 次 の 8 ビットに 読 み 出 しを 開 始 する 最 初 のアドレスを 設 定 します アドレス 入 力 後 に MISO 端 子 に 設 定 したアドレス から 順 次 レジスタデータ 値 が 出 力 されます 読 み 出 しを 中 止 終 了 する 場 合 は CS 端 子 を H にしてく ださい MOSI Instruction Address N N+1 N+2 N+3 MISO Read Data Read Data Read Data Read Data Read Data Read Data Instruction Address MOSI X AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Don t care Read Data Read Data MISO High-Impedance D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D1 D0 CLK CS X: 0 or 1 (Don t care) 図 6-18 読 み 出 しフォーマット(SPI 制 御 バーストリードライト) 注 意 事 項 読 み 出 しデータが 最 後 のアドレス(h FF)に 到 達 したあとは 先 頭 のアドレス(h 00)に 戻 り 出 力 を 続 けます MISO 端 子 からレジスタ 値 を 読 み 出 している 間 MOSI 端 子 からの 入 力 は 無 効 となります インストラクションや 読 み 出 し 開 始 アドレスを 変 更 したい 場 合 CS 端 子 を 一 旦 H にしてください (3) 書 き 込 みデータの 確 認 指 定 したアドレスから 順 番 にデータを 連 続 して 書 き 込 みながら 書 き 込 みデータの 確 認 をします 35

36 注 意 事 項 本 モードは 書 き 込 まれたレジスタの 値 そのものを 読 み 出 すものではありません レジスタ 値 を 読 み 出 し 確 認 する 場 合 は 各 読 み 出 しモードを 利 用 してください インストラクションにバーストリードライト( 書 き 込 みデータの 確 認 )データパタンを 設 定 します バースト リードライトの 書 き 込 みと 同 様 に 設 定 し 入 力 します MISO 端 子 には 書 き 込 みのために 入 力 したデータが アドレス 以 降 8 ビット 分 遅 れて 出 力 されます データの 書 き 込 みは CS 信 号 の 立 ち 上 がりまで 有 効 で デ ータの 読 み 出 しは CS 信 号 の 立 ち 上 がりまでで 終 了 します N N+1 N+2 N+3 MOSI Instruction Address Data Data Data Data Data MISO Address Read Data Read Data Read Data Read Data Read Data Instruction MOSI X Address AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Data D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 MISO High-Impedance AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D1 D0 CLK CS X: 0 or 1 (Don t care) 図 6-19 書 き 込 みデータの 確 認 フォーマット(SPI 制 御 バーストリードライト) ( 書 き 込 み Data 数 と 読 み 出 し Data 数 が 同 じ 場 合 ) 36

37 6.7.6 SPI タイミング データ 入 力 タイミング t CS t CSS t CSH CS t CKS t CKWH t CKWL t CKH CLK MOSI t SIS t SIH MISO High-Impedance 図 6-20 SPI 書 き 込 みタイミング 例 データ 出 力 タイミング t CSH CS t CKR t CKF t CKH CLK MOSI t SOD t SOH t SOR,t SOF t SOZ MISO LSB 図 6-21 SPI 読 み 出 し( 単 独 リードライト)タイミング 例 データ 出 力 タイミング t CSH CS t CKR t CKF t CKH CLK MOSI t SOD t SOH t SOR,t SOF t SOZ MISO LSB 図 6-22 SPI 読 み 出 し(バーストリードライト)タイミング 例 タイミングチャートは 機 能 動 作 を 説 明 するため 単 純 化 している 場 合 があります 37

38 表 6-39 SPI タイミング 項 目 記 号 Min Typ. Max Unit CLK 周 波 数 f ck MHz CLK H 時 間 t CKWH ns CLK L 時 間 t CKWL ns CLK セットアップ 時 間 t CKS ns CLK ホールド 時 間 t CKH ns CLK 立 ち 上 がり 時 間 t CKR ns CLK 立 ち 下 がり 時 間 t CKF ns CS H 時 間 t CS ns CS セットアップ 時 間 t CSS ns CS ホールド 時 間 t CSH ns MOSI セットアップ 時 間 t SIS ns MOSI ホールド 時 間 t SIH ns MISO 遅 延 時 間 * t SOD ns MISO ホールド 時 間 * t SOH ns MISO Disable 時 間 * t SOZ ns MISO 立 ち 上 がり 時 間 * t SOR ns MISO 立 ち 下 がり 時 間 * t SOF ns *MISO は 負 荷 容 量 10pF のときの 値 です EEPROM 制 御 MCU と EEPROM を 本 IC を 経 由 して 接 続 し EEPROM に 書 き 込 まれたレジスタ 設 定 で 本 IC を 動 作 させます レジスタ h 0A から h 1C までの 設 定 を 1 設 定 (チャネル)として EEPROM のサイズによって 最 大 8 設 定 (チャネル)の 切 り 替 えが 可 能 です チャネルの 切 り 替 えに TX_SW 端 子 RX_SW 端 子 ENB 端 子 を 入 力 端 子 として 利 用 するなど SPI 制 御 設 定 時 に 比 べて 外 部 接 続 や 端 子 利 用 法 が 大 きく 異 なります そのため EEPROM 制 御 設 定 用 の 外 部 接 続 のときには MODE2 端 子 を L (SPI 制 御 の 状 態 )に 絶 対 しな いでください (1) (2) TX_SW MOSI RX_SW MISO MCU 等 ENB TC32306FTG CLK EEPROM RESET CS (3) 図 6-23 EEPROM 制 御 設 定 の 接 続 概 念 図 EEPROM にあらかじめレジスタ 値 をチャネルごとに 設 定 ( 書 き 込 み)しておきます MCU などから 本 IC に EEPROM から 呼 び 出 すチャネルを 設 定 します (1) RESET 端 子 の L à H のタイミングで 本 IC が SPI を 使 って EEPROM からチャネル 単 位 でレジスタ 値 を 呼 び 出 します (2) 本 IC が EEPROM から 読 み 出 したレジスタ 値 に 従 って 動 作 します (3) 多 数 決 論 理 EEPROM 制 御 設 定 では EEPROM のデータ 化 けによる 誤 動 作 の 確 率 を 下 げるために 多 数 決 論 理 を 採 用 し ております チャネルごとに 3 つのレジスタ 設 定 を 読 み 込 み 各 ビットの 多 数 決 により 書 き 込 むべきレジ 38

39 スタ 値 を 決 定 します そのため EEPROM にはあらかじめチャネルごとに EEPROM の 指 定 したアドレス に 対 して 同 じ 設 定 データを 3 つ 書 き 込 んでおく 必 要 があります EEPROM アドレスと 本 IC のレジスタ アドレスの 関 係 は 表 6-40 をご 参 照 ください (EEPROM 制 御 )データフォーマット EEPROM 制 御 設 定 では 本 IC から EEPROM に 対 してバースト 読 み 出 しを 実 行 します 読 み 出 すチャネル は TX_SW 端 子 RX_SW 端 子 ENB 端 子 の 論 理 で 設 定 します 注 意 事 項 使 用 可 能 な EEPROM のサイズは 1k 2k および 4k ビットです それぞれ 最 大 2 4 および 8 チャネル の 設 定 が 可 能 です 使 用 する EEPROM はバースト 読 み 出 し 対 応 可 能 である 必 要 があります EEPROM からの 読 み 出 しに 使 用 される 基 準 信 号 (CLK 端 子 )は 本 IC の 内 部 発 振 器 により 生 成 され 約 2MHz です EEPROM はこの 周 波 数 に 対 応 できるものを 選 択 する 必 要 があります (1) MCU などから TX_SW 端 子 RX_SW 端 子 ENB 端 子 で EEPROM から 読 み 出 すチャネルを 設 定 し RESET 端 子 を H (リセット 解 除 )にします チャネル 設 定 端 子 の 変 更 はどのタイミングでも 可 能 ですが 設 定 が 有 効 になるのは RESET 端 子 L H のタイミングです (2) 本 IC から EEPROM に 対 して SPI を 通 じて 1 つ 目 のレジスタ 設 定 がバースト 読 み 出 しされます 読 み 出 しは 先 頭 アドレスから 行 われ 最 後 のアドレスのデータまで 順 次 読 み 出 します 読 み 出 し 完 了 後 1 つ 目 のレジスタ 設 定 の 状 態 でスタンバイ 状 態 として 本 IC が 起 動 します (3) 2 つ 目 のレジスタ 設 定 3 つ 目 のレジスタ 設 定 に 対 して 続 けてバースト 読 み 出 しが 実 施 され 多 数 決 判 定 によりレジスタ 値 が 確 定 します (4) 確 定 した h 0A[D6]ACT の 状 態 で 動 作 します MOSI Instruction Address MISO N N+1 N+2 N+3 Read Read Read Read Data Data Data Data Read Data Read Data Instruction Address MOSI X Low AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 Low MISO X: 0 at EEPROM Address < 256, 1 at EEPROM Address 256 Read Data Read Data Don t care D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D1 D0 CLK CS 図 6-24 EEPROM からの 読 み 出 しフォーマット(EEPROM 制 御 ) 39