プロセッサ・アーキテクチャ

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "プロセッサ・アーキテクチャ"

Transcription

1 2. NII Nios II Nios II Nios II I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1

2 2 1. Nios II Nios II Processor Core JTAG interface to software debugger reset clock cpu_resetrequest cpu_resettaken JTAG Debug Module irq[31..0] Program Controller & Address Generation Exception Controller Interrupt Controller General Purpose Registers Control Registers Instruction Regions Memory Protection Unit Data Regions Instruction Cache Memory Management Unit Translation Lookaside Buffer Tightly Coupled Instruction Memory Tightly Coupled Instruction Memory Instruction Bus Data Bus Custom I/O Signals Custom Instruction Logic Arithmetic Logic Unit Data Cache Tightly Coupled Data Memory Tightly Coupled Data Memory Nios II ALU MMU MPU JTAG 2 2 Altera Corporation Nios II

3 Nios II Nios II Nios II Nios II Nios II Nios II Nios II 3 JTAG Nios II Nios II Nios II Nios II SOPC Builder Nios II Nios II Altera Corporation 2 3 Nios II

4 Nios II Nios II Nios II ALU ALU 1 2 ALU Nios II ALU ALU ALU ==!= >= < ALU AND OR NOR XOR ALU 0 31 / ALU / ALU / 2 1 Nios II Nios II Nios II 2 4 Altera Corporation Nios II

5 Nios II Nios II ALU Nios II Custom Instruction User Guide Nios II IEEE Std IEEE IEEE / (1) NaN ± ± ±0 Round-to-Nearest Round-toward-Zero Round-toward- + Round-toward- - NaN Quiet Signaling Altera Corporation 2 5 Nios II

6 2 2. IEEE / IEEE IEEE : (1) Nios II IDE IEEE % Nios II Nios II C Nios II 2 reset - cpu_resetrequest - Nios II 1 cpu_resettaken cpu_resetrequest cpu_resetrequest JTAG cpu_resetrequest JTAG cpu_resetrequest 2 6 Altera Corporation Nios II

7 Nios II 1 SOPC Builder Nios II 32 irq0 irq31 32 IQR IQR IRQ ienable status PIE 3 status PIE 1 irq<n> ienable n 1 Nios II 1 Nios II Nios II Altera Corporation 2 7 Nios II

8 32 50 LE f MAX Nios II SOPC Builder Nios II Nios II ALT_CI_EXCEPTION_VECTOR_N : if (ipending == 0) (estatus.pie == 0) then rc else rc 8 ipending ctl4 1 : custom ALT_CI_EXCEPTION_VECTOR_N, rc, r0, r0 : custom ALT_CI_EXCEPTION_VECTOR_N, et, r0, r0 blt et, r0, not_irq : : : : rc R C = rc N = ALT_CI_EXCEPTION_VECTOR_N C N 0x32 Nios II 2 8 Altera Corporation Nios II

9 I/O Nios II I/O Nios II Nios II I/O Nios II Nios II I/O Nios II 1 I/O Avalon-MM Nios II Avalon-MM Nios II Nios II Nios II Nios II Nios II 2 2 Nios II I/O Altera Corporation 2 9 Nios II

10 I/O 2 2. Nios II I/O Nios II Processor Core M Tightly Coupled Instruction Memory 1 Instruction Bus Selector Logic MPU Instruction Regions M Tightly Coupled Instruction Memory N Program Counter Instruction Cache M Avalon Switch Fabric S Memory MMU Translation Lookaside Buffer General Purpose Register File Data Bus Selector Logic Data Cache Bypass Logic Data Cache MPU Data Regions M M Tightly Coupled Data Memory 1 S Slave Peripheral M Tightly Coupled Data Memory N M S Avalon Master Port Avalon Slave Port Nios II Harvard Avalon-MM Avalon-MM Avalon-MM Avalon Memory Mapped Interface Specification 2 10 Altera Corporation Nios II

11 Nios II I/O Nios II Nios II Nios II Nios II 32 Avalon-MM 1 Avalon-MM Avalon-MM f MAX Nios II 32 Nios II Nios II 2-13 Nios II 2-15 Altera Corporation 2 11 Nios II

12 I/O Nios II 32 Avalon-MM 2 4 Nios II 4 Avalon-MM 4 1 Nios II Nios II Nios II 1 / Nios II Avalon 2 12 Altera Corporation Nios II

13 Nios II Nios II SDRAM Nios II Nios II Nios II / / Altera Corporation 2 13 Nios II

14 I/O Nios II 2 K 1 K 2-15 Nios II I/O 31 I/O ldio stioi/o Avalon-MM Nios II Nios II 2 14 Altera Corporation Nios II

15 Nios II Nios II 1 Nios II 1 Nios II DSP Altera Corporation 2 15 Nios II

16 I/O Nios II 3 Nios II MMU - Nios II MMU G 4 G 4 K 512 M TLB TLB n TLB TLB TLB TLB MMU Nios II 2 16 Altera Corporation Nios II

17 Nios II Nios II MMU MMU VIPT Virtually-Indexed, Physically-Tagged MMU Nios II MMU SOPC Builder Nios II Nios II Nios II MMU Nios II MPU Nios II MMU MPU MMU MPU Nios II MPU Nios II MPU MPU Nios II Nios II Nios II MPU MPU MPU Nios II MPU SOPC Builder Nios II Nios II Altera Corporation 2 17 Nios II

18 JTAG Nios II MPU Nios II MMU Nios II MPU MMU MPU MMU JTAG Nios II JTAG PC PC JTAG Nios II MMU JTAG FPGA JTAG FPGA JTAG Nios II Nios II JTAG 2 18 Altera Corporation Nios II

19 Nios II JTAG Nios II IDE JTAG JTAG FPGA JTAG CPU / JTAG Nios II IDE JTAG JTAG RAM RAM JTAG JTAG JTAG Altera Corporation 2 19 Nios II

20 JTAG 2 4 JTAG 2 4. (1) D I D D D D I 2-20 D 2-21 : (1) I D JTAG 2 5 Nios II JTAG JTAG 2 JTAG A B A B 2 20 Altera Corporation Nios II

21 JTAG (1) JTAG 1 : (1) 1 JTAG JTAG JTAG Altera Corporation 2 21 Nios II

22 JTAG Nios II First Silicon Solution FS2 Lauterbach JTAG JTAG Altera Corporation Nios II

23 100% Nios II Nios II Instantiating the Nios II Processor in SOPC BuilderNios II Nios II Custom Instruction User Guide Instruction Set ReferenceNios II Nios II Avalon Memory Mapped Interface Specification Altera Corporation 2 23 Nios II

24 v v v v v v v5.1.0 MMU MPU cpu_resetrequest cpu_resettaken MMU MPU v v v v1.0 ctl5 Nios II Altera Corporation Nios II

Nios II ソフトウェア開発ハンドブック Version 1.2 第6章. 例外処理 ver.1.2

Nios II ソフトウェア開発ハンドブック Version 1.2 第6章. 例外処理 ver.1.2 6. NII52006-1.2 Nios II ISR HAL Hardware Abstraction Layer Nios II HAL ISR ISR HAL API Application Programming Interface ISR ISR C ISR ISR ISR Nios II Nios II Nios II Nios II RISC 1 1 Nios II Altera Corporation

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA 272 11 05340 26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA skewed L2 FPGA skewed Linux

More information

A Responsive Processor for Parallel/Distributed Real-time Processing

A Responsive Processor for Parallel/Distributed Real-time Processing E-mail: yamasaki@{ics.keio.ac.jp, etl.go.jp} http://www.ny.ics.keio.ac.jp etc. CPU) I/O I/O or Home Automation, Factory Automation, (SPARC) (SDRAM I/F, DMAC, PCI, USB, Timers/Counters, SIO, PIO, )

More information

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit)

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit) 2016.4.1 II ( ) 1 1.1 DRAM RAM DRAM DRAM SRAM RAM SRAM SRAM SRAM SRAM DRAM SRAM SRAM DRAM SRAM 1.2 (DRAM, Dynamic RAM) (SRAM, Static RAM) (RAM Random Access Memory ) DRAM 1 1 1 1 SRAM 4 1 2 DRAM 4 DRAM

More information

if clear = 1 then Q <= " "; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst =

if clear = 1 then Q <=  ; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst = VHDL 2 1 VHDL 1 VHDL FPGA VHDL 2 HDL VHDL 2.1 D 1 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; regs.vhdl entity regs is clk, rst : in std_logic; clear : in std_logic; we

More information

untitled

untitled Network Product Guide Network Monitoring System Network Product Guide Time stamp Write to disk Filter Convert Summarise Network Product Guide Network Monitoring System TDS2 TDS24 Network Analysis Report

More information

1 2

1 2 1 1 2 3 1 2 3 4 5 2 3 4 4 1 2 3 4 5 5 5 6 1 1 2 3 1 8 1 3 1 9 2 10 2 3 1 11 2 12 13 3 1 2 2 14 2 3 1 15 2 16 2 3 1 17 2 18 2 3 1 19 3 20 3 3 1 21 3 22 3 3 1 23 3 24 3 3 1 25 3 26 3 3 1 27 3 28 3 3 1 29

More information

1 122

1 122 6 1 2 3 4 5 6 1 122 PhoenixBIOS Setup Utility MainAdvancedSecurityPowerExit MainSystem DevicesSecurityBootExit System Time: [XX:XX:XX] [XX:XX:XX] System Date: [XX/XX/XX] [XX/XX/XXXX] Item Specific Help

More information

Microsoft PowerPoint - NxLec-2010-11-01.ppt

Microsoft PowerPoint - NxLec-2010-11-01.ppt 2010 年 後 学 期 レポート 問 題 計 算 機 アーキテクチャ 第 二 (O) 4. シングルサイクルプロセッサの 実 装 とパイプライン 処 理 大 学 院 情 報 理 工 学 研 究 科 計 算 工 学 専 攻 吉 瀬 謙 二 kise _at_ cs.titech.ac.jp S321 講 義 室 月 曜 日 5,6 時 限 13:20-14:50 1 1. 1から100までの 加 算

More information

1 124

1 124 7 1 2 3 4 5 6 7 8 9 10 11 12 1 124 Phoenix - AwardBIOS CMOS Setup Utility Integrated Peripherals On-Chip Primary PCI IDE [Enabled] IDE Primary Master PIO [Auto] IDE Primary Slave PIO [Auto] IDE Primary

More information

1 2

1 2 1 1 2 1 2 3 4 5 3 2 3 4 4 1 2 3 4 5 5 5 6 1 1 2 1 8 1 3 1 9 2 10 2 3 1 11 2 12 2 3 1 13 14 2 2 3 1 15 2 1 2 3 4 5 16 2 6 7 8 3 1 1 2 17 2 18 2 3 1 19 2 20 2 3 1 21 2 22 2 3 1 23 2 24 2 3 1 25 2 26 2 3

More information

1 138

1 138 5 1 2 3 4 5 6 7 8 1 138 BIOS Setup Utility MainAdvancedSecurityPowerExit Setup Warning Item Specific Help Setting items on this menu to incorrect values may cause your system to malfunction. Select 'Yes'

More information

SERVIS Multi

SERVIS Multi ... 2... 2... 3... 5... 6... 9... 10... 13... 21... 22... 22... 22!... 25... 29 1 2 3 4 5 6 7 8 9 10 USB (Mini D-Sub 15Pin) PS/2 USB PS/2 USB 11 2 1 USB 12 13 14 15 b. 16 17 18 19 20 21 22 23 24 25 (SUN

More information

:

: 13191112191017191917 1911191912 12 141912101214 12171919191719121914 191914191011 12161314 15191211 101910191911 19141014 17191114151019121914 19151819171912 1219191416 12191217 191712101919:6 16 01379/04/016

More information

1 142

1 142 7 1 2 3 4 5 6 7 8 1 142 PhoenixBIOS Setup Utility MainSystem DevicesSecurityPowerOthersBootExit System Time: [XX:XX:XX] Item Specific Help System Date: [XX/XX/XXXX] Floppy Drive: 1.44MB, 3 1 / 2" Hard

More information

5V 2.4 DSOF 4 1 1-1 1-2 5V 1-3 SET RESET 5V 5V 1-4 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 1 2 3 4 5 2 2-1 SET RESET 5V 5V 2-2 1 2 3 5V 5V 1 2 3 4 2-3 2-4

More information

untitled

untitled Corporate Development Division Semiconductor Company Matsushita Electric Industrial Co.,Ltd. http://www.panasonic.co.jp/semicon/ DebugFactory Builder for MN101C PanaX IDE IBM PC/AT CPU Intel Pentium 450MHz

More information

untitled

untitled FPGA SATA AE/ AVNET, INC. : 1921 : 1955 / : 1960 NYSE - AVT ( Sector : Technology ) CEO: Roy Vallee ( : : : 11,000 : KPMG LLP : 6 30 Fortune 500 ( 2006 212 ) InformationWeek 500 ( 2004 3 ) Fortune Top50

More information

catalog_kseries_0317.qxd

catalog_kseries_0317.qxd PHONO AUX TAPE D.Audio CD Player DP-K1000-N D-IN D-IN CD 1 / 2 / 3 Fs 44.1kHz, Fs 88.2kHz, Fs 88.2kHz, 16bits 24bits 24bits 20kHz 20kHz 40kHz DSP DIR Selector *Supreme EX Sampling rate A/D converter *Auto

More information

102

102 5 102 5 103 q w 104 e r t y 5 u 105 q w e r t y u i 106 o!0 io!1 io q w e r t y 5 u 107 i o 108 q w e q w e r 5 109 q w 110 e r t 5 y 111 q w e r t y u 112 i q w e r 5 113 q w e 114 r t 5 115 q w e 116

More information

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 1030195 15 2 10 1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 4-3-3 47 5 52 53 54 55 ii 1 VHDL IC VHDL 5 2 3 IC 4 5 1 2

More information

/ FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i

/ FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i 22 / FPGA A Study of FPGA Platform for Architecture Evaluation of a Data-Driven/Control-Driven Processor 1110232 / FPGA LSI [1] CDP DDP 2 LSI FPGA PicoProcessor(pP)[2] (STP)[1] DDP 1.27 i Abstract A Study

More information

23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h

23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h 23 FPGA CUDA Performance Comparison of FPGA Array with CUDA on Poisson Equation (lijiang@sekine-lab.ei.tuat.ac.jp), (kazuki@sekine-lab.ei.tuat.ac.jp), (takahashi@sekine-lab.ei.tuat.ac.jp), (tamukoh@cc.tuat.ac.jp),

More information

MF02_BIOS_R00.xls

MF02_BIOS_R00.xls Information Menu ( 情 報 メニュー) Information Menu CPU Type System Memory Extended Memory HDD Serial Number System BIOS Version VGA BIOS Version KBC Version Serial Number Asset Tag Number Product Name Manufacturer

More information

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM 2014/4/22 1 1.1 SRAM SRAM 1 128K 1M 128K 8 17 8 SRAM CS 1 OE 2 WE 3 CS OE WE V CC V SS 1: SRAM SRAM 2 2 (a) t ACC t RC 1 2 (b) t CSW CS 1 chip select 2 output enable 3 write enable 1 c 2014 2 t WC 1 2:

More information

() () () 200,000 160,000 120,000 80,000 40,000 3.3 144,688 43,867 3.1 162,624 52,254 170,934 171,246 172,183 3 2.8 2.6 57,805 61,108 65,035 3.5 3 2.5 2 1.5 1 0.5 0 0 2 7 12 17 22 10.1 12.7 17 22.3 73.4

More information

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM...

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM... Mpression Beryll Board Revision 1.0 2014/2 2014/2 Mpression by Macnica Group http://www.m-pression.com 1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll

More information

Cisco 10008 ESRのメンテナンス

Cisco 10008 ESRのメンテナンス CHAPTER Cisco 8 ESR Cisco 8 Edge Services Router ESR; Field-Replaceable Unit FRU Cisco 8 ESR FRU PEM Performance Routing Engine PRE OL-69-7-J Cisco 8 ESR - Cisco 8 ESR Situational Analysis 86 MTBF - Cisco

More information

Microsoft PowerPoint - ICD-ARCパネル

Microsoft PowerPoint - ICD-ARCパネル ICD-ARC 共 催 研 究 会 パネル 討 論 新 時 代 におけるマルチコア 戦 略 ( 株 ) 東 芝 セミコンダクター 社 2008 年 5 月 13 日 斎 藤 光 男 プロセッサ 周 波 数 の 年 代 別 の 伸 び 10000 CISCプロセッサの 時 代 アウトオブオーダーの 導 入 3.2GHz P4 3.0GHz P4 3.8GHz P4 3.4GHz 3.6GHz P4 P4

More information

untitled

untitled FutureNet Microsoft Corporation Microsoft Windows Windows 95 Windows 98 Windows NT4.0 Windows 2000, Windows XP, Microsoft Internet Exproler (1) (2) (3) COM. (4) (5) ii ... 1 1.1... 1 1.2... 3 1.3... 6...

More information

nakayama15icm01_l7filter.pptx

nakayama15icm01_l7filter.pptx Layer-7 SDN SDN NFV 50 % 3 MVNO 1 2 ICM @ 2015/01/16 2 1 1 2 2 1 2 2 ICM @ 2015/01/16 3 2 Service Dependent Management (SDM) SDM Simple Management of Access-Restriction Translator Gateway (SMART-GW) ICM

More information

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

Schaltschrank-Kühlgerät Cooling unit Climatiseur Koelaggregaat Kylaggregat Condizionatore per armadi Refrigerador para armarios SK 3359.xxx SK 373.xxx SK 338.xxx SK 3383.xxx SK 3384.xxx SK 3385.xxx SK

More information

橡Taro9-生徒の活動.PDF

橡Taro9-生徒の活動.PDF 3 1 4 1 20 30 2 2 3-1- 1 2-2- -3- 18 1200 1 4-4- -5- 15 5 25 5-6- 1 4 2 1 10 20 2 3-7- 1 2 3 150 431 338-8- 2 3 100 4 5 6 7 1-9- 1291-10 - -11 - 10 1 35 2 3 1866 68 4 1871 1873 5 6-12 - 1 2 3 4 1 4-13

More information

Express5800/110Gd-Sユーザーズガイド

Express5800/110Gd-Sユーザーズガイド 2 2 1 1 2 Press to enter SETUP or Press to boot from Netork Press to Run LSI Logic Softare RAID Setup Utility. Press for SCSISelect(TM) Utility! Press

More information

64bit SSE2 SSE2 FPU Visual C++ 64bit Inline Assembler 4 FPU SSE2 4.1 FPU Control Word FPU 16bit R R R IC RC(2) PC(2) R R PM UM OM ZM DM IM R: reserved

64bit SSE2 SSE2 FPU Visual C++ 64bit Inline Assembler 4 FPU SSE2 4.1 FPU Control Word FPU 16bit R R R IC RC(2) PC(2) R R PM UM OM ZM DM IM R: reserved (Version: 2013/5/16) Intel CPU (kashi@waseda.jp) 1 Intel CPU( AMD CPU) 64bit SIMD Inline Assemler Windows Visual C++ Linux gcc 2 FPU SSE2 Intel CPU double 8087 FPU (floating point number processing unit)

More information

1 23G 2 1 2 3 4 5 6 7 3 a a b c a 4 1 18G 18G 6 6 3 30 34 2 23G 48 23G 1 25 45 5 20 145mm 20 26 0.6 1.000 0.7 1.000mm a b c a 20 b c 24 28 a c d 3 60 70 / a RC 5 15 b 1 3 c 0.5 1 4 6 5 a 5 1 b a b a d

More information

第6期末セミナー2006-1rev1.ppt

第6期末セミナー2006-1rev1.ppt Intel VT vs AMD AMD-V ( CPU) 2 3 IA-32 Intel VT-x AMD Virtualization(AMD-V) IA-64 Intel VT-i UltraSPARC UltraSPARCArchitecture2005(UltraSPARC T1) POWER Logical Partitioning (LPAR) ARM TrustZone x86 4 Intel

More information

sg_hs23e_8038.xlsx

sg_hs23e_8038.xlsx BladeCenter HS23E (8038) http://www.ibm.com/systems/jp/x/guide_errata.shtml System Guide BladeCenter HS23E (8038) BladeCenter HS23E Spec System Guide 1/17 BladeCenter HS23E (8038) BladeCenter HS23E Spec

More information

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 ( ) 24 25 26 27 28 29 30 ( ) ( ) ( ) 31 32 ( ) ( ) 33 34 35 36 37 38 39 40 41 42 43 44 ) i ii i ii 45 46 47 2 48 49 50 51 52 53 54 55 56 57 58

More information

untitled

untitled i ii (1) (1) (2) (1) (3) (1) (1) (2) (1) (3) (1) (1) (2) (1) (3) (2) (3) (1) (2) (3) (1) (1) (1) (1) (2) (1) (3) (1) (2) (1) (3) (1) (1) (1) (2) (1) (3) (1) (1) (2) (1) (3)

More information

23 15961615 1659 1657 14 1701 1711 1715 11 15 22 15 35 18 22 35 23 17 17 106 1.25 21 27 12 17 420,845 23 32 58.7 32 17 11.4 71.3 17.3 32 13.3 66.4 20.3 17 10,657 k 23 20 12 17 23 17 490,708 420,845 23

More information

PRIMERGY MX130 S2 環境設定シート

PRIMERGY MX130 S2 環境設定シート PRIMERGY MX130 S2 ( 型名 :PYM132 ) CA92344-0090-02 環境設定シート 本書の構成 A ハードウェア構成シート本サーバにおけるハードウェアの構成を記録しておきます B C BIOS セットアップユーティリティ設定シート本サーバにおける BIOS セットアップユーティリティのを記録しておきます 障害連絡シート障害が発生した場合にサーバの状態を記入しておくシートです

More information

main01a.dvi

main01a.dvi Tutorial1A Tutorial1A TA 23 10 13 1. 1A 2 H8/36064 Vstone (VS-WRC003 TA RAM ROM 1B ROM (http://www.ac.ctrl.titech.ac.jp/ss2 2011/index.html 2. H8 High-performance Embedded Workshop (HEW HTerm ROM Flash

More information

cover-ol.ai

cover-ol.ai CP-PACS の PVP-SW 方 式 誕 生 のいきさつ 中 澤 喜 三 郎 筑 波 大 学 電 子 情 報 工 学 系 ( 当 時 ) CP-PACS の 思 い 出 話 について 何 か 書 くようにという 御 依 頼 ですので,こ こには, 筆 者 が 関 係 した 極 くざっくばらんなエピソードを 披 露 させて 頂 く. 分 散 メモリ 型 超 並 列 機 である CP-PACS システムの

More information

Express5800/120Rj-2 ユーザーズガイド

Express5800/120Rj-2 ユーザーズガイド 2 ID 0 1 3 4 2 5 1 2 2 1 0 3 1 4 2 5 A 2 1 1 2 0 3 1 4 2 5 Press to enter SETUP, to Netork Press for SCSISelect(TM) Utility! 0 3 1 4 2 5 0 1 3 4 2

More information

Mvk-xf6k.pm6

Mvk-xf6k.pm6 1 2 3 MVK-XF6K 25 1 2 26 MVK-XF6K 3 MVK-XF6K 27 1 2 3 4 28 MVK-XF6K 1 2 3 4 MVK-XF6K 29 1 2 30 MVK-XF6K 1 2 MVK-XF6K 31 1 2 32 MVK-XF6K 3 4 MVK-XF6K 33 MEMO STANDARD COMS SETUP BIOS FEATURES SETUP BIOS

More information

Microsoft Word - archip.doc

Microsoft Word - archip.doc 131 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7-1 71 71 71 71 71 71 7-1 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71

More information

第18回海岸シンポジウム報告書

第18回海岸シンポジウム報告書 2011.6.25 2011.6.26 L1 2011.6.27 L2 2011.7.6 2011.12.7 2011.10-12 2011.9-10 2012.3.9 23 2012.4, 2013.8.30 2012.6.13 2013.9 2011.7-2011.12-2012.4 2011.12.27 2013.9 1m30 1 2 3 4 5 6 m 5.0m 2.0m -5.0m 1.0m

More information

000-.\..

000-.\.. 1 1 1 2 3 4 5 6 7 8 9 e e 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 10mm 150mm 60mm 25mm 40mm 30mm 25 26 27 1 28 29 30 31 32 e e e e e e 33 e 34 35 35 e e e e 36 37 38 38 e e 39 e 1 40 e 41 e 42 43

More information

1 2 http://www.japan-shop.jp/ 3 4 http://www.japan-shop.jp/ 5 6 http://www.japan-shop.jp/ 7 2,930mm 2,700 mm 2,950mm 2,930mm 2,950mm 2,700mm 2,930mm 2,950mm 2,700mm 8 http://www.japan-shop.jp/ 9 10 http://www.japan-shop.jp/

More information

1 911 34/ 22 1012 2/ 20 69 3/ 22 69 1/ 22 69 3/ 22 69 1/ 22 68 3/ 22 68 1/ 3 8 D 0.0900.129mm 0.1300.179mm 0.1800.199mm 0.1000.139mm 0.1400.409mm 0.4101.199mm 0.0900.139mm 0.1400.269mm 0.2700.289mm

More information

液晶ディスプレイ取説TD-E432/TD-E502/TD-E552/TD-E652/TD-E432D/TD-E502D

液晶ディスプレイ取説TD-E432/TD-E502/TD-E552/TD-E652/TD-E432D/TD-E502D 1 2 3 4 5 6 7 1 2 3 4 5 6 7 2 2 2 1 1 2 9 10 11 12 13 14 15 16 17 1 8 2 3 4 5 6 7 1 2 3 4 5 6 7 8 9 10 9 11 12 13 13 14 15 16 17 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 1 2 3 4 5 6 7 8 9 11 12

More information

1 1 36 223 42 14 92 4 3 2 1 4 3 4 3429 13536 5 6 7 8 9 2.4m/ (M) (M) (M) (M) (M) 6.67.3 6.57.2 6.97.6 7.27.8 8.4 5 6 5 6 5 5 74 1,239 0 30 21 ( ) 1,639 3,898 0 1,084 887 2 5 0 2 2 4 22 1 3 1 ( :) 426 1500

More information

1 C 2 C 3 C 4 C 1 C 2 C 3 C

1 C 2 C 3 C 4 C 1 C 2 C 3 C 1 e N >. C 40 41 2 >. C 3 >.. C 26 >.. C .mm 4 C 106 e A 107 1 C 2 C 3 C 4 C 1 C 2 C 3 C 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124

More information

対象製品と後継機種の比較表 1. Qseven: SOM-3565 vs. SOM-3567/-3568 SOM-3565 SOM-3567 SOM-3568 Compliance Qseven v1.2 Qseven 2.1 Qseven 2.1 CPU Intel Atom N2600 Inte

対象製品と後継機種の比較表 1. Qseven: SOM-3565 vs. SOM-3567/-3568 SOM-3565 SOM-3567 SOM-3568 Compliance Qseven v1.2 Qseven 2.1 Qseven 2.1 CPU Intel Atom N2600 Inte SOM-3565/-6765/-7565 販売終了のお知らせ 2016 年 11 月 22 日 アドバンテック株式会社 平素は格別のご高配を賜り 厚く御礼申し上げます このたび 産業用コンピュータ オン モジュール SOM-3565/-6765/-7565 の販売を終了させていただくことになりました ここにご案内申し上げます 記 対象製品 SOM-3565/-6765/-7565 シリーズ (OEM/ODM

More information

スライド 1

スライド 1 講義用の計算機の使い方 計算機アーキテクチャ特論 (Advanced Computer Architectures) マルチコアプロセッサ 吉瀬謙二計算工学専攻 kise _at_ cs.titech.ac.jp www.arch.cs.titech.ac.jp W831 講義室木曜日 9:00 10:30 ユーザ名 advance で serv.arch.cs.titech.ac.jp にログイン

More information

I2C バスソリューション

I2C バスソリューション Technology for Innovators TM May 2007 http://www.tij.co.jp/logic/ V CC1 I/O Expanders VCC2 LED Blinkers Bus Expander Repeater Translator VCC I 2 C Slave Device Bus Controllers Processors Multiplexers

More information

Scha tschra h ger t C i g u it C i atiseur e aggregaat y aggregat Cdi iat re per ar adi Refrigerad r para ar ari s 3359 xxx 373 xxx 338 xxx 3383 xxx 3384 xxx 3385 xxx 3386 xxx 3387 xxx tage I staatis u

More information

操作マニュアル

操作マニュアル 1 CF-19 2 Windows Fn+F1 Fn+F2 Fn+F3 Windows [ ] Fn F1 Fn F2 Fn+F3 LCD Fn+F1= Fn+F2= 38 LCD DVD-Video MPEG Windows Fn+F3 LCD 3 Fn+F4 USB Fn+F5 Fn+F6 Fn+F5= Fn+F6= USB Fn+F7 14 Fn+F9 20 Fn+F10 14 4 Hotkey

More information

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用 WP-01034-1.0/JP DLL (PVT compensation) 90 PLL PVT compensated FPGA fabric 90 Stratix III I/O block Read Dynamic OC T FPGA Write Memory Run Time Configurable Run Time Configurable Set at Compile dq0 dq1

More information

DB0

DB0 IRQ CS# A0 RD# WR# DB0- CPU I/F FIFO/RAM 88 Timing Control Key In Control Scan Counter SHIFT CNTl/STB RL0-# SL0- BD# RESET CLK Display RAM 8 Display Drive OUTB0- OUTA0- RL# RL# RL# RL# RESET RD# WR# GND

More information

ディジタルシステム設計

ディジタルシステム設計 Z80 Z80 Z80 Z80 ROM RAM I/O 8255 8251 Z80PIO Z80CTC Z80SIO R C L Tr OP TTL MCB Z MC Z Z80 Z80 TMPZ84015BF KL5C8012 64180 H8 H8 PIC Microchip Technology PIC Z80 F A A' ALU B D H C E L IX IY SP PC C E L

More information

ソフトエラーを回避する LUTカスケード・エミュレータについて

ソフトエラーを回避する LUTカスケード・エミュレータについて 多 分 岐 決 定 図 に 基 く プロセッサとその 応 用 中 原 啓 貴 九 州 工 業 大 学 情 報 工 学 部 電 子 情 報 工 学 系 1 研 究 テーマ 論 理 関 数 のデータ 構 造 多 値 ( 多 分 岐 ) 決 定 図 論 理 回 路 の 設 計 検 証 形 式 的 検 証 論 理 シミュレーション 再 構 成 可 能 アーキテクチャ (FPGA) ネットワーク セキュリティー

More information

RHT-G900

RHT-G900 3-291-730-04(1) RHT-G900 2008 Sony Corporation m 4 8 9 1 1, 1 2 3 2 ... 2... 4... 9... 10... 11... 12 HDMI... 14 HDMI... 16... 17... 18... 33... 38... 40... 41... 43... 45... 19... 22... 22... 24... 26...

More information

Microsoft PowerPoint - OS08 [互換モード]

Microsoft PowerPoint - OS08 [互換モード] オペレーティングシステム 第 8 回 講 義 内 容 並 行 プログラミング 相 互 排 除 (つづき) 哲 学 者 の 食 事 問 題 メモリ 管 理 と 仮 想 記 憶 主 記 憶 共 有 資 源 としてのメモリ 奈 良 先 端 科 学 技 術 大 学 院 大 学 宮 崎 純 miyazaki@is.naist.jp 1 デッドロック(1) 待 機 グラフ(wait for graph; WFG)

More information

ProLiant ML110 システム構成図

ProLiant ML110 システム構成図 HP ProLiant ML150 Generation 2 2006 9 12 1 OVERVIEW ProLiant ML150 Generation 2 ProLiant ML150 (SATA ) A B B C 3.5 1 6 3.5 SATA H () 4 SATA PCI (PCI-X PCI Express) 1 3.5 48 IDE CD-ROM Xeon ( ) ProLiant

More information

Nios II - Vectored Interrupt Controller の実装

Nios II - Vectored Interrupt Controller の実装 ALTIMA Corp. Nios II Vectored Interrupt Controller の実装 ver.1.0 2010 年 7 月 ELSENA,Inc. 目次 1. はじめに... 3 2. 適用条件... 3 3. システムの構成... 4 3-1. SOPC Builder の設定... 4 3-2. ペリフェラルの設定... 4 3-2-1. VIC の設定... 4 3-2-2.

More information

2014-11.key

2014-11.key 2014-11 1 2 3 4 5 7 8 9 10 11 12 PC 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 45 46 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68

More information