Microsoft PowerPoint - PCIe_Seminar_LeCroyJapan.ppt

Size: px

Start display at page:

Download "Microsoft PowerPoint - PCIe_Seminar_LeCroyJapan.ppt"

さややまのかみしゃ
6 years ago
Views:

PCI Express の物理層信号品質評価ソリューションレクロイジャパン株式会社プロダクトマーケティング辻嘉樹 http://www.lecroy.

1 PCI Express の物理層信号品質評価ソリューションレクロイジャパン株式会社プロダクトマーケティング辻嘉樹目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足 1

2 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足 PCI Express の仕様 Gen1 2

3 PCI Express の仕様 1.1 PCI Express の仕様 Gen2 3

4 Base Spec と CEM Spec の違い PCI Express の仕様 2.1 4

5 PCI Express の仕様 2.0 と 2.1 PCI Express 2.0 PCI Express 2.1 PCI Express の仕様 Gen3 5

6 PCI Express の仕様 GT/s 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足 6

7 PCI Express システムバジェット mv Tx EYE Loss < 13.2 db Jitter < 0.35 UI RX EYE 175 mv 0.75 UI 0.4 UI PCI Express システムバジェット mv Tx EYE Loss < 18.1 db Jitter < 0.35 UI RX EYE 100 mv 0.75 UI 0.4 UI 7

DDJ のシミュレーション Dj 成分のない理想的な信号によるアイパターン約 800MHz の LPF を通して DDJ を発生させたアイパターン伝送線の帯域不足を単純な 1 次のローパスフィルタでシミュレートしてみると ISI 符号間干渉によって DDJ が発生する様を見ることが出来ますデエンファシス Transmitter

8 DDJ のシミュレーション Dj 成分のない理想的な信号によるアイパターン約 800MHz の LPF を通して DDJ を発生させたアイパターン伝送線の帯域不足を単純な 1 次のローパスフィルタでシミュレートしてみると ISI 符号間干渉によって DDJ が発生する様を見ることが出来ますデエンファシス Transmitter Transmitter Receiver Receiver 送信側で理想的な信号も受信側では伝送路特性の影響を受けパルスの肩が落ちますこの伝送線路での信号劣化を補正するために送信側で肩の部分を強調しておくことが有効です一般的にはプリエンファシスと呼ばれる手法ですが PCI-Express ではデエンファシスと呼ばれています目的とその考え方は全く同じものです 8

9 デエンファシス De-Emphasis によるジッタの改善送信側でデエンファシスをかけた信号のアイパターンデエンファシスによって DDJ が消えた受信端のアイパターンデエンファシスの効果によって 800MHz のローパス特性を補正することによって受信端での DDJ を軽減することが出来ます但し送信端ではデエンファシスの効果によって DDJ が発生します 9

10 デエンファシス信号のアイパターン試験全てのビットを使ってアイパターンを描くとレベルが異なるビットが重なるので判定が出来ないアイパターンマスク

PCI Express 2.0 用の 14 種類のアイパターンマスク Mask Board Speed TX/ db Trans W/WO 1.Add-in card TX non-trans 6 db with XTALK Add-in TX 6 non with 1.Add-in card TX trans 6 db with XTALK Add-in TX 6 trans with 1.

Add-in card TX trans 3.5 db with XTALK Add-in TX 3.5 trans with 1.Add-in card TX non-trans 3.5 db w/o XTALK Add-in TX 3.5 non without 1.Add-in card TX trans 3.5 db w/o XTALK Add-in TX 3.5 trans without 1.

11 PCI Express 2.0 用の 14 種類のアイパターンマスク Mask Board Speed TX/ db Trans W/WO 1.Add-in card TX non-trans 6 db with XTALK Add-in TX 6 non with 1.Add-in card TX trans 6 db with XTALK Add-in TX 6 trans with 1.Add-in card TX non-trans 6 db w/o XTALK TX 6 non without 1.Add-in card TX trans 6 db w/o XTALK Add-in TX 6 trans without 1.Add-in card TX non-trans 3.5 db with XTALK Add-in TX 3.5 non with 1.Add-in card TX trans 3.5 db with XTALK Add-in TX 3.5 trans with 1.Add-in card TX non-trans 3.5 db w/o XTALK Add-in TX 3.5 non without 1.Add-in card TX trans 3.5 db w/o XTALK Add-in TX 3.5 trans without 1.Add-in card RX trans and non-trans bits Add-in RX 3.5 and 6 both System Bd TX trans and non-trans with XTALK System TX 3.5 and 6 both with 1.System Bd TX trans and non-trans w/o XTALK System TX 3.5 and 6 both without 1.System Bd RX 3.5 db trans and non-trans bits System RX 3.5 both System Bd RX 6 db transition bits System RX 6 trans System Bd RX 6 db non-transition bits System RX 6 non 種類のアイパターンマスク 11

Receive 3.5 db 9 Add-in Receive 6 db 9 System Transmit 3.

12 各 PCI Express 2.0 マスクの適用 Add-In or System Transmit or Receive Bit Rate De-Emphasis Mask (References Table 2) Add-in Transmit 3.5 db 1 and 2 (with XTALK) or 3 and 4 (without XTALK) Add-in Transmit 6 db 5 and 6 (with XTALK) or 7 and 8 (without XTALK) Add-in Receive 3.5 db 9 Add-in Receive 6 db 9 System Transmit 3.5 db 10 (with XTALK) or 11 (without XTALK) System Transmit 6 db 10 (with XTALK) or 11 (without XTALK) System Receive 3.5 db 12 System Receive 6 db 13 and 14 デエンファシス信号のアイパターン試験レベルの異なるビットを各々に振り分けてアイパターンを評価する 12

13 異なる PLL の BW で見たアイパターン PLL BW=2MHz PLL BW=5MHz PLL BW=10MHz PLL BW=20MHz PLL の特性赤は 1 次フィルタの PLL の特性を示し緑が 2 次フィルタの PLL の特性を示しています共にカットオフ周波数とナチュラル周波数は 1.8MHz 青は 2 次フィルタの PLL の -3dB 点が 1.8MHz になるようにナチュラル周波数を変更したもの 13

14 PLL の方式によるアイパターンの違い PLLの特性をファイバーチャンネル用にしたもの PLLの特性をPCI-Express 用にしたものファイバーチャンネル用は1ポール PCI-Expressは2ポール特性を基本としていて SSCの除去には2ポール特性の方が優れていることが分かります 1.1 のクロックリカバリの仕様 14

(db) Cutoff frequency (-3 db) (MHz) Natural frequency (MHz) zeta PCI-Express G2 A 3 16 8.610 0.540 PCI-Express G2 B 3 8 4.

15 PCI Express 2.0 用の 3 種類の PLL PCI-Express G2 A 3dBpk 16MHz fc PCI-Express G2 B 3dBpk 8MHz fc PCI-Express G2 C 1dBpk 5MHz fc PLL Name Peak (db) Cutoff frequency (-3 db) (MHz) Natural frequency (MHz) zeta PCI-Express G2 A PCI-Express G2 B PCI-Express G2 C H( s) s 2 2 s 2 s 2 n 2 n PLLs transfer function consists of 2 poles (and 1 zero) n n H( s) F( s) 2 1 H( s) n s 2 2 n 2 Feedback filter (including integrator and other constants) s PCI Express ジッタフィルタ 15

16 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足 PCI Express 2.0 用測定の諸条件 5.0 GT/s データパターン信号波形 200ps 400ps F=2.5GHz 5 次高調波 : 2.5GHz 5=12.5GHz 転送速度 GT/s 8.0 GT/s 周波数帯域 > 6.2(5) GHz > 12.5 GHz > 20 GHz? サンプリング速度 > 20GS/s > 40GS/s > 64 GS/s? 16

17 PCI Express 2.0 用測定の諸条件 pnts/ui 10 6 UI = 8 Mpnts 200 GT/s 8 8 pnts/ui 10 6 UI = 8 Mpnts PCI Express 2.0 用測定の諸条件 17

18 PCI Express 2.0 用測定の諸条件シリアルデータリンクのエミュレーション EyeDoctor II 18

S 33 S 34 S CD11 S CD12 S CC11 S CC12 S 41 S 42 S 43 S 44 S CD21 S CD22 S CC21

19 チャンネルの特性 4 ポートモデルシングルエンド 4 ポート S パラメータミックスモード S 11 S 12 S 13 S 14 S DD11 S DD12 S DC11 S DC12 S 21 S 22 S 23 S 24 S DD21 S DD22 S DC21 S DC22 S 31 S 32 S 33 S 34 S CD11 S CD12 S CC11 S CC12 S 41 S 42 S 43 S 44 S CD21 S CD22 S CC21 S CC22 F1: signal is loaded by probe F2: de-embedded probe loading effects 19

20 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足 PCI Express コンプライアンス 20

21 WaveMaster8Zi シリーズ 4, 6, 8, 13, 4ch 4ch 4ch 20, 25, 30 2ch 4ch 2ch 4ch 2ch PCI Express 1.1 コンプライアンス試験用ジグ x16 Tx Lane0 x16 Tx Lane0 x1 x8 Tx Lane0 Tx Lane0 Tx Lane0 X4 PCI-SIG から購入 21

22 PCI Express 2.0 コンプライアンス試験用ジグ PCI-SIG から購入 Compliance 試験 PCI-SIG の SIGTEST と同じ試験レポートの自動作成 22

23 試験レポート例 QualiPHY PCIe 23

24 QualiPHY で作成されたレポートエレクトリカルアイドルへの遷移エレクトリカルアイドルステートへの遷移エレクトリカルアイドルステートへの遷移時間を計測 24

25 目次 PCI Expressの仕様 PCI Expressの物理層の特徴 PCI Express 測定の諸条件 PCI Expressのコンプライアンス試験補足シリアルデータ統合解析 25

26 8b/10b デコード D13000PS 2 種類の接続方式をサポートソルダーイン SMA 26

27 設計ガイド PCI Express Electrical Interconnect Design Practical Solutions for Broard-level Integration and Validation INTEL PRESS ISBN $79.95 PCI Express2.0 の課題 27

untitled

untitled LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device