020105．メモリの高機能化

Size: px

Start display at page:

Download "020105．メモリの高機能化"

かずただはかまや
5 years ago
Views:

1 速化記憶階層の活用 5. メモリの高機能化メモリインタリーブメモリインタリーブとはバンク番号並列アクセス主記憶装置をいくつかのバンクに分割し各バンク毎にアクセスパスを設定するあるバンクの情報に対するアクセスがある時はそれに続く全てのバンクの情報を同時にそれぞれのアクセスパスを経由して読み出すバンク数をウェイといい 2~32ウェイが多いキャッシュメモリへのブロック転送パイプライン処理のような先行制御に有効なハードウェアアーキテクチャであるキャッシュメモリキャッシュメモリとはキャッシュなしの場合実質アクセス時間参照局所性と高ヒット率を利用して見か見かけ上のアクセス時間け上のアクセス時間を短縮する高ヒット率キャッシュメモリは高速バッファメモリともいいプロセッサに近接して装備され主記憶装置内の命令やデータを一時的に格納する装置である高速読み出し小容量の記憶装置でバイポーラ型のSRAMが使われ容量はレジスタより大きいが主記憶装置よりは小さいアクセス速度は主記憶よりは速いがレジスタよりは遅い主記憶装置からの実行上の読み出し速度を向上させる目的に用いられキャッシュを利用すると命令の解読と実行速度は数ナノ秒 ~ - -

2 0 ナノ秒に向上するキャッシュの性能キャッシュの性能としてヒット率とアクセス時間があるヒット率は命令またはデータがキャッシュメモリ内に存在する割合であり存在しない割合をミスヒット率というヒット率はプログラムの参照局所性に左右されマッピング方式やブロック置換アルゴリズムの影響を受けるキャッシュアクセス時間はキャッシュを構成するメモリ素子によって決まるキャッシュメモリへのアクセス手順キャッシュに存在すればそれにアクセスする 2 キャッシュに存在しなければキャッシュの一部と主記憶装置の一部を置換アルゴリズムに従って置き換える 3 アクセス対象の主記憶装置の命令やデータをキャッシュ内に読み出しそれにアクセスするキャッシュメモリの実効アクセス時間 T T=TC H+TM (-H) TC: キャッシュメモリのアクセス時間 TM: 主記憶装置のアクセス時間 H : ヒット率データキャッシュと命令キャッシュキャッシュには命令格納専用の命令キャッシュとデータ格納専用のデータキャッシュがある命令キャッシュは主記憶装置への書き戻しが不要でありデータに比べて命令の参照局所性は安定して高くなるライトスルー方式とライトバック方式ライトスルー方式はキャッシュメモリのブロックに書き込むときに同時に主記憶装置のブロックにも書き込む方式であるライトバック方式はキャッシュメモリからブロックを追い出すときに主記憶装置への書き込みを行う方式であるキャッシュメモリのマッピング主記憶装置とキャッシュメモリの間でブロック単位に命令やデータを移動する際の配置の関係をマッピングというマッピング単位をブロックサイズといい主記憶装置とキャッシュメモリ間の転送単位になる主記憶装置とキャッシュメモリ間の転送時間はブロックサイズに比例し転送性能 ( スループット ) に逆比例するキャッシュメモリの置換アルゴリズム置換アルゴリズムはキャッシュメモリから主記憶装置に書き戻す対象のブロックを決定す - 2 -

3 る方式である FIFO 方式先入れ先出し方式ともいいキャッシュメモリに最も長くいたブロックを書き戻すブロックとして決定する方式である 2 LRU 方式キャッシュメモリ上にあるブロックの内最後に参照されてからその時点までの経過時間が最も長いブロックを書き戻すブロックとして決定する方式である 3 LFU 方式参照頻度が最も小さいブロックを書き戻すブロックとして決定する方式であるキャッシュメモリのマッピングマッピングテーブル主記憶装置とキャッシュメモリの間でブロック単位に命令やデータを移動する際の配置の関係をマッピングというマッピング単位をブロックサイズといい主記憶装置とキャッシュメモリ間の転送単位になる主記憶装置とキャッシュメモリ間の転送時間はブロックサイズに比例し転送性能 ( スループット ) に逆比例する主記憶とキャッシュメモリの対応にはマッピングテーブルを使用するマッピングテーブル上にはキャッシュメモリの各ブロックに対応するエントリがありそのエントリに主記憶のブロック番号を格納する主記憶のブロックとキャッシュメモリのブロックは多対の関係になる複数のキャッシュメモリのブロックを一つのセットにしてまっピングに使用する主記憶マッピングテーブルキャッシュ J I J I M M キャッシュブロック番号 N 主記憶ブロック番号マッピングの方式マッピングの方式にはダイレクトマッピングフルアソシアティブセットアソシアティブセクタマッピングの方式があるダイレクトマッピングダイレクトマッピングは主記憶装置をブロック単位に分割しキャッシュメモリの位置ごとに主記憶装置の特定のブロックが固定して関係付けられる方式である利点はハードウェア化や実現が簡単アクセス時間にオーバヘッドがない欠点はミスペナルティ時間が大きいブロック置換の自由度が少ない - 3 -

4 主記憶マッピングテーブルキャッシュマッピングが固定 2 フルアソシアティブフルアソシアティブは主記憶装置のブロックがキャッシュメモリのどのブロックにも自由にアクセスできる方式である利点はマッピングの自由度が大きいのでブロック置換アルゴリズムなどの決定における自由度が大きい欠点は大容量のマッピングテーブルがが必要となり実現のコストが高くなる 3 セットアソシアティブセットアソシアティブは主記憶装置とキャッシュメモリを複数のセットに分割し特定のセットに属するブロックはセット間ではダイレクトマッピングを利用しセット内でフルアソシアティブ方式を用いるノイマン型コンピュータの大半はこの方式を利用している主記憶マッピングテーブル 5 キャッシュ 5 セットセット間は固定セット内は自由主記憶のブロック数 N セット数 n キャッシュのブロック数 M セット数 m セットのブロック数をkとすると次の関係が成り立つ n=n/k m=m/k マッピングテーブルの大きさはmkとなるセクタマッピングセクタマッピングは主記憶装置内のセクタは最初はキャッシュメモリ内のどのセクタへもマッピングできるが一度キャッシュメモリ内のセクタが決まるとその主記憶装置のセクタに属するブロックはキャッシュメモリ内のそのセクタに配置される - -

5 例題例題処理装置で用いられるキャッシュメモリの使用目的として, 適切な記述はどれかア仮想記憶のアドレス変換を高速に行うイ仮想記憶のページング処理を高速に行うウ主記憶へのアクセス速度とプロセッサの処理速度の差を埋めるエ使用頻度の高いプログラムを常駐させる解説キャッシュメモリの使用目的に関する問題であるアイの仮想記憶はメインメモリの容量よりも大きな容量のプログラムを実行する場合にセグメント単位またはページ単位に補助記憶との間でプログラムやデータの読み込み書き込みを行う方式で高速処理のためにテーブルをメインメモリ上に常駐したりリロケータブルなプログラム構造を利用して処理の高速化を図る方式であるキャッシュメモリは直接には関係がないウの主記憶へのアクセス速度とプロセッサの処理速度の差を埋める記述がキャッシュメモリの使用目的として正しい答えになる求める答えはウとなるエの使用頻度の高いプログラムの常駐化はページングやスワッピングを減少させ高速化を実現するが小容量の高速メモリと大容量の低速メモリを組み合わせて経済的な高速メモリを実現するキャッシュメモリの考え方ではない解答ウ例題 2 キャッシュメモリに関する記述のうち, 適切なものはどれかア書込み命令を実行したときに, キャッシュメモリと主記憶の両方を書き換える方式と, キャッシュメモリだけを書き換えておき, 主記憶の書換えはキャッシュメモリから当該データが追い出されるときに行う方式とがあるイキャッシュメモリにヒットしない場合に割込みが生じ, プログラムによって主記憶からキャッシュメモリにデータが転送されるウキヤツシュメモリは, 実記憶と仮想記憶とのメモリ容量の差を埋めるために採用されるエ半導体メモリのアクセス速度の向上が著しいので, キャッシュメモリの必要性は減っている解説キャッシュメモリに関する問題であるキャッシュメモリはプロセッサに近接して装備され主記憶装置内の命令やデータを一時的に格納する装置である高速読み出し小容量の記憶装置で主記憶装置からの実行上の読み出し速度を向上させる目的に用いられる主記憶装置に書き込みを行うタイミングにライトスルー方式とライトバック方式がある - 5 -

6 ライトスルー方式はキャッシュメモリのブロックに書き込むときに同時に主記憶装置のブロックにも書き込む方式であるライトバック方式はキャッシュメモリからブロックを追い出すときに主記憶装置への書き込みを行う方式であるアの主記憶装置への書き込みタイミングはライトスルー方式とライトバック方式がある求める答えはアとなるイの割込は命令の実行順序を強制的に動的に変える手段であり不測の事態や異常例外などの動作が発生した場合の処理法であるキャッシュメモリは主記憶へのアクセス手段の一つで定常の処理であり割込処理を伴うものではないウの実記憶と仮想記憶のメモリ容量の差を埋めるは誤りであり主記憶へのアクセス時間の短縮を図るための仕組みであるエの主記憶へのアクセス速度の向上のために現在でもより大容量のキャッシュメモリが求められている解答ア例題 3 あるプロセッサが主記憶装置及びキャッシュメモリにアクセスするときアクセス時間はそれぞれ850ナノ秒及び0ナノ秒であるキャッシュメモリのヒット率を0.8としたときこのプロセッサの平均アクセス時間 ( ナノ秒 ) は幾らかア 202 イ 20 ウ 88 エ 858 解説キャッシュメモリを有するシステムの平均アクセス時間を求める問題である次の計算式から求めることができる T= =202( ナノ秒 ) 求める答えはアである解答ア例題アクセス時間 0ナノ秒のキャッシュメモリとアクセス時間 50ナノ秒の主記憶を使用した処理装置の実効メモリアクセス時間を25ナノ秒以下にしたい最低限必要なキャッシュメモリのヒット率は何 % かア 50 イ 0 ウ 0 エ 80 解説キャッシュメモリを使用した場合の実効メモリアクセス時間を計算する問題であるヒット率をFとすると次の式になる 25=50 (-F)+0 F 0 F=50-25 F=25/0= % を満足させる最小のヒット率は0% であり求める答えはウとなる - -

7 解答ウ例題 5 システムA,Bのキャッシュメモリと主記憶のアクセス時間は表のとおりであるあるプログラムをシステムAで実行したときのキャッシュメモリのヒット率と実効アクセス時間は, システムBで実行したときと同じになったこのときのキャッシュメモリのヒット率は幾らか単位ナノ秒システムA システムB キャッシュメモリ 5 0 主記憶 50 0 ア 0.2 イ 0.3 ウ 0.5 エ 0.8 解説キャッシュメモリの実効アクセス時間に関する問題であるキャッシュメモリの実効アクセス時間 Tは次の式で求める T=TC H+TM (-H) TC: キャッシュメモリのアクセス時間 TM: 主記憶装置のアクセス時間 H : ヒット率キャッシュメモリへのヒット率をHとすると 5 H+50 (-H)=0 H+0 (-H) -35H+50=-0H+0 25H=20 H=0.8 求める答えはエとなる解答エ例題表のようにページ分のメモリキャッシュC0~C3がありそれぞれにページの内容 M0~ M3が格納されているここで新たに別のページの内容をキャッシュにロードする必要が生じたときキャッシュC2の内容 M2を置換の対象とするアルゴリズムはどれかア FIFO キャッシュ C0 C C2 C3 イ LFU 内容 M0 M M2 M3 ウ LIFO ロード時刻 ( 時 : 分 ) 0:02 0:03 0:0 0:05 エ LRU 最終参照時刻 ( 時 : 分 ) 0:08 0:0 0:05 0:0 参照回数解説キャッシュメモリの置換アルゴリズムに関する問題であるアの FIFO は先入れ先出しでロード時刻が最も古い内容が置換されることになる表 - -

8 の場合には内容 M0が対象になるイのLFUは最近の一定時間内の参照回数が最も少ないものが置換の対象になるアルゴリズムである表の場合には内容 Mが対象になるウのLⅠFOは最後に入ったものを先に出すアルゴリズムで表の場合には内容 M3が対象になるエのLRUは最後に参照されてから最も長い時間参照されていない内容が置換の対象になる表の場合には内容 M2が対象になるキャッシュのC2の内容 M2はロード時刻では3 番目であり最終参照時刻では最も古い従ってこの場合の置換アルゴリズムはLRUで求める答えはエとなる解答エ例題キャッシュメモリと主記憶との間でブロックを置き換える方式に LRU 方式があるこの方式で置換えの対象になるブロックはどれかアー定時間参照されていないブロックイ最後に参照されてから最も長い時間が経過したブロックウ参照頻度の最も低いブロックエ読み込んでから最も長い時間が経過したブロック解説置換アルゴリズムLRUに関する問題である LRU 方式はキャッシュメモリ上にあるブロックの内最後に参照されてからその時点までの経過時間が最も長いブロックを書き戻すブロックとして決定する方式であるアはNRU 方式イはLRU 方式ウはLFU 方式 FIFO 方式である求める答えはイとなる解答イ例題 8 メモリインタリーブに関する正しい記述はどれかア処理速度の異なるCPUと主記憶装置間に高速の記憶装置を設け待ち時間を縮めることイ一つの主記憶装置をいくつかのバンクに分割しバンクごとに一括してアドレス選択を行うことウ複数のバンクと呼ぶ装置にアドレスを振り分け独立してアクセスできるようにすることエ命令の実行過程を複数のステージに分けてそれぞれをずらしながら並行して処理すること解説メモリインタリーブに関する問題であるメモリインタリーブは主記憶装置を複数のアクセス単位に分けておき各バンクを並行 - 8 -

9 してアクセスできるようにすることによって主記憶へのアクセスを高速化する方法であるアはCPUと主記憶装置のアクセス時間の差を縮めるためのキャッシュメモリ方式であるイは主記憶をいくつかのバンクに分割しそれぞれのバンクごとに一括してプログラムまたはデータのアドレスを割り付ける方式であるウはメモリを複数のバンクに分割し空間の局所性を確保できるようにしてプログラムやデータを振り分けそれぞれのバンクに独立してアクセスできるようにしたもので一つのバンクを呼び出すときに局所性の高いバンクを同時に呼び出す方式でありメモリインタリーブといわれる方式であるメモリにアクセスする場合には複数のバンクが対象になる求める答えはウとなるエは命令処理の過程を高速化するためのパイプライン処理の方式である解答ウ例題 9 コンピュータの高速化技術の一つであるメモリインタリーブに関する記述として, 適切なものはどれかア主記憶と入出力装置, 又は主記憶同士のデータの受渡しをCPU 経由でなく直接やり取りする方式イ主記憶にデータを送り出す際に, データをキャッシュに書き込み, キャッシュがあふれたときに主記憶へ書き込む方式ウ主記憶のデータの一部をキャッシュにコピーすることによって, レジスタと主記憶とのアクセス速度の差を締める方式エ主記憶を複数の独立して動作するグループに分けて, 各グループに並列にアクセスする方式解説メモリインタリーブに関する問題であるアはDMA 方式イはキャッシュメモリのライトバック方式の考え方キャッシュメモリの考えエがメモリインタリーブである求める答えはエとなる解答エ例題 0 主記憶装置の高速化の技法として, 主記憶を幾つかのアクセス単位に分割し, 各アクセス単位をできるだけ並行動作させることによって, 実効的なアクセス時間を短縮する方法を何というかア仮想記憶イパイプラインウマイクロプログラムエメモリインタリーブ解説高速化技法に関連するメモリインタリーブに関する問題である - 9 -

10 アの仮想記憶は主記憶の実容量を超える記憶領域を確保する手法で補助記憶を利用して情報が存在するアドレスと処理装置が呼び出すアドレスとを分離して使えるようにする仕組みであるイのパイプライン処理はつの処理を複数のステップに分割しそれぞれのステップを独立させて同時に並行して処理を進める方式で CPUの処理速度の高速化を実現するウのマイクロプログラムはコンピュータの命令を細分化した基本動作命令の集まりとして実現することで機能の拡張や修正を容易するものであるエのメモリインタリーブは主記憶装置を独立した動作可能な複数のバンクに分け連続したアドレスがアクセスされる場合に並列して動作させ実効的なアクセス時間を短縮する方法である求める答えはエとなる解答エ例題 CPU と主記憶装置の間に置かれるキャッシュメモリにおいて主記憶装置上のあるブロックをキャッシュメモリ上の数個の特定ブロックと対応づけるマッピング方式はどれかアセットアソシアティブ方式イダイレクトマッピング方式ウフルアソシアティブ方式エライトスルー方式解説キャッシュメモリのマッピング方式に関する問題であるアのセットアソシアテイブ方式はメインメモリをブロックに分割した場合セットアドレスに対してキャッシュメモリの対応する位置が複数存在する方式であるメインメモリとキャッシュメモリのセット間ではダイレクトマッピング方式を用いるセット内の複数のブロックに対してはキャッシュメモリのどのアドレスでも対応するフルアソシアティブ方式を用いるようにした方式であるイのダイレクトマッビング方式はメインメモリをブロックに分割した場合キャッシュメモリの対応する位置が固定される方式であるメモリのセットアドレスが決まると格納できるキャッシュのアドレスが決まる方式であるウのフルアソシアティブ方式はメインメモリとキャッシュメモリのブロック間で任意に対応付けが可能で任意にアクセスできるようにしたものである主記憶上のブロックがキャッシュメモリ上の複数個の特定ブロックと対応づく方式であるためセットアソシアテイブ方式である求める答えはアとなるエのライトスルー方式は CPUがデータ書き込み命令を実行する場合キャッシュメモリとメインメモリの両方に書き込む方式である主記憶上のブロックがキャッシュメモリ上の複数個の特定ブロックと対応づく方式であるためセットアソシアテイブ方式である求める答えはアとなる解答ア - 0 -

Microsoft PowerPoint - No7note.ppt

Microsoft PowerPoint - No7note.ppt 仮想記憶 (2) 実際に存在する主記憶 ( 物理メモリ ) の容量に制限されない仮想的な記憶空間をユーザに提供する仮想記憶の基本アイディア主記憶に入りきらない大きなプログラムでも, ある時点で実行されているのはプログラムの一部のみ, 必要となるデータも一時には一部のデータのみ ( 参照の局所性 ) プログラム全体はディスク装置に入れておき, 実行時に必要な部分を主記憶にもってくればよい主記憶容量