PowerPoint プレゼンテーション
|
|
|
- ほだか こやぎ
- 4 years ago
- Views:
Transcription
1 MATLAB EXPO 2018 Japan 無線モデム FPGA/SoC 開発における HDL Coder TM の活用事例 2018/10/30 NECネットワーク センサ株式会社技術開発本部通信ネットワーク技術部主任 / プロダクトスペシャリスト住田憲昭 1 NEC Network and Sensor Systems, LTD. 2018
2
3
4 目次 1. 会社紹介 / 自己紹介 2. 防衛事業の技術課題とHDL Coder 導入経緯 3. 無線機構成と開発ツール 4. 従来型開発プロセスとその問題点 5. HDL Coder 導入後の開発プロセスとその効果 6. HDL Coder 設計結果の例 7. 留意すべき点 8. 所感と今後の展開
5 1.1. 会社紹介 NEC ネットワーク センサ株式会社 設立 :1999 年 (NEC100% 出資 ) 本社 日高事業所 : 東京都府中市 : 埼玉県日高市 相模原事業所 : 神奈川県相模原市 白石事業所 : 宮城県白石市 NEC グループの主に航空 宇宙 防衛の事業の上流設計 ~ 詳細設計 ものづくり ~ メンテナンスまで 幅広い役割を担う 防衛用通信機器の近代化に貢献 学生求む! ( 写真 : 航空自衛隊 海上自衛隊サイトより引用 ) 5 NEC Network and Sensor Systems, LTD. 2018
6 1.2. 自己紹介 主に防衛用 公共用無線通信機器の設計 無線機アーキテクチャ/変復調アルゴリズム/ハードウェア/FPGA設計 MATLAB/Simulink FPGA使用歴 2006 シミュレーション ツール FPGA設計環境 MATLAB/ Simulink + ハンドコード VHDL MATLAB/Simulink + ISE System Generator 5製品/5波形出荷 ISE 使用デバイス 6 Xilinx Spartan-3E MATLAB/Simulink + HDL Coder 6製品/7波形出荷 4製品開発中 + Vivado System Generator Vivado Xilinx Virtex-5 NEC Network and Sensor Systems, LTD Xilinx Artix-7 Xilinx Kintex-7 / Virtex-7 / Zynq-7000 Zynq Ultrascale+
7 2.1. 防衛通信事業の技術課題 少量多品種 電気的 / 構造的な標準化が難しい 大量生産でなくても対応可能な組織である必要 多種多様な通信方式 ( 独自規格 ) TDD / FDD, SCPC / TDMA / CDMA / CSMA/CA 耐環境性能 ( 温度 / 湿度 / 防水 / 衝撃 / 振動 ) 民生通信トレンドとの乖離 民生 : どんどん広帯域に 防衛 / 公共 : 民生に追従する広帯域化ニーズもあるも 狭帯域通信も根強い 狭帯域デジタル通信は 位相ノイズ特性に敏感なので 広帯域向けに最適化された部品が狭帯域で使えるとは限らない 品質の担保 ( インターネット経由のアップデート不可 ) 旧世代品との互換性 ( 無線 有線 ) ドキュメント不足 市場からの部品 /IP 消滅 技術継承者不在 短納期化 / 低コスト化 ( 設計費 / 製品費 )/ 小型化 / 低消費電力化 防衛事業においても 例外ではない 7 NEC Network and Sensor Systems, LTD. 2018
8 2.2. HDL Coder 導入経緯 アルゴリズムからの新規開発案件がほとんど アルゴリズム開発に時間をかけ 無駄なコーディング時間を削減する必要性 FPGA の大規模化と機能統合により 1 デバイス 1 担当者 ( 社 ) での開発が限界に 担当者間の共通言語としての Simulink の有効活用 顕著な短納期化 信号処理から制御回路まで 短期間で設計する必要 ターゲットデバイス依存性の低減 S/WとH/Wの切り分けを柔軟にする必要性 CPU/DSP FPGAの移植性向上 FPGAベンダ切替時の移植性向上 HDL Coder の導入 8 NEC Network and Sensor Systems, LTD. 2018
9 3. 無線機構成と開発ツール CPU (PS) Embedded Coder 手書き C コード 手書き C/ ベンダ IP 手書き HDL FPGA (PL) HDL Coder System Generator APP FEC ENC MOD Tx Filter/ IFFT DUC DAC Tx APP FEC DEC DEM Rx Filter/ FFT DDC ADC Rx OS IBERT CONT (MicroBlaze) 10GbE/JESD204 CDC etc. Tx/Rx AGC 9 NEC Network and Sensor Systems, LTD. 2018
10 4.1. 従来型開発プロセス 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 設計仕様 機能設計 固定小数点設計 HDL コード デバイス評価 選定 回路設計 基板設計 基本的なウォーターフロー開発 ハンドコードに依存 詳細設計 テストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 プロトタイプ製造 H/W 単体評価 結合評価 10 NEC Network and Sensor Systems, LTD. 2018
11 4.2. 従来型開発プロセスの問題点 1 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 機能設計固定小数点設計 HDLコード 設計仕様デバイス評価 選定回路設計基板設計 デバイス選定の根拠は 実績ベース + 乗算 加減算器数 新規開発品では大きめに見積もらざるを得ない 詳細設計 テストベンチ生成 プロトタイプ製造 論理合成 FPGA 実装 (IP) H/W 単体評価 上位統合 結合評価 11 NEC Network and Sensor Systems, LTD. 2018
12 4.2. 従来型開発プロセスの問題点 2 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 設計仕様 詳細設計 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 デバイス評価 選定 回路設計 機能モデルと HDL の乖離が大きい 等価性検証難基板設計 / ヒューマンエラー頻発 / 工数大 テストベンチコーディングは モジュール作成以上プロトタイプ製造に骨が折れる作業 H/W 単体評価結合評価 12 NEC Network and Sensor Systems, LTD. 2018
13 4.2. 従来型開発プロセスの問題点 3 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 設計仕様 詳細設計 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 デバイス評価 選定回路設計基板設計プロトタイプ製造 開発終盤での仕様変更発生による手戻り H/W (ex. 単体評価機能分配の見直し ) 開発終盤での担当者変更 追加は極めて難 結合評価 13 NEC Network and Sensor Systems, LTD. 2018
14 5.1. HDL Coder 導入後の開発プロセス 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 機能設計固定小数点設計 HDLコード 設計仕様デバイス評価 選定回路設計基板設計 開発工程の大部分で MATLAB /Simulink /HDL Coder を使用 詳細設計 テストベンチ生成 プロトタイプ製造 論理合成 FPGA 実装 (IP) H/W 単体評価 上位統合 結合評価 14 NEC Network and Sensor Systems, LTD. 2018
15 5.1. HDL Coder 導入後の開発プロセス 仕様検討 Baseband precoding DAC ADC N T プロセスごとに リスクの高いものについて HDL 設計サイクルを追加 基本設計 詳細設計 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 仕様検討 設計仕様 デバイス評価 選定 回路設計 基板設計 プロトタイプ製造 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IP パッケージ化 FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 15 NEC Network and Sensor Systems, LTD. 2018
16 5.1. HDL Coder 導入後の開発プロセス 仕様検討 Baseband precoding DAC ADC N T 上流工程で クリティカルな部分のリスクを解消 手戻り撲滅 / 過剰マージン削減 基本設計 詳細設計 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 仕様検討 設計仕様 デバイス評価 選定 回路設計 基板設計 プロトタイプ製造 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IP パッケージ化 FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 16 NEC Network and Sensor Systems, LTD. 2018
17 5.1. HDL Coder 導入後の開発プロセス 仕様検討 Baseband precoding DAC ADC N T ウォーターフォールフローの弱点を アジャイルフローで補足 強化 基本設計 詳細設計 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 仕様検討 設計仕様 デバイス評価 選定 回路設計 基板設計 プロトタイプ製造 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IP パッケージ化 FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 17 NEC Network and Sensor Systems, LTD. 2018
18 5.2. HDL Coder 導入の効果 1 仕様検討 Baseband precoding DAC ADC N T 基本設計 詳細設計 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 仕様検討 設計仕様 デバイス評価 選定 回路設計 基板設計 プロトタイプ製造 高抽象度モデル 比較 ( 所望誤差内 ) 精度の高い情報に基づいてデバイス固定小数点モデル 選定し デバイスコストダウン比較 ( 完全一致 ) 高リスク機能の性能を開発初期に評価 HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 IP パッケージ化 FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 18 NEC Network and Sensor Systems, LTD. 2018
19 5.2. HDL Coder 導入の効果 2 仕様検討 Baseband precoding DAC ADC N T 仕様検討基本設計設計仕様 機能設計固定小数点設計 HDLコード詳細設計テストベンチ生成論理合成 デバイス評価 選定 回路設計 高抽象度モデル固定小数点モデル HDL 生成可モデル 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 仕様検討時に作成したモデルを流用して設計基板設計 HDL 生成納期の短縮 or 品質の向上に時間を投入 RTLシミュレーションプロトタイプ製造テストベンチも自動生成 (Simulink 上での検証を重視 ) IP パッケージ化 FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 19 NEC Network and Sensor Systems, LTD. 2018
20 5.2. HDL Coder 導入の効果 3 仕様検討 Baseband precoding DAC ADC N T 基本設計 詳細設計 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 FPGA 実装 (IP) 上位統合 仕様検討 設計仕様 20 NEC Network and Sensor Systems, LTD デバイス評価 選定 回路設計 基板設計 プロトタイプ製造 柔軟な開発体制構築結合評価 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IPパッケージ化 上流設計の高精度化により 開発終盤での大幅な設計変更 の撲滅 H/W 単体評価 モデルベースによる社内担当者/ 社外担当者間の 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ
21 5.2. HDL Coder 導入の効果 3 チームでの協調開発の柔軟性向上の実例 1 機能 1( 変復調 ) 機能 2( 誤り訂正 ) 高抽象度モデル 高抽象度モデル 比較 ( 所望誤差内 ) 比較 ( 所望誤差内 ) 固定小数点モデル 固定小数点モデル 比較 ( 完全一致 ) 比較 ( 完全一致 ) 担当者 A ( 社内 ) HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 担当者 B ( 社内 ) HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 IP パッケージ化 IP パッケージ化 評価プラットフォーム上での動作検証 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 実機環境に統合 デバッグ 21 NEC Network and Sensor Systems, LTD. 2018
22 5.2. HDL Coder 導入の効果 3 チームでの協調開発の柔軟性向上の実例 2 機能 1( 変復調 ) 機能 2( 誤り訂正 ) 高抽象度モデル 高抽象度モデル 担当者 A ( 社内 ) 固定小数点モデル 比較 ( 所望誤差内 ) 担当者 A ( 社内 ) 固定小数点モデル 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) 比較 ( 完全一致 ) HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 担当者 B ( 社内 ) IP パッケージ化 担当者 B ( 社内 ) IP パッケージ化 評価プラットフォーム上での動作検証 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 実機環境に統合 デバッグ 22 NEC Network and Sensor Systems, LTD. 2018
23 5.2. HDL Coder 導入の効果 3 チームでの協調開発の柔軟性向上の実例 3 機能 1( 変復調 ) 機能 2( 誤り訂正 ) 高抽象度モデル 高抽象度モデル 担当者 A ( 社内 ) 固定小数点モデル 比較 ( 所望誤差内 ) 担当者 A ( 社内 ) 固定小数点モデル 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) 比較 ( 完全一致 ) HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 HDL 生成可モデル HDL 生成 RTL シミュレーション タイミング / リソース解析 最適化 担当者 B ( 社内 ) IP パッケージ化 担当者 C ( 協力会社 ) IP パッケージ化 評価プラットフォーム上での動作検証 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 実機環境に統合 デバッグ 23 NEC Network and Sensor Systems, LTD. 2018
24 5.2. HDL Coder 導入の効果 3 チームでの協調開発の柔軟性向上の実例 4 担当者 A ( 社内 ) 担当者 B ( 社内 ) 機能 1( 変復調 ) 機能 2( 誤り訂正 ) 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IP パッケージ化 担当者 A ( 社内 ) 担当者 C ( 協力会社 ) 高抽象度モデル 固定小数点モデル HDL 生成可モデル HDL 生成 RTL シミュレーション 比較 ( 所望誤差内 ) 比較 ( 完全一致 ) タイミング / リソース解析 最適化 IP パッケージ化 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 評価プラットフォーム上での動作検証 実機環境に統合 デバッグ 24 NEC Network and Sensor Systems, LTD. 2018
25 5.3. HDL Coder 導入の効果 ( まとめ 1) 仕様検討 基本設計 詳細設計 アルゴリズム調査 シミュレーション これできる? に 正確 迅速に対応 上位システム設計者による顧客提案活動 / 上流設計の技術的根拠を提供 技術的 / 時間的 / 費用的に できること / できないこと を 高い精度で明確化 ( 定性的に ) できる を ( 定量的に ) できる に 仕様検討での見積り 大きすぎる / 小さすぎるデバイス選定の抑止 開発費と製品費見積もり精度の向上 基本設計段階でのリスク低減 高リスク機能 ( 新規開発のもの 要件が難しいもの ) を 開発初期で目途を付ける 25 NEC Network and Sensor Systems, LTD. 2018
26 5.3. HDL Coder 導入の効果 ( まとめ 2) 仕様検討 基本設計 詳細設計 チームでの協調開発 社内担当者間の役割分担 変復調担当者 A 誤り訂正担当者 B アルゴリズム設計 ~ 機能検証担当者 A HDL 生成モデル最適化担当者 B 協力会社との役割分担 高抽象度モデルまで社内で作成 協力会社でHDL 生成可モデル作成 ~ 実装 HDL 生成可能モデルまで社内で作成 協力会社でHDL 生成 ~ 実装 類似 HDL 生成可能モデルを提供 協力会社でカスタマイズしてIP 化 社内で実装 プロジェクトの状況により 柔軟に開発スタイルを選択可能 モデルベースなら理解が圧倒的に速い 26 NEC Network and Sensor Systems, LTD. 2018
27 5.3. HDL Coder 導入の効果 ( まとめ 3) 初心者は中級者に 中級者は上級者に 上級者は超上級者に FPGA 設計教育を あるべき姿に FPGA 設計教育 HDL 記述教育 HDL 記述の教育は FPGA 設計教育としては不足 論理回路が書ける イメージできることが本質 Simulink により 合成後の回路イメージを持ちやすくなり 技術習熟が早い 試行錯誤のサイクルが短いので 技術習熟が早い 技術者の成長促進 27 NEC Network and Sensor Systems, LTD. 2018
28 6. HDL Coder 設計結果の例 1 FIR 補間フィルタの実装比較 161タップ / ポリフェーズ8 倍補間 / フルシリアル非対称 /16bit 複素数入出力 タップ係数 補間ファクタ ビット幅は任意のパラメータ 工数にはマスタモデル作成 モデル最適化 IPコアパラメータ最適化を含む HDL Coderで自作 Xilinx IP LUT FF BRAM DSP 2 2 Fmax 413MHz 681MHz 工数 4h 30min メリット デメリット ベンダ IP と遜色ない設計フローが統一できる アーキテクチャ変更はカスタマイズが必要 DSP 推論の仕様により Fmax が制限される ( ハンドコードでも同様 ) 最適 / 最速パラレル / 部分シリアルアーキテクチャにもすぐ変更できる Xilinx ターゲットのみベンダ IP が使用できないプロジェクトでは使えないフィルタ自体の検証は MATLAB/Simulink で行う 28 NEC Network and Sensor Systems, LTD. 2018
29 6. HDL Coder 設計結果の例 2 MODEM FPGA ケース 1( 製品化済 ) クロック周波数 :384MHz Kintex-7 420T -2 Slice 55% / DSP 40% / BRAM 30% Vivado / Xeon 3.4GHz 3コア6スレッド インプリメント時間 :38 分 ( デフォルト設定 ) MODEM FPGA ケース 2 ( 製品化済 ) クロック周波数 : 245MHz Kintex-7 325T -1 Slice 40% / DSP 40% / BRAM 50% Vivado / Xeon 3.4GHz 3コア6スレッド インプリメント時間 :21 分 ( デフォルト設定 ) インプリメント時間が短い = 各モジュールの設計が適切であることが絶対条件 HDL Coder がなければ達成は難しい 最適化作業 / タイミング収束作業も 圧倒的に早いため 29 NEC Network and Sensor Systems, LTD. 2018
30 7. 留意すべき点 最適な結果を得るためには スキルが必要 デバイスアーキテクチャを意識した設計ができるスキル 意図通りに合成ツールに推論させるスキル 合成制約 attribute ベンダ提供 IP に依存している場合は要習得 タイミング制約をはじめとする制約のスキル 通常の FPGA 設計と共通 30 NEC Network and Sensor Systems, LTD. 2018
31 8.1. 所感 HDL Coder なしの FPGA 設計には戻れない ここ 2 年のアップデートにより できないこと がほぼなくなった 同期セマンティクス対応による enable, reset 動作の適正化 グローバルリセットの削除等 高抽象度ブロックが HDL 生成未対応でも 低抽象度ブロックを組み合わせれば 短時間で作成できる 数リリース後には機能追加により自作する必要がなくなっていることもある アップデートでどんどん進化し よりスマートに よりシンプルに使えるようになる改善が継続的に投入 ユーザの要望ヒアリング 改善のサイクルが早い 31 NEC Network and Sensor Systems, LTD. 2018
32 8.2. 今後の展開 浮動小数点の HDL 生成対応により 上流工程プロセスが更に加速 固定小数点設計をスキップしての粗検討が可能 社内 協力会社への展開を推進し 開発効率向上を継続する 社内 グループ会社内 協力会社間 S/W 開発への展開 CPU 部分は大部分が従来通りのハンドコード開発 HDL Coder+FPGA の進化による開発の革新により S/W との生産性差が縮少 S/W 開発でもコード生成をフル活用し キャッチアップを図る 32 NEC Network and Sensor Systems, LTD. 2018
33
34 無線モデム FPGA/SoC 開発における HDL Coder の活用事例 NEC ネットワークセンサ株式会社技術開発本部通信ネットワーク技術部主任プロダクトスペシャリスト住田憲昭 MathWorks 田中明美 2015 The MathWorks, Inc. 34
35 アジェンダ 関連オプション製品の紹介 関連新機能の紹介 35
36 アジェンダ 関連オプション製品の紹介 関連新機能の紹介 36
37 無線機開発ワークフローの一例 仕様検討 Baseband precoding DAC ADC N T 仕様検討 基本設計 設計仕様 詳細設計 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 デバイス評価 選定回路設計基板設計プロトタイプ製造 H/W 単体評価結合評価 37
38 無線機開発ワークフローの一例 Baseband precoding DAC ADC N T PicoZed SDR SOM 仕様検討 設計仕様 機能設計 デバイス評価 選定 固定小数点設計 HDLコード 回路設計基板設計 評価ボード Zed Board & FMCOMMS テストベンチ生成 プロトタイプ製造 論理合成 FPGA 実装 (IP) H/W 単体評価 上位統合 結合評価 38
39 無線機開発ワークフローの一例 Baseband precoding DAC ADC N T 高抽象度のモデリング 仕様検討 設計仕様 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) デバイス評価 選定回路設計基板設計プロトタイプ製造 H/W 単体評価 モデルの詳細化 上位統合 結合評価 39
40 高抽象度のモデリング Baseband precoding DAC ADC N T 42
41 高抽象度のモデリング ベースバンドデジタル信号処理 変復調 エラー訂正 フィルタ 同期 性能評価 Baseband precoding DAC ADC N T 43
42 高抽象度のモデリング ベースバンドデジタル信号処理 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox Baseband precoding DAC ADC N T 44
43 高抽象度のモデリング ベースバンドデジタル信号処理 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox Baseband precoding DAC ADC N T 45
44 高抽象度のモデリング ベースバンドデジタル信号処理 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox Baseband precoding DAC ADC N T 46
45 高抽象度のモデリング ベースバンドデジタル信号処理 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox Baseband precoding DAC ADC N T 47
46 高抽象度のモデリング MAC 層のシミュレーション スループット ACK 衝突 Baseband precoding DAC ADC N T 48
47 高抽象度のモデリング MAC 層のシミュレーション Stateflow SimEvents Baseband precoding DAC ADC N T 49
48 高抽象度のモデリング MAC 層のシミュレーション Stateflow SimEvents Baseband precoding DAC ADC N T 50
49 高抽象度のモデリング 損失の影響を調査する 周波数依存性 非線形性 ミスマッチとカップリング Baseband precoding DAC ADC N T 51
50 高抽象度のモデリング 損失の影響を調査する Toolbox Blockset Baseband precoding DAC ADC N T 52
51 高抽象度のモデリング ビームフォーミングのトレードオフを探る ベースバンド アナログ ハイブリッドビームフォーミング 性能限界をシミュレーション Baseband precoding DAC ADC N T 53
52 高抽象度のモデリング ビームフォーミングのトレードオフを探る Phased Array System Toolbox Baseband precoding DAC ADC N T 54
53 高抽象度のモデリング アンテナアレイの設計 / 評価 FR 伝搬モデルを考慮した解析 エレメントカプリング エッジ効果 気象ベースモデル カバレッジ Baseband precoding DAC ADC N T 55
54 高抽象度のモデリング アンテナアレイの設計 / 評価 FR 伝搬モデルを考慮した解析 Antenna Toolbox Baseband precoding DAC ADC N T 56
55 高抽象度のモデリング ADC/DAC の振る舞いを模擬 ディジタル アナログ混在 AGC のモードによる遅延 特定のチップの振る舞い Baseband precoding DAC ADC N T 57
56 高抽象度のモデリング ADC/DAC の振る舞いを模擬したい サポートパッケージ Baseband precoding DAC ADC N T 58
57 モデルの詳細化 Baseband precoding DAC DAC N T 仕様検討 設計仕様 機能設計 固定小数点設計 HDL コード テストベンチ生成 論理合成 FPGA 実装 (IP) 上位統合 59
58 モデルの詳細化 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 仕様検討設計仕様デバイス評価 選定回路設計基板設計プロトタイプ製造 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox Blockset Antenna Toolbox Phased Array System Toolbox Stateflow SimEvents FPGA 実装 (IP) 上位統合 H/W 単体評価 結合評価 60
59 モデルの詳細化 : 固定小数点化 仕様検討 設計仕様 Fixed-Point Designer 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 61
60 モデルの詳細化 : HDL コード生成 仕様検討 設計仕様 HDL Coder 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 62
61 モデルの詳細化 : HDL 検証 仕様検討 HDL Verifier 設計仕様機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 63
62 モデルの詳細化 : FPGA In the Loop Simulation 仕様検討 設計仕様 機能設計 固定小数点設計 HDL コード HDL Verifier テストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 Host Compute r Simulink FIL Block Ethernet Board FIL Interface FPGA User Design 64
63 モデルの詳細化 : プロトタイピング 仕様検討 設計仕様 Embedded Coder ハードウェアサポートパッケージ 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 65
64 モデルの詳細化 : プロトタイピング 仕様検討 設計仕様 Embedded Coder ハードウェアサポートパッケージ 機能設計固定小数点設計 HDLコードテストベンチ生成論理合成 FPGA 実装 (IP) 上位統合 66
65 アジェンダ 関連オプション製品の紹介 関連新機能の紹介 67
66 5G Toolbox リリース 波形生成 ダウンリンク処理 - 送信および受信 TDLおよびCDLチャネルモデル 物理チャネルと信号 リンクレベルのシミュレーションとスループットの測定 同期バースト セル検索手順 リファレンスデザイン すべての機能がオープンでカスタマイズ可能なMATLABコード C/C++ コード生成対応 68
67 HDL Coder 新機能 Verilog のインポート 既存の資産利用がより簡単に Simulink でシミュレーション 最適化 Custom Verilog files Import HDL Import HDL Pipelined complex multiplier (Verilog code snippet) Auto-generated Simulink model in 18b Simulink 69
68 HLD Coder 新機能サポートデータタイプの拡張 (Native Floating Point) Single Precision Double Precision Rich operator support exp Log Log10 10^u Pow hypot Radar Applications 70
69 展示ブース 71
70 まとめ 高抽象度でのシミュレーション環境 Communications Toolbox 5G Toolbox LTE Toolbox WLAN Toolbox etc. プロダクト化までの開発環境 Fixed-Point Designer HDL Coder HDL Verifier etc. バージョンアップごとにお客様のニーズを反映した製品のリリースと新機能 72
Microsoft PowerPoint - 【最終提出版】 MATLAB_EXPO2014講演資料_ルネサス菅原.pptx
MATLAB/Simulink を使用したモータ制御アプリのモデルベース開発事例 ルネサスエレクトロニクス株式会社 第二ソリューション事業本部産業第一事業部家電ソリューション部 Rev. 1.00 2014 Renesas Electronics Corporation. All rights reserved. IAAS-AA-14-0202-1 目次 1. はじめに 1.1 モデルベース開発とは?
SimscapeプラントモデルのFPGAアクセラレーション
Simscape TM プラントモデルの FPGA アクセラレーション MathWorks Japan アプリケーションエンジニアリング部 松本充史 2018 The MathWorks, Inc. 1 アジェンダ ユーザ事例 HILS とは? Simscape の電気系ライブラリ Simscape モデルを FPGA 実装する 2 つのアプローチ Simscape HDL Workflow Advisor
Presentation Title
コード生成製品の普及と最新の技術動向 MathWorks Japan パイロットエンジニアリング部 東達也 2014 The MathWorks, Inc. 1 MBD 概要 MATLABおよびSimulinkを使用したモデルベース デザイン ( モデルベース開発 ) 紹介ビデオ 2 MBD による制御開発フローとコード生成製品の活用 制御設計の最適化で性能改善 設計図ですぐに挙動確認 MILS:
画像処理回路のASIC実装へ向けたHDL Coder適用事例
画像処理回路の ASIC 実装へ向けた HDL Coder 適用事例 ~ 手書き HDL コード vs コード生成ツール ~ ルネサスシステムデザイン株式会社 部署名 第一要素技術事業部ロジックIP 開発部 氏名 神谷衛 2013/10/29 2013 Renesas System Design Co., Ltd. All rights reserved. 1 / 30 Agenda 会社紹介 画像コア開発の課題
回路シミュレータ/MATLABリンク~詳細回路設計におけるシステムレベル検証~
回路シミュレータ /MATLAB リンク ~ 詳細回路設計におけるシステムレベル検証 ~ MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア初井良治 2017 The MathWorks, Inc. 1 MathWorks と Cadence 社パートナーシップ OrCAD PSpice 回路設計アナログ デジタル混在の回路シミュレーション 回路設計者
VHDL/VerilogによるコードベースからSimulinkによるモデルベースへ
VHDL/Verilog によるコードベースから Simulink によるモデルベースへ MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア松本充史 2012 The MathWorks, Inc. 1 出展 : 日本経済新聞 2012/7/3 記事 2 アジェンダ HDL プロダクツ概要と採用実績 HDL 生成と検証のための基本機能 より高度な使い方設定による回路パフォーマンスの違い
MATLAB EXPO 2019 Japan プレゼン資料の検討
自動運転向けソフトウェア Autoware と MATLAB /Simulink の連携 ~ 事例紹介 ~ 2019 年 5 月 28 日株式会社ネクスティエレクトロニクス SW 開発部技術開発グループ太田徳幸 Copyright TOMEN Electronics Corp. 目次 2/31 1. 会社概要 2. Autoware Toolbox 紹介 1. 取り組み背景 2. Autoware
Presentation Title
モデルベースによるハードウェア開発のメリットと適用例 MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア松本充史 1 アジェンダ FPGA/ASIC 設計と関連 MATLAB プロダクト ユーザ事例 : 設備監視装置用 FPGA モータ制御用 IC 画像処理 IC リアルタイム画像処理テストベンチ環境 Simulink HDL Coder TM の最新機能紹介
CANapeを用いたラピッドコントロールプロトタイピングのバイパス手法による制御モデル開発
ape を用いたラピッドコントロールプロトタイピングのバイパス手法による制御モデル開発 近年 自動車のソフトウェア開発において 開発期間の短縮やコスト削減の面からモデルベース開発が注目されています アイシン エィ ダブリュ株式会社は ラピッドコントロールプロトタイピングのバイパス手法による制御モデル開発にベクターの測定 / キャリブレーションツール ape ( キャナピー ) を導入しました 本稿では
PowerPoint プレゼンテーション
SATA Host/Device IP Core HDD や SSD などのストレージを使用した システム開発に最適な FPGA 向けIntelliProp 社製 SATA IP Core IntelliProp 社製 SATA Host / Device IP Coreは SATA Revision 3.0 Specificationに準拠しており 1.5Gbps 3.0Gbps 6.0Gbpsに対応しています
インターリーブＡＤＣでのタイミングスキュー影響のデジタル補正技術
1 インターリーブADCでのタイミングスキュー影響のデジタル補正技術 浅見幸司 黒沢烈士 立岩武徳 宮島広行 小林春夫 ( 株 ) アドバンテスト 群馬大学 2 目次 1. 研究背景 目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ
ハード・ソフト協調検証サービス
ハード ソフトのトータルサービス 富士通エレクトロニクス株式会社株式会社富士通ソフトウェアテクノロジーズ 目次 モデル概要 モデル 特徴 このサービス利用のメリット サービスメニュー 1 企画から開発 量産までトータルでサポート 富士通エレクトロニクスと富士通ソフトウェアテクノロジーズはお客様の製品開発を 企画段階から開発 量産までサポートします 製品開発をサポートする検証 認定作業のご提供 製品要求仕様の作成をコンサルティング
f2-system-requirement-system-composer-mw
Simulink Requirements と新製品 System Composer によるシステムズエンジニアリング MathWorks Japan アプリケーションエンジニアリング部大越亮二 2015 The MathWorks, Inc. 1 エンジニアリングの活動 要求レベル システムレベル 要求分析 システム記述 表現 高 システム分析 システム結合 抽象度 サブシステム コンポーネントレベル
USRPセットアップ
MATLAB and Simulink Support Package for USRP Radio セットアップ資料 MathWorks Japan 田中明美 akemi.tanaka@mathworks.co.jp 2012 The MathWorks, Inc. 1 アジェンダ セットアップの前に サポートされているハードウェア 動作チェック環境 制限事項 提供されるドライバ セットアップ MATLAB
GTR Board
TB-FMCH-12GSDI ご購入に際してのご注意 1 変更履歴版数 日付 内容 担当者 Rev.1.00 2015/06/25 初版 天野 Rev.1.01 2015/07/22 2 章 Pre-production 品に関する記載を削除 天野 2016/09/16 3 章評価環境を更新 4 章ボードの機能評価状況を更新 6 章リファレンスデザインのダウンロード先を追加 森田 2 目次 1. 概要と関連書類...
ISE 10.1 Editor Presentation
デザイン ツールの最新版 ISE Design Suite 10.1 * この資料に記載されている会社名 製品名は 各社の登録商標または商標です 本日のニュース 1 常に業界をリードしてきた ISE デザイン ツール 2 デザイン ツールを取り巻く要因と業界の重要課題 3 ISE Design Suite 10.1 の紹介 4 まとめ ISE Design Suite 10.1 2 ザイリンクスのデザイン
Expo 2014
物理層 &MAC 層のマルチレイヤシミュレーションとコード生成 MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア田中明美 2014 The MathWorks, Inc. 1 Go-Back-N ( クロスレイヤモデル ) BER/PER 特性の確認 Bit レベルで雑音を加えているため PER だけでなく BER も評価可能 2 Go-Back-N
AMS Expoコンテンツ
MATLAB /Simulink を活用した電源システム設計フロー紹介 MathWorks Japan アプリケーションエンジニアリング部初井良治 2013 The MathWorks, Inc. 1 内容 MATLAB /Simulink アナログ ミックスドシグナルシステム設計フロー 適用事例 ( アナログ ミックスドシグナル ) システム設計フロー MATLAB /Simulink の利点 MATLAB
MATLAB/Simulinkを利用したモデルベース開発のトレンドと将来展望
MATLAB/Simulink を利用したモデルベース開発のトレンドと将来展望 2009 年 5 月 21 日 ( 木 ) 2009 CYBERNET SYSTEMS CO.,LTD. All Rights Reserved. アジェンダ はじめに The MathWorks MATLABプロダクトファミリ 自動車業界での利用 モデルベース開発 モデルベース開発とは 導入効果 開発プロセスのトレンド
個人依存開発から組織的開発への移行事例 ~ 要求モデル定義と開発プロセスの形式化 による高生産性 / 高信頼性化 ~ 三菱電機メカトロニクスソフトウエア ( 株 ) 和歌山支所岩橋正実 1
個人依存開発から組織的開発への移行事例 ~ 要求モデル定義と開発プロセスの形式化 による高生産性 / 高信頼性化 ~ 三菱電機メカトロニクスソフトウエア ( 株 ) 和歌山支所岩橋正実 iwahashi@est.hi-ho.ne.jp Iwahashi.Masami@wak.msw.co.jp 1 改善効果 品質 : フロントローディングが進み流出不具合 0 継続生産性 : 平均 130% 改善 工数割合分析
Presentation Title プレゼンテーションのタイトル
MATLAB/Simulink を用いた次世代イメージングシステムの FPGA 実装 2016 年 10 月 19 日オリンパス株式会社技術開発部門モバイルシステム開発本部画像技術部吉崎和徳, 山田博 Agenda 1. オリンパス概要 ( 吉崎 ) 2. 次世代イメージングシステム研究開発 ( 吉崎 ) 3. MATLAB/Simulink を用いた FPGA 実装 ( 山田 ) 4. まとめ (
Microsoft PowerPoint - D2_NEC福井様_発表資料 pptx
MATLAB EXPO 2014 アルゴリズムと RTL を統合した 検証プラットフォームの 開発と適用 2014 年 10 月 29 日 NECプラットフォームズ ( 株 ) 福井祥布 MathWorks Japan 柴田克久 - アジェンダ - 1. はじめに NEC プラットフォームズ ( 株 ) の紹介 by 福井 モデルベースデザインによる FPGA/ASIC 開発 by 柴田 2. ソフトウエア無線の設計技術動向
機能検証トレーニング コース一覧
機能検証トレーニング コース一覧 日本シノプシス合同会社 2016.03 トレーニング コース一覧 VCS/DVE 基本コース VCS-NLP/VC LP 基本コース VC Verification IP AXI 基本コース (UVM 版 ) VC Verification IP USB 基本コース (UVM 版 ) Verdi 3 基本コース SpyGlass Lint コース SpyGlass
「電子政府推奨暗号の実装」評価報告書
2011 情財第 399 号 情報セキュリティ対策基盤整備事業 電子政府推奨暗号の実装 評価報告書 平成 24 年 12 月 [ 改訂履歴 ] 日付改訂内容 2012 年 12 月 11 日評価報告書初版発行 2012 年 12 月 21 日 2. 評価結果 内のデータを修正 ( 表 1-1 表 1-2 表 2-1 表 2-2 表 3-1 表 3-2 表 4-1 表 4-2 表 5-1 表 5-2
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサ
モータ HILS の概要 1 はじめに モータ HILS の需要 自動車の電子化及び 電気自動車やハイブリッド車の実用化に伴い モータの使用数が増大しています 従来行われていた駆動用モータ単体のシミュレーション レシプロエンジンとモータの駆動力分配制御シミュレーションの利用に加え パワーウインドやサンルーフなどのボディー系 電動パワーステアリングやそのアシスト機能など 高度な制御 大電流の制御などが要求されています
Oracle Un お問合せ : Oracle Data Integrator 11g: データ統合設定と管理 期間 ( 標準日数 ):5 コースの概要 Oracle Data Integratorは すべてのデータ統合要件 ( 大量の高パフォーマンス バッチ ローブンの統合プロセスおよ
Oracle Un お問合せ : 0120- Oracle Data Integrator 11g: データ統合設定と管理 期間 ( 標準日数 ):5 コースの概要 Oracle Data Integratorは すべてのデータ統合要件 ( 大量の高パフォーマンス バッチ ローブンの統合プロセスおよびSOA 対応データ サービスへ ) を網羅する総合的なデータ統合プラットフォームです Oracle
Microsoft Word - 02__⁄T_ŒÚ”�.doc
目 次 はじめに 目次 1. 目的 1 2. 適用範囲 1 3. 参照文書 1 4. 定義 2 5. 略語 6 6. 構成 7 7. 共通事項 8 7.1 適用範囲 8 7.2 送信ネットワーク 8 7.2.1 送信ネットワークの分類 8 7.2.2 送信ネットワークの定義 10 7.3 取り扱う主な信号の形式 12 7.3.1 放送 TS 信号形式 12 7.3.2 OFDM 信号形式 14 7.4
<4D F736F F F696E74202D C190DD B A CB48D65208E DC58F49205B8CDD8AB B83685D>
今さら聞けない高位合成 ~ 一から学ぶ高位合成 ~ シャープ株式会社電子デバイス事業本部副参事山田晃久 1 ハードウェア設計と抽象度 要求仕様 動作仕様設計制約 ( コスト 性能 消費電力 ) システムの実現方式を決定システム設計 ( 動作レベル設計 ) ( アーキテクチャ アルゴリズム ) システム分割 (HW/SW) 機能ブロック RTL 記述 機能設計 (RTL 設計 ) 論理合成 ハードウェアの処理を設計
Presentation Title
Simulink R / Stateflow R 入門 MathWorks Japan アプリケーションエンジニアリング部 小林昇洋 2016 The MathWorks, Inc. 1 本セッションで対象としている方々 Q : Simulink / Stateflow は使ったことがない どんなツールなのか? A : お使いいただいているシーン 理由などご紹介します 2 Simulink とは?
PowerPoint プレゼンテーション
MATLAB 2008 5 22 Quick history - Cleve Moler s original MATLAB program Quick history The MathWorks in 1984 Cleve Moler Jack Little MATLAB/Simulink MATLAB 80 / MATLAB Toolbox 100 Simulink Blockset Stateflow
Presentation Title
SDR を用いたチャネルサウンダ用トランシーバの開発 株式会社光電製作所 開発グループ開発部部長 荒田慎太郎様 MathWorks 田中明美 2016 The MathWorks, Inc. 1 アジェンダ MathWorks が提案する SDR ソリューションのご紹介 MathWorks/ 田中明美 事例発表 株式会社光電製作所 / 荒田慎太郎様 セッションのまとめ MathWorks/ 田中明美
MATLAB/SimulinkによるAMS活用事例 ～Mixed-Signal Library 2.0のご紹介～
MATLAB/Simulink による AMS 活用事例 ~Mixed-Signal Library 2.0 のご紹介 ~ MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア竹本佳充 2012 The MathWorks, Inc. 1 Agenda 1. AMS 設計活用事例 I. ミックスドシグナルトップダウン設計 II. MATLAB/Simulinkの導入メリット
Microsoft PowerPoint - 01_Vengineer.ppt
Software Driven Verification テストプログラムは C 言語で! SystemVerilog DPI-C を使えば こんなに便利に! 2011 年 9 月 30 日 コントローラ開発本部コントローラプラットフォーム第五開発部 宮下晴信 この資料で使用するシステム名 製品名等は一般にメーカーや 団体の登録商標などになっているものもあります なお この資料の中では トレードマーク
Microsoft PowerPoint - EMPro_ADS_co_design_draft.ppt [互換モード]
![Microsoft PowerPoint - EMPro_ADS_co_design_draft.ppt [互換モード]](/thumbs/84/90916619.jpg "Microsoft PowerPoint - EMPro_ADS_co_design_draft.ppt [互換モード]")
3 次元電磁界シミュレータ (EMPro) と 回路シミュレータ (ADS) との効率的な協調解析事例のご紹介 Page 1 EMPro 2010 3 次元電磁界解析専用プラットフォーム 3 次元形状入力に特化した操作性 Windows & Linux 対応 多くの 3D CAD フォーマットの Import をサポート Fastest, t Highest Capacity 3 次元フルウェーブ電磁界シミュレーション
Using VectorCAST/C++ with Test Driven Development
ホワイトペーパー V2.0 2018-01 目次 1 はじめに...3 2 従来型のソフトウェア開発...3 3 テスト主導型開発...4 4...5 5 TDD を可能にするテストオートメーションツールの主要機能...5 5.1 テストケースとソースコード間のトレーサビリティー...5 5.2 テストケースと要件間のトレーサビリティー...6 6 テスト主導型開発の例...7 2 1 はじめに 本書では
SimulinkによるReal-Time Test環境の構築
Simulink モデルを使ったリアルタイムテスト環境の構築 MathWorks Japan アプリケーションエンジニアリング部シニアアプリケーションエンジニア高島博 2012 The MathWorks, Inc. 1 はじめに Simulink はバーチャルなテスト環境 2 はじめに Simulink はバーチャルなテスト環境 3 はじめに Simulink はバーチャルなテスト環境 シミュレーション開始ボタンをクリック
IBIS
IBISBuilder IBISIndicator R1.2 リリースノート Dec. 2009 IBISBuilder IBISIndicator 1 IBISBuilder IBISIndicator は サイバネットシステム株式会社の登録商標です その他 本書に記載の会社名 商品名は当該各社に帰属する商標または登録商標です 発行者 : サイバネットシステム株式会社 東京本社 : 101-0022
Microsoft PowerPoint - ARTD 2.3new_datasheet.ppt
製品 Ver2.3 の主な特徴 C 言語からのハードウェア開発 SystemCサポート ( サブセット ) 自動アーキテクチャ合成 最新技術のデータフロー解析 資源の配置と割り当て スケジューリングの自動化とコントローラの生成 詳細なパフォーマンス解析機能 パイプライン化されたVLIWアーキテクチャのコントローラ ASICとFPGAへのインプリメンテーション パス C/HDL テストベンチ生成 サイクル
CW6_A1441_15_D06.indd
技術紹介 EPS 用 ECU 試作開発における MBD の適用 小林将之 1 はじめに 従来の組込み制御システム開発の多くは, ドキュメントベースの設計とハンドコーディングにより行われてきた. しかしながら, 自動車分野を中心に電子制御システムの高性能 多機能化が進む一方, 高品質 低コストかつ開発期間の短縮化が要求されている.KYBの代表的な電子制御システムの一つである電動パワーステアリング (
周波数特性解析
周波数特性解析 株式会社スマートエナジー研究所 Version 1.0.0, 2018-08-03 目次 1. アナログ / デジタルの周波数特性解析................................... 1 2. 一巡周波数特性 ( 電圧フィードバック )................................... 4 2.1. 部分周波数特性解析..........................................
Microsoft PowerPoint - 配布用資料.ppt
ソフトウェア設計プロセスの改革 オブジェクト指向導入による 生産性の向上 SEIKO EPSON CORPORATION BS 事業部 2006 6 28 開発対象製品の紹介 セイコーエプソン株式会社 BS 事業部 BS 事業推進部 TM( ターミナルモジュール ) のファームウェア開発 ( レシートプリンタ ラベルプリンタの開発 ) 業務用小型プリンタのファームウェア開発 レシート ラベル チェック
プロダクトオーナー研修についてのご紹介
情報種別 : 重要会社名 : 株式会社 NTT データ情報所有者 : 株式会社 NTT データ プロダクトオーナー研修についてのご紹介 株式会社 NTT データ 1 プロダクトオーナー研修概要実践シリーズ!! アジャイル開発上級 ~Scrum で学ぶ新規ビジネス サービス企画立案スキル ~ 研修概要 本研修は ビジネス環境の変化が早い時代においてお客様のニーズにより早く IT サービス システムを提供できる人材を育成するために
富士通セミコンダクタープレスリリース 2009/05/19
[ デバイス ] 2009 年 5 月 19 日富士通マイクロエレクトロニクス株式会社 世界初!125 動作の SiP 向け低消費電力メモリを新発売 ~ メモリの耐熱性向上により 消費電力の大きな高性能デジタル家電に最適 ~ 富士通マイクロエレクトロニクス株式会社 ( 注 1) は DDR SDRAM インターフェースを持つメモリでは世界で初めて動作温度範囲を 125 まで拡張したコンシューマ FCRAM(
ModelSim-Altera - RTL シミュレーションの方法
ALTIMA Corp. ModelSim-Altera RTL シミュレーションの方法 ver.15.1 2016 年 5 月 Rev.1 ELSENA,Inc. 目次 1. 2. 3. はじめに...3 RTL シミュレーションの手順...4 RTL シミュレーションの実施...5 3-1. 3-2. 新規プロジェクトの作成... 5 ファイルの作成と登録... 7 3-2-1. 新規ファイルの作成...
福岡カーエレ研究会
モデルベース開発の業界動向 2011.10.14 MathWorks Japan インダストリーマーケティング部柴田克久 2011 The MathWorks, Inc. 1 Agenda はじめに 今日のモデルベース開発とその背景 ユーザー事例にみるモデルベース開発のトレンド 事例紹介 : 東風車両 /Medrad/Faraday モデルベース開発のトレンド ユーザーニーズの変化への対応 MBD
Introduction to System Identification
y(t) モデルベースデザイン 制御系設計のためのシステム同定入門 s 2 Teja Muppirala t s 2 3s 4 2012 The MathWorks, Inc. 1 モデルベースデザイン 正確なモデルがあることが大前提 実行可能な仕様書 シミュレーションによる設計 モデル 連続したテスト 検証 コード生成による実装 2 動的システムのモデリング モデリング手法 第一原理モデリング データドリブンモデリング
__________________
第 1 回シミュレータとモデル第 2 回伝送線路シミュレータ 1. 伝送線路シミュレータ電子機器の動作速度の高速化に伴い 伝送線路シミュレータが多く使われるようになって来ました しかし 伝送線路シミュレータも実に簡単に 間違えた結果 を出力します しかも 電子機器は進歩が急で 信号スピードはどんどん速くなり 伝送線路シミュレータも毎年のように機能アップしたり 精度向上をした 新製品 新バージョンが出てきます
Slide 1
はじめての MicroBoard キット入門 Spartan-6 LX9 MicroBpard キット概要 V1.2 アヴネットジャパン株式会社 内容一覧 MicroBoardキット概要キットに含まれるもの MicroBoardボード概要ボードブロック図 MicroBoard 外観 サイズイメージ MicroBoardインタフェース FPGAの起動方法 ( コンフィギュレーション方法 ) FPGA
プロジェクトを成功させる見積りモデルの構築と維持・改善 ～CoBRA法による見積りモデル構築とその活用方法について～
工数見積り手法 CoBRA ~ 勘 を見える化する見積り手法 ~ CoBRA 研究会 2011 年 5 月 情報技術研究センターシステム技術グループ Copyright 2011 MRI, All Rights Reserved ご紹介する内容 1.CoBRA 法の概要 2.CoBRAツール 3.CoBRAモデルでの見積り 4.CoBRAモデルの応用 5.CoBRAモデルの構築 6. まとめ 2 Copyright
Microsoft Word - 03_PCIe特集_PCIe実現方法.doc
でもやっぱり難しそう そう感じる貴方の為の 簡単 PCI Express 実現方法 2006 年 12 月第 3 回 目次 でもやっぱり難しそう そう感じる貴方の為の簡単 PCI Express 実現方法... 2 1 PCI Express に時間もコストも掛けたくない! そんな方へ PCI Express Bridge がお勧め!... 2 2 PCI Express Bridge とは?...
PowerPoint プレゼンテーション
LDACS1 のビット誤り率特性の改善 監視通信領域 北折潤 塩見格一 2016/6/10 目次 はじめに LDACS1 概要 フェージング環境下のLDACS1 BER 特性 改善策 実験 考察 まとめ 1 はじめに Air Navigation Conference/11 十分な通信性能 ATMの効率化を考慮した通信の高度化が必要と勧告 Action Plan 17 洋上 陸域 空港面それぞれの領域に適切な通信システムを選定
新技術説明会 様式例
1 ロボットへの FPGA 導入を 容易化する コンポーネント技術 宇都宮大学大学院工学研究科情報システム科学専攻助教大川猛 2 従来技術とその問題点 FPGA(Field Programmable Gate Array) は 任意のディジタル論理回路をプログラム可能な LSI ソフトウェアでは時間がかかる画像認識処理等を ハードウェア化して 高速化 低消費電力化可能 問題点 FPGA 上の回路設計が難しい
g2-soc-fpga-implementation-mw
HW/SW のパフォーマンス解析 最適化および協調設計 MathWorks Japan アプリケーションエンジニアリング部松本充史 2015 The MathWorks, Inc. 1 よくある質問 @ コード生成ツール 最適化された C/HDL コードが生成されますか? 各種アルゴリズム沢山詰め込みたい マルチコア CPU でマルチタスクのシミュレーションできますか? モータ制御における複数のタスク
エンジニアリング・サービスから見たMBD導入の成功・失敗
2014 年 12 月 18 日 ( 金 ) 16:40-16:55 JMAAB 中部コンファレンス エンジニアリング サービスから見た MBD 導入の成功 失敗 COPYRIGHT (C) GAIO TECHNOLOGY ALL RIGHTS RESERVED 1 ガイオ テクノロジーとは 組み込み業界向け検証ツールメーカー コンパイラ 検証 テスト 解析ツール プロトタイピングツール エンジニアリングサービス
PowerPoint プレゼンテーション
GSN を応用したナレッジマネジメントシステムの提案 2017 年 10 月 27 日 D-Case 研究会 国立研究開発法人宇宙航空研究開発機構 研究開発部門第三研究ユニット 梅田浩貴 2017/3/27 C Copyright 2017 JAXA All rights reserved 1 目次 1 課題説明 SECI モデル 2 GSN を応用したナレッジマネジメントシステム概要 3 ツリー型チェックリスト分析
Presentation Title
Simulink 環境で実施する ADAS( 先進運転支援システム ) 実験 MathWorks Japan アプリケーションエンジニアリング部制御 村上直也 2015 The MathWorks, Inc. 1 Agenda はじめに 弊社 ADAS 環境関連紹介 弊社 ADAS 関連製品を使用した DEMO ADAS 関連開発適用事例 まとめ 2 はじめに ADAS システムは今後もますます普及が進むと考えられる
遅延デジタルフィルタの分散型積和演算回路を用いたFPGA実装の検討
第 回電気学会東京支部栃木 群馬支所合同研究発表会 ETT--7 遅延デジタルフィルタの分散型積和演算回路を用いた FPGA 実装の検討 易茹 * 立岩武徳 ( 群馬大学 ) 浅見幸司 ( 株式会社アドバンテスト ) 小林春夫 ( 群馬大学 ) 発表内容 研究の背景 目的 分散型積和演算回路 実装の検討 まとめ 今後の課題 発表内容 研究の背景 目的 分散型積和演算回路 実装の検討 まとめ 今後の課題
Microsoft Word - 㕒酵镆çfl¨ã•‚å¤‘åŁ£ã‡¤ã…³ã‡¿ã…¼ã…³ã‡·ã……ã…Šã†fl桋僖
株式会社ソシオネクスト夏季インターンシップ募集要項 1. 会社紹介株式会社ソシオネクストは S o C (System-on-Chip) の設計 開発および販売を事業とする 2015 年 3 月設立の若い会社です 現在 約 2,850 人の仲間たちが世界 9 拠点で活躍しております 映像 通信 コンピューティング分野における世界トップレベルの技術を核に今日の様々なアプリケーションの進化を支え 人々の豊かな体験の実現に貢献します
Quartus II クイック・スタート・ガイド
ver.2.0 2010 年 1 月 1. はじめに 弊社では Quartus II をはじめて使用する方を対象に Quartus II はじめてガイド と題した簡易操作マニュアルを提供しています この資料では Quartus II の基本的な作業フローをご案内すると共に 各オペレーションではどの資料を参考にするのが適当かをご紹介しています 2. Quartus II の基本操作フロー 以下の図は
スライド 1
平成 22 年 3 月電子回路研究会 ECT-10-046 開ループアンプを用いた パイプライン ADC の Split ADC 構成による バックグラウンド自己校正法 八木拓哉上森聡丹陽平伊藤聡志 ( 群馬大学 ) 松浦達治臼井邦彦 ( ルネサステクノロジ ) 小林春夫 ( 群馬大学 ) アウトライン 2 研究背景と目的 パイプライン AD 変換器のバックグラウンド自己校正法の提案 3 次の非線形性の補正方法
MATLAB EXPO 2015 Japan 次世代モデルベース検証ソリューションで テスト・デバッグ改善
次世代モデルベース検証ソリューションで テスト デバッグ改善 MathWorks Japan アプリケーションエンジニアリング部 ( 制御 ) リャンティファニー 2015 The MathWorks, Inc. 1 アジェンダ はじめに 検証作業におけるチャレンジ & 新しいソリューション まとめ 2 モデルベースデザイン / 開発 (MBD) が量産制御ソフト開発に求められる背景 課題解決策効果
Smarter Vision のための最もスマートな選択
Zynq All Programmable SOC : Smarter Vision Audi Kinect Xbox 360 Smarter Vision Smarter Vision Smarter Vision 10 ( ) Smarter Vision Smarter Vision Intuitive Surgical Smarter Vision Xilinx All Programmable
2015 TRON Symposium セッション 組込み機器のための機能安全対応 TRON Safe Kernel TRON Safe Kernel の紹介 2015/12/10 株式会社日立超 LSIシステムズ製品ソリューション設計部トロンフォーラム TRON Safe Kernel WG 幹事
2015 TRON Symposium セッション 組込み機器のための機能安全対応 TRON Safe Kernel TRON Safe Kernel の紹介 2015/12/10 株式会社日立超 LSIシステムズ製品ソリューション設計部トロンフォーラム TRON Safe Kernel WG 幹事 豊山 祐一 Hitachi ULSI Systems Co., Ltd. 2015. All rights
Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]
![Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]](/thumbs/88/116763841.jpg "Microsoft PowerPoint - 集積回路工学_ ppt[読み取り専用]")
2007.11.12 集積回路工学 Matsuzawa Lab 1 集積回路工学 東京工業大学 大学院理工学研究科 電子物理工学専攻 2007.11.12 集積回路工学 Matsuzawa Lab 2 1. 1. ハードウェア記述言語 (VHDL で回路を設計 ) HDL 設計の手順や基本用語を学ぶ RTL とは? Register Transfer Level レジスタ間の転送関係を表現したレベル慣例的に以下のことを行う
Verilog HDL による回路設計記述
Verilog HDL 3 2019 4 1 / 24 ( ) (RTL) (HDL) RTL HDL アルゴリズム 動作合成 論理合成 論理回路 配置 配線 ハードウェア記述言語 シミュレーション レイアウト 2 / 24 HDL VHDL: IEEE Std 1076-1987 Ada IEEE Std 1164-1991 Verilog HDL: 1984 IEEE Std 1364-1995
Report Template
日本語マニュアル 第 11 章 フロアプランニングと リソース配置指定 ( 本 日本語マニュアルは 日本語による理解のため一助として提供しています その作成にあたっては各トピックについて それぞれ可能な限り正確を期しておりますが 必ずしも網羅的ではなく 或いは最新でない可能性があります また 意図せずオリジナル英語版オンラインヘルプやリリースノートなどと不一致がある場合もあり得ます 疑義が生じた場合は
AMS Expoコンテンツ
高速伝送路での信号特性の解析 ~ 新しい MATLAB /Simulink の使い方 ~ MathWorks Japan アプリケーションエンジニアリング部初井良治 2014 The MathWorks, Inc. 1 Demo MATLAB/Simulink 高速伝送特性シミュレーション DFE CDR ビット生成プリエンファシス伝送路特性データ 8B10Bエンコーダ アナログイコライザ 8B10B
アルゴリズム開発からHDL実装へのパス
2009-2012 The MathWorks, Inc. HDL Coder HDL Verifier R2006b-R2013a 新機能紹介 R2012a 以降の HDL プロダクト名称変更 Simulink HDL Coder MATLAB からの HDL 生成機能 HDL Coder MATLAB Coder が必須 EDA Simulator Link System Object FIL
統合的高信頼化設計のためのモデル化と検出 訂正 回復技術 研究代表者安浦寛人九州大学大学院システム情報科学研究院 DVLSI 領域会議 (2011/7/2) DVLSI 安浦チーム 1 研究の目標 さまざまな種類のエラー ( 製造故障 ソフトエラー タイミングエラー 設計誤り 不完全な仕様に基づく誤
統合的高信頼化設計のためのモデル化と検出 訂正 回復技術 研究代表者安浦寛人九州大学大学院システム情報科学研究院 研究の目標 さまざまな種類のエラー ( 製造故障 ソフトエラー タイミングエラー 設計誤り 不完全な仕様に基づく誤り 悪意のある攻撃など ) に対して 統一的な視点からディジタルLSIシステムのディペンダビリティを確保するための設計技術の確立を目指す ディペンダビリティの解析と対策回路の合成を行うEA
無線LAN/Wi-Fiの通信技術とモジュール活用
見本 第 1 章 データを送受信するための決まりごと無線 LAN 装置がインターネットとつながるまで 無線 LANには, インターネットに接続しやすいという特徴があります. 無線規格 ZigBee や Bluetooth との違いや, 無線 LAN 装置がインターネットにつながるまでのしくみを紹介します. 1-1 無線 LAN とは 19 第 2 章 最低限必要な四つの設定内容無線 LAN 装置がアクセス
13 ソフトウェア工学 Software Engineering ソフトウェアプロセス SOFTWARE PROCESS ソフトウェアプロセスとは ソフトウェアプロセス : ソフトウェアプロダクト ( 製品 ) を作り出すための, 互いに関連する活動 (activity) の集合 ソフトウェアプロセ
13 ソフトウェア工学 Software Engineering ソフトウェアプロセス SOFTWARE PROCESS ソフトウェアプロセスとは ソフトウェアプロセス : ソフトウェアプロダクト ( 製品 ) を作り出すための, 互いに関連する活動 (activity) の集合 ソフトウェアプロセス 最終プロダクト 活動 1 中間プロダクト 1 中間プロダクト 2 活動 2 活動 3 1 ソフトウェアプロセスの設計と記述
NSW キャリア採用募集職種一覧 2018/8/16 現在 求人番号 職種対象業務必要とするスキル 経験 資格等勤務地 1 営業スペシャリスト金融 ( 損保 生保 クレジット ) 業でのソリューション営業 IT 業界での営業経験 金融業界 IT 業界での人脈がある方尚可 渋谷 2 プロジェクトマネー
NSW キャリア採用募集職種一覧 2018/8/16 現在 1 営業スペシャリスト金融 ( 損保 生保 クレジット ) 業でのソリューション営業 IT 業界での営業経験 金融業界 IT 業界での人脈がある方尚可 2 プロジェクトマネージャシステム開発またはインフラ構築のプロジェクトマネージャ プロジェクトマネージャ経験 PMP の資格保有者 高度情報処理試験資格保有者尚可 3 プロジェクトマネージャ生保または損保システム開発のプロジェクトマネージャ
Virtex-6 Clocking
Spartan-6 クロックリソース Proprietary to PALTEK CORPORATION 1 AGENDA はじめに クロックネットワーク クロックマネージメントタイル (CMT) 使用例 2 AGENDA はじめに クロックネットワーク クロックマネージメントタイル (CMT) 使用例 3 高速なクロッキング 新型アプリケーションには複雑なクロック要件が必要 : 高速クロック信号
PowerPoint プレゼンテーション
5 月 Java 基礎 1 タイトル Java 基礎 2 日間 概要 目的 サーバサイドのプログラミング言語で最もシェアの高い Java SE の基本を習得します 当研修ではひとつの技術ごとに実用的なアプリケーションを作成するため 効果的な学習ができます Java SE の多くの API の中で 仕事でよく利用するものを中心に効率よく学びます 実際の業務で最も利用される開発環境である Eclipse
Microsoft PowerPoint - Session4古賀様.ppt
Windows Embedded CE の テスト環境と活用 マイクロソフト Windows Embedded Partner ( 株 ) サムシングプレシャス代表取締役社長古賀信哉 普段の開発の立ち位置 はじめに ミドルウェア層の開発が主 (DLNA 関連など ) 必要に応じてデバイスドライバ ( カーネルモジュール ) 概要 特定ターゲット向けの BSP も 開発環境及び開発環境を用いた動作確認
Microsoft Visual Studio 2010 Professional Data Sheet
Microsoft Visual Studio 2010 Professional はビジネスの要件やユーザ ーのニーズに最適なアプリケーションを選択し それを構築するために必須の機能を提供します RIA ベースのリッチな Web アプリケーション SharePoint ベースの高度な Web ポータル Windows Azure ベースのクラウドアプリケーションなど 最新テクノロジに対応したアプリケーションを既存の知識や経験を活かして開発することができます
Microsoft Word _C2H_Compiler_FAQ_J_ FINAL.doc
Nios II C2H コンパイラに関する Q&A 全般 Q:Nios II C-to-Hardware アクセラレーション コンパイラコンパイラとはとは何ですか A:Altera Nios II C-to- Hardware アクセラレーション コンパイラ ( 以下 Nios II C2H コンパイラ ) とは Nios II ユーザ向けの生産性を高めるツールです 性能のボトルネックとなるC 言語プログラムのサブルーチンを自動的にハードウェア
Oracle SQL Developerの移行機能を使用したOracle Databaseへの移行
< ここに画像を挿入 > Oracle SQL Developer の移行機能を使用した Oracle Database への移行 以下の事項は 弊社の一般的な製品の方向性に関する概要を説明するものです また 情報提供を唯一の目的とするものであり いかなる契約にも組み込むことはできません 以下の事項は マテリアルやコード 機能を提供することをコミットメント ( 確約 ) するものではないため 購買決定を行う際の判断材料になさらないで下さい
<4D F736F F F696E74202D D4C82F08A B582BD A A F2E707074>
SysML を活用したシステムエンジニアリング オージス総研組み込みソリューション部 1 アジェンダ 概要編なぜシステムエンジニアリングかシステムエンジニアリングとはシステムエンジニアリングとモデリング言語 SysML の特徴実践編機能要求を検討する要求を仕様化する振る舞いを検討する構造を検討する論理ブロックを物理ブロックに割り当てる性能を検討するまとめ 2 概要編 : なぜシステムエンジニアリングか
Layout 1
Industrial communication センサーのデータにアクセスする ifm の IO-Link Digital connection technology for sensors とは? 今日のセンサーはシンプルな ON/OFF のセンサーから 大量のデータを処理するマイクロプロセッサーを搭載した高性能なデバイスまで進化してきました センサー内のデータにアクセスする IO-Link は以下の特徴があるインターフェースです
SQiP シンポジウム 2016 アジャイルプロジェクトにおけるペアワーク適用の改善事例 日本電気株式会社小角能史 2016 年 9 月 16 日 アジェンダ 自己紹介ペアワークとはプロジェクトへのペアワークの適用方法 スクラム適用ルール作成 最適化の流れ KPTを用いたふりかえり 適用ルールの改善事例 適用プロジェクトの概要ペアワーク適用ルール ( 初期 ) 改善例 1 - ペアのローテーション改善例
CDM Studio
プロダクトインフォメーション 目次 概要... 3 1.1 はじめに... 3 1.2 機能概要... 4 1.3 応用分野... 5 1.4 システム要件... 5 機能... 5 サポートするファイル形式... 6 チームによるキャリブレーションデータの管理... 6 のバージョン 14.0 以降を対象としています V2.0 5/2016 2 概要 1.1 はじめに機能のアルゴリズムは ECU
完成版_セミナー発表資料110928
PROFINET オープンセミナー ASIC を使用した開発 開発セミナー 目次 2 PROFINET の実装 ASIC という選択 PROFINET 機器開発における課題 ASIC による課題の解決 ASIC の特徴ターゲットアプリケーション適用例ラインアップ ASIC 製品紹介 1 PROFINET の実装 3 PROFINET の実装手法 Ethernet ポート付きマイコン FPGA PROFINET
MATLAB® における並列・分散コンピューティング ~ Parallel Computing Toolbox™ & MATLAB Distributed Computing Server™ ~
MATLAB における並列 分散コンピューティング ~ Parallel Computing Toolbox & MATLAB Distributed Computing Server ~ MathWorks Japan Application Engineering Group Takashi Yoshida 2016 The MathWorks, Inc. 1 System Configuration
PowerPoint Presentation
Embedded CFD 1D-3D 連成によるエンジンコンパートメント熱収支解析手法の提案 June 9, 2017 . アジェンダ Embedded CFD 概要 エンコパ内風流れデモモデル 他用途への適用可能性, まとめ V サイクルにおける,1D-3D シミュレーションの使い分け ( 現状 ) 1D 機能的表現 企画 & 初期設計 詳細 3D 形状情報の無い段階 1D 1D 空気流れ計算精度に限度
インテル(R) Visual Fortran コンパイラ 10.0
インテル (R) Visual Fortran コンパイラー 10.0 日本語版スペシャル エディション 入門ガイド 目次 概要インテル (R) Visual Fortran コンパイラーの設定はじめに検証用ソースファイル適切なインストールの確認コンパイラーの起動 ( コマンドライン ) コンパイル ( 最適化オプションなし ) 実行 / プログラムの検証コンパイル ( 最適化オプションあり ) 実行
PowerPoint Presentation
Gen3 対応! PCI-Express 採用 SoC の検証も ZeBu におまかせください! Big emulators come in small packages ZeBu とは? 汎用 FPGA をベースにすることで優れた投資対効果と革新性を実現した論理エミュレータです Xilinx Virtex Roadmap V8000 LX200 LX330 130nm ZeBu-ZV ZeBu-XL
PowerPoint プレゼンテーション
20150528 信号処理システム特論 本日の内容 適応フィルタ ( 時間領域 ) 適応アルゴリズム (LMS,NLMS,RLS) 適応フィルタの応用例 適応処理 非適応処理 : 状況によらずいつでも同じ処理 適応処理 : 状況に応じた適切な処理 高度な適応処理の例 雑音抑圧, 音響エコーキャンセラ, 騒音制御など 時間領域の適応フィルタ 誤差信号 与えられた手順に従ってフィルタ係数を更新し 自動的に所望の信号を得るフィルタ
短納期開発現場への XDDP 導入手法
短納期開発現場への XDDP 導入手法 日本科学技術連盟ソフトウェア品質管理研究会 2012 年度第 6 分科会 B グループ 富士ゼロックスアドバンストテクノロジー株式会社南迫祐樹 メンバー紹介 2/18 日本科学技術連盟ソフトウェア品質管理研究会 2012 年度第 6 分科会 B グループ < 主査 > 清水吉男 < 副主査 > 飯泉紀子 足立久美 株式会社システムクリエイツ
Slide 1
CMOS イメージセンサ向けプローブカードに求められる 信号の高速化と低電源ノイズ要求に対する最近の取り組みについて Minoru Mikami, Electrical Design Engineer Formfactor Inc. SPG Group Agenda 1. Overview 2. CIS(CMOS Image Sensor) Probe Card History 3. MIPI D-PHY
計算機アーキテクチャ
計算機アーキテクチャ 第 11 回命令実行の流れ 2014 年 6 月 20 日 電気情報工学科 田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史と コンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ
RS-422/485 ボード取扱説明書 RS-422/485 ボード取扱説明書 Revision 0.3 コアスタッフ株式会社技術部エンジニアリング課 Copyright 2009 Core Staff Co.,Ltd. All Rights Reserved - 1 of 17
Revision.3 コアスタッフ株式会社技術部エンジニアリング課 Copyright 29 Core Staff Co.,Ltd. All Rights Reserved - of 7 目次 はじめに 3. 概要 4 2. 主要緒言 5 3. 各種インターフェース機能説明 8 4. 外形寸法 4 Copyright 29 Core Staff Co.,Ltd. All Rights Reserved
スライド 1
FPGA/HDLを活用したソフトウェア並列処理の構築 goyoki @ 並列プログラミングカンファレンス 自己紹介 goyoki(hatena/twitter) 千里霧中 http://d.hatena.ne.jp/goyoki/ 組込みエンジニア Doxygen 日本語メンテナ 主にテスト関連コミュニティで情報発信 yomite.swtest xunit Test Patterns 読書会等 概要
日経ビジネス Center 2
Software Engineering Center Information-technology Promotion Agency, Japan ソフトウェアの品質向上のために 仕様を厳密に 独立行政法人情報処理推進機構 ソフトウェア エンジニアリング センター 調査役新谷勝利 Center 1 日経ビジネス 2012.4.16 Center 2 SW 開発ライフサイクルの調査統計データ ソフトウェア産業の実態把握に関する調査
PowerPoint プレゼンテーション
平成 28 年度スマート工場実証事業成果報告会 スマート工場実証事業 実施報告 2017 年 5 月 30 日 ( 火 ) 株式会社今野製作所代表取締役今野浩好 目的 背景 実施事項 目的 実施事項 背景 自社単独ではできない加工技術を企業連携で対応 連携に内在する非効率性 コミュニケーション負荷の克服 顧客サービス向上につなげて新市場 新規顧客を開拓 以下の 3 つのシステムを構築し有効性を実証する
Oracle SQL Developer Data Modeler
Oracle SQL Developer Data Modeler テクニカル レビュー - 2009 年 6 月 アジェンダ テクニカル レビューおよび機能レビュー 開発者の生産性に重点 Oracle SQL Developer Data Modeler の概要 対象 テクノロジー 機能のレビュー パッケージの更新 Oracle SQL Developer
Quartus II クイック・スタートガイド
ALTIMA Corp. Quartus II クイック スタートガイド ver.3.0 2010 年 8 月 ELSENA,Inc. 目次 1. はじめに... 3 2. Quartus II の基本操作フロー... 3 3. Quartus II の基本操作... 4 ステップ 1. プロジェクトの作成... 4 ステップ 2. デザインの作成... 4 ステップ 3. ファンクション シミュレーション...
PowerPoint プレゼンテーション
BRMS への取り組みと導入事例 2013 年 11 月 15 日 ( 金 ) SCSK 株式会社 IT エンジニアリング事業本部ミドルウェア部 本日の内容 BRMS 適用のポイント BRMS の可能性 Page 1 Page 2 アプリケーション連携基盤 SCSKのRed Hat JBoss / ミドルウェア技術に関する取り組みの取り組み 世界のオープンソース コミュニティーから製品化されたソフトウェア
LTE-Advanced キャリア・アグリゲーションの測定 アプリケーションノート
Application Note LTE-Advanced キャリア アグリゲーションの測定 シグナルアナライザとベクトル信号発生器を使ったデモ MX269020A-001 LTE-Advanced FDD ダウンリンク測定ソフトウェア MX370108A-001 LTE-Advanced FDD IQproducer MS2690A/MS2691A/MS2692A シグナルアナライザ MG3710A
デジタル回路入門
Open-It FPGA トレーニングコース ( 初級編 ) 第 9 版 2. 組み合わせ回路入門 2.2. 実習 Verilog-HDL 記述 2013 年 5 月 10 日修正 デジタル回路の構成要素 O=A&B; O=~I; INV O=A B; 全てのデジタル回路はこの 4 つの要素 ( 回路 ) のみで構成されている 4 要素の HDL 記述を知っていれば最低限の知識としては十分 2 HDL: