LTM9001-GA16ビット、IF/ベースバンド・レシーバ・サブシステム

Size: px

Start display at page:

Download "LTM9001-GA16ビット、IF/ベースバンド・レシーバ・サブシステム"

しょうこいまいだ
4 years ago
Views:

1 特長概要 16 ビット IF/ ベースバンドレシーバサブシステム 16 ADC 300MHz IF 8dB 14dB 20dB 26dB 50Ω 200Ω 400Ω 78dB SNR 87dB SFDR オプションの内部ディザーオプションのデータ出力ランダマイザ 3.3V 単一電源消費電力 :550mW() クロックデューティサイクルスタビライザ 11.25mm 11.25mm 2.32mm LGA パッケージアプリケーション通信機器高感度レシーバ画像システムスペクトルアナライザ ATE LTM A/D SiP System in a Package IF 300MHz AC DC 1 LTM9001 5MHz 78dBFS 87dB SFDR AC IF CMOS 0.5V 3.3V CMOS LT LTC LTM Linear Technology および Linear のロゴはリニアテクノロジー社の登録商標です他のすべての商標はそれぞれの所有者に所有権があります標準的応用例 RF LO SAW IN IN + IF V CC V DD = 3.3V SENSE DIFFERENTIAL FIXED GAIN AMPLIFIER ANTI-ALIAS FILTER GND CLK 16-BIT 25Msps ADC ADC CONTROL PINS CLKOUT OF 9001-GA TA01 0V DD = 0.5V TO 3.6V D15 D0 OGND AMPLITUDE (dbfs) 64k FFT f IN = 5MHz 1dBFS PGA = HD2 HD FREQUENCY (MHz) 9001-GA TA01a 1

2 絶対最大定格 (Note 1 2) 電源電圧 (V CC ) V~3.6V 電源電圧 (V DD ) V~4V デジタル出力電源電圧 (OV DD ) V~4V アナログ入力電流 (IN + IN )... ±10mA デジタル入力電圧 (AMPSHDN を除く ) V~(V DD +0.3V) デジタル入力電圧 (AMPSHDN) V~(V CC +0.3V) デジタル出力電圧 V~(OV DD +0.3V) 動作温度範囲 LTM9001C...0 ~70 LTM9001I ~85 保存温度範囲 ~125 最大接合部温度ピン配置 ALL ELSE = GND J IN H IN + G F V CC E DNC D C CLK B A TOP VIEW CONTROL DATA CONTROL V DD OGND OV DD OGND OV DD OGND LGA PACKAGE T JMAX = 125 C, θ JA = 15 C/W, θ JC = 19 C/W θ JA DERIVED FROM 60mm 70mm PCB WITH 4 LAYERS WEIGHT = 0.71g 発注情報 * LTM9001CV-GA#PBF LTM9001CV-GA#PBF LTM9001V-GA 81-Lead (11.25mm 11.25mm 2.3mm) LGA 0 C to 70 C LTM9001IV-GA#PBF LTM9001IV-GA#PBF LTM9001V-GA 81-Lead (11.25mm 11.25mm 2.3mm) LGA 40 C to 85 C さらに広い動作温度範囲で規定されるデバイスについては弊社または弊社代理店にお問い合わせください * 温度グレードは出荷時のコンテナのラベルで識別されます非標準の鉛ベース仕様の製品の詳細については弊社または弊社代理店にお問い合わせください鉛フリー製品のマーキングの詳細についてはをご覧くださいこの製品はトレイでのみ供給されます詳細についてはをご覧ください電気的特性 T A = 25 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS G DIFF Gain DC, l db f IN = 5MHz 8 G TEMP Gain Temperature Drift V IN = Maximum, (Note 3) 2 mdb/ C V INCM Input Common Mode Voltage Range (IN + + IN )/ V V IN Input Voltage Range at 1dBFS at 5MHz 900 mv P-P R INDIFF Differential Input Impedance 400 Ω C INDIFF Differential Input Capacitance Includes Parasitic 1 pf V OS Offset Error (Note 6) Including Amplifier and ADC () l mv Offset Drift Including Amplifier and ADC ±10 µv/ C Full-Scale Drift Internal Reference External Reference ±30 ±15 ppm/ C ppm/ C 2

3 電気的特性 T A = 25 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS CMRR Common Mode Rejection Ratio 60 db I SENSE SENSE Input Leakage Current 0V < SENSE < V DD (Note 9) l 3 3 µa I MODE MODE Pin Pull-Down Current to GND 10 µa I OE OE Pin Pull-Down Current to GND 10 µa t AP Sample-and-Hold Acquisition Delay Time 1 ns t JITTER Sample-and-Hold Acquisition Delay Time Jitter 70 fs RMS コンバータの特性 T A = 25 PARAMETER CONDITIONS MIN TYP MAX UNITS Resolution (No Missing Codes) l 16 Bits Integral Linearity Error Differential Input (Note 5) l ±2.4 ±8 LSB Differential Linearity Error Differential Input l ±0.3 ±1 LSB Transition Noise External Reference 1 LSB RMS ダイナミック精度 T A = 25 A IN = 1dBFS Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS SNR Signal-to-Noise Ratio 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) SFDR Spurious Free Dynamic Range, 2nd or 3rd Harmonic 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) SFDR Spurious Free Dynamic Range 4th or Higher 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) S/(N+D) Signal-to-Noise Plus Distortion Ratio 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) SFDR SFDR IMD3 IIP3 Spurious Free Dynamic Range at 15dBFS, Dither OFF Spurious Free Dynamic Range at 15dBFS, Dither ON Third Order Intermodulation Distortion; 1MHz Tone Spacing, 2 Tones at 7dBFS Equivalent Third Order Input Intercept Point, 2 Tone 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) 5MHz Input (PGA = 0) 5MHz Input (PGA = 1) l l l l l l dbfs dbfs dbc dbc dbc dbc dbfs dbfs dbfs dbfs dbfs dbfs f IN = 5MHz 85 db f IN = 5MHz 36.5 dbm 3

4 デジタル入出力 T A = 25 C Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS DITH PGA ADCSHDN RAND CKJ OE V IH High Level Input Voltage V DD = 3.3V l 2 V V IL Low Level Input Voltage V DD = 3.3V l 0.8 V I IN Input Current V IN = 0V to V DD l ±10 µa C IN Input Capacitance (Note 7) 1.5 pf AMPSHDN V IH High Level Input Voltage V CC = 3.3V l 2 V V IL Low Level Input Voltage V CC = 3.3V l 0.8 V I IH Input High Current V IN = 2V 1.3 µa I IL Input Low Current V IN = 0.8V 0.1 µa C IN Input Capacitance (Note 7) 1.5 pf OV DD = 3.3V V OH High Level Output Voltage V DD = 3.3V, I O = 10µA V DD = 3.3V, I O = 200µA l 3.1 V OL Low Level Output Voltage V DD = 3.3V, I O = 10µA V DD = 3.3V, I O = 1.6mA l I SOURCE Output Source Current V OUT = 0V 50 ma I SINK Output Sink Current V OUT = 3.3V 50 ma OV DD = 2.5V V OH High Level Output Voltage V DD = 3.3V, I O = 200µA 2.49 V V OL Low Level Output Voltage V DD = 3.3V, I O = 1.6mA 0.1 V OV DD = 1.8V V OH High Level Output Voltage V DD = 3.3V, I O = 200µA 1.79 V V OL Low Level Output Voltage V DD = 3.3V, I O = 1.6µA 0.1 V V V V V 電源要件 T A = 25 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS V DD ADC Analog Supply Voltage (Note 8) l V V CC Amplifier Supply Voltage l V I CC Amplifier Supply Current l ma P SHDN Total Shutdown Power AMPSHDN = ADCSHDN = 3.3V 10 mw OV DD Output Supply Voltage (Note 8) l V I VDD Analog Supply Current l ma P DISS ADC Power Dissipation l mw P DISS(TOTAL) Total Power Dissipation 550 mw 4

5 タイミング特性 T A = 25 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS f S Sampling Frequency (Note 8) l 1 25 MHz t L CLK Low Time (Note 7) Duty Cycle Stabilizer Off Duty Cycle Stabilizer On t H CLK High Time (Note 7) Duty Cycle Stabilizer Off Duty Cycle Stabilizer On CMOS Output Mode t D CLK to DATA Delay (Note 7) l ns t C CLK to CLKOUT Delay (Note 7) l ns t SKEW DATA to CLKOUT Skew (t C t D ) (Note 7) l ns Data Latency 7 Cycles l l l l ns ns ns ns Note 1 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある長期にわたって絶対最大定格条件に曝すとデバイスの信頼性と寿命に悪影響を与える可能性がある Note 2 すべての電圧値は GND と OGND が連結されたグランドを基準とする ( 注記がない場合 ) Note 3 利得は ADC 経由で IN + /IN により測定する Note 4 特に注記がない限り V CC = V DD = 3.3V f SAMPLE = 最大サンプル周波数入力範囲 = 1dBFS(PGA = 0 差動ドライブ ) AC 結合入力 Note 5 積分非直線性はベストフィット直線から伝達曲線へのコードの偏差として定義される偏差は量子化幅の中心から測定する Note 6 オフセット誤差は出力コードをとの間でふらつかせるのに必要な IN + ピンと IN ピン間に印加する電圧である Note 7 設計により保証テストはされない Note 8 推奨動作条件 Note 9 リーク電流には起動時に過渡が生じる抵抗は 1kΩ 未満に保つこと 5

6 タイミング図 t AP N + 1 N + 4 ANALOG INPUT N N + 2 N + 3 t L t H CLK t D D0-D15, OF N 7 N 6 N 5 N 4 N 3 CLKOUT + t C CLKOUT 9001GA TD03 6

7 標準的性能特性 IF周波数応答入力インピーダンスと周波数 FREQUENCY (MHz) FREQUENCY (MHz) OUTPUT CODE AMPLITUDE (dbfs) HD FREQUENCY (MHz) GA G FREQUENCY (MHz) kポイントFFT fin = 5MHz 1dBFS RAND オフディザーオフ PGA = 1 HD HD FREQUENCY (MHz) GA G GA G GA G05 64kポイントFFT fin = 5MHz 1dBFS PGA = 0 RAND オフディザーオフ HD FREQUENCY (MHz) 64kポイントFFT fin = 5MHz 15dBFS RAND オンディザーオン PGA = 0 AMPLITUDE (dbfs) OUTPUT CODE GA G03 微分非直線性 DNL と出力コード 9001-GA G DNL ERROR (LSB) INL ERROR (LSB) 積分非直線性 INL と出力コード GA G GA G AMPLITUDE (dbfs) 10 MAGNITUDE PHASE 77 SNR (db) IMPEDANCE MAGNITUDE (Ω) FILTER GAIN (db) 3 IMPEDANCE PHASE ( C) AMPLITUDE (dbfs) SNRと周波数 0 64kポイント2トーンFFT fin = 4.9MHz および5.1MHz 1トーンあたり 7dBFS PGA = 0 RAND オフディザーオフ FREQUENCY (MHz) GA G09 7

8 ピン機能 V CC E1 E2 3.3V GND V DD E5 D5 ADC 3.3V GND OV DD A6 G9 ADC OGND GND A1 A2 A4 B2 B4 C2 C4 D1 D2 D4 E4 F1 F2 F4 G2 G4 H2 H4 J1 J2 J4 OGND A5 A9 G8 J9 ADC IN G1 IN H1 DNC C3 D3 PCB DNC ADC NC CLK B1 CLK CLK SENSE J3 2.5V SENSE V DD 2.5V 1.25V AMPSHDN H3 AMPSHDN= L AMPSHDN = H 3mA MODE G3 MODE 0V 8 MODE 1/3V DD MODE 2/3V DD 2 MODE V DD 2 RAND F3 RAND = L RAND = H D1 D15 D0 LSB XOR LSB XOR PGA E3 PGA = L PGA = H 3.5dB SNR ADCSHDN B3 ADC ADCSHDN = L ADCSHDN = H DITH A3 DITH = L DITH = H OE F5 L H D0 D15 D15 MSB D0 LSB CLKOUT E7 CLKOUT CLKOUT CLKOUT E6 CLKOUT CLKOUT OF G5 / OF H

9 ピン配置 Pin Configuration J GND GND SENSE GND D14 NC D12 NC OGND H IN GND AMPSHDN GND NC NC NC NC D11 G IN + GND MODE GND OF D15 D13 OGND OV DD F GND GND RAND GND OE NC D9 NC D10 E V CC V CC PGA GND V DD CLKOUT CLKOUT NC D8 D GND GND DNC GND V DD NC D6 NC D7 C NC GND DNC GND D0 NC D4 NC D5 B CLK GND ADCSHDN GND NC NC D1 D3 NC A GND GND DITH GND OGND OV DD NC D2 OGND LGA ALL ELSE = GND TOP VIEW CONTROL DATA IN IN + V CC J H G F E OGND OV DD DNC D C CLK B A OGND CONTROL V DD OGND OV DD 9001-GA LGA01 9

10 機能ブロック図 VCC IN + IN AMPSHDN SENSE V CC INPUT AMPLIFIER VOLTAGE REFERENCE RANGE SELECT PGA ANTI-ALIAS FILTER PGA GND INPUT S/H DITHER SIGNAL GENERATOR ADC REFERENCE FIRST PIPELINED ADC STAGE INTERNAL CLOCK SIGNALS LOW JITTER CLOCK DRIVER CLK SECOND PIPELINED ADC STAGE THIRD PIPELINED ADC STAGE FOURTH PIPELINED ADC STAGE SHIFT REGISTER AND ERROR CORRECTION CONTROL LOGIC ADC- SHDN RAND MODE OE DITH V DD FIFTH PIPELINED ADC STAGE OUTPUT DRIVERS OGND 9001-GA BD V DD OV DD D0 D15 CLKOUT + CLKOUT OF 10

11 動作 [S/(N D)] RMS ADC RMS SNR RMS 5 RMS RMS DC 1/2 THD THD= 20Log (V2 2 + V3 2 + V Vn 2 )/V1 V1 RMS V2 Vn 2 n THD IMD IMD fa fb 2 mfa nfb m n = IMD 2fa fb fa 2fb 2fa fb fa 2fb 3 IMD RMS 3 IMD RMS SFDR RMS RMS dbc SFDR dbfs ENC ENC CLK CLK V DD 0.45 AC SNR JITTER = 20log (2π f IN t JITTER ) LTM9001 System in a Package SiP μmodule 16 A/D IF 300MHz μmodule はリニアテクノロジー社の登録商標です 11

12 GA F01 AMPLIFIER ADC ADC INPUT NETWORK 動作 LTM9001 SiP LTM LVDS CMOS CMOS LTM9001 ADC I/O AC DC 1V 1.6V AC ADC ADC 10MHz 1 10MHz 0.2dB 7.8dB ADC DC ADC PGA CMOS 5 ADC 7 μmodule ADC LTM9001-AA 130Msps 16 ADC 200Ω 233mV P-P 20dB ADC 162.5MHz 25MHz 2 IF LTM ADC

13 動作 1. AMPLIFIER IF RANGE AMPLIFIER INPUT IMPEDANCE AMPLIFIER GAIN FILTER ADC SAMPLE RATE ADC RESOLUTION OUTPUT PART NUMBER 300MHz 200Ω 20dB 162.5MHz BPF, 50MHz BW 130Msps 16-bit LVDS/CMOS LTM9001-AA 300MHz 200Ω 14dB 70MHz BPF, 25MHz BW 130Msps 16-bit LVDS/CMOS LTM9001-AD 300MHz 400Ω 8dB DC-300MHz LPF 160Msps 16-bit LVDS/CMOS LTM9001-BA 300MHz 400Ω 8dB DC-10MHz LPF 25Msps 16-bit CMOS DC-300MHz 50Ω 26dB LPF TBD 160Msps 16-bit LVDS/CMOS DC-140MHz 200Ω 20dB BPF TBD 130Msps 14-bit LVDS/CMOS DC-70MHz 200Ω 14dB 105Msps CMOS DC-35MHz 400Ω 8dB 80Msps CMOS 200Ω 6dB 65Msps CMOS 40Msps 25Msps 10Msps CMOS CMOS CMOS 13

14 アプリケーション情報 LTM9001 ADC 1000mV P-P ADC SENSE V DD SENSE DC ADC + 25Ω V IN 25Ω IN + R T IN Z IN /2 Z IN /2 R F R F LTM Ω 200Ω 400Ω 50Ω GA F Ω R T Ω V IN IN + Z IN /2 R F 2. 25Ω IN Z IN /2 R F Z IN R T Figure 2 400Ω 57Ω 200Ω 66.5Ω 50Ω None 9001-GA F Ω 14

15 アプリケーション情報 R S 50Ω 0.1µF IN + Z IN /2 R F 4 1 R T R S Z IN /2 R F + V IN 0.1µF R T R S /R T 0.1µF IN Z IN /2 R F 3. Z IN R T Figure 4 400Ω 59Ω 200Ω 68.5Ω 50Ω 150Ω LTM A V = V OUT /V IN = (1000/(R S +Z IN /2)) GA F Ω R s /2 V IN IN + R T Z IN /2 R F dB R s /2 IN Z IN /2 R F 9001-GA F05 5. SENSE 6 2.5V 1.25V 2.5V 3 SENSE V DD 1.25V 2.5V SENSE SENSE 1.25V 2.5V TIE TO V DD TO USE INTERNAL 2.5V REFERENCE OR INPUT FOR EXTERNAL 2.5V REFERENCE OR INPUT FOR EXTERNAL 1.25V REFERENCE SENSE RANGE SELECT AND GAIN CONTROL PGA INTERNAL ADC REFERENCE 2.5V BANDGAP REFERENCE 9001-GA F

16 アプリケーション情報 PGA PGA ADC 2 PGA = L PGA = H 3.5dB SNR SNR 1.8dB LTM9001 6k 1.6V DC CLK CMOS TTL CLK 8 ENC + ENC 100Ω LTM9001-TBD V DD V DD 1.6V 6k 1.6V V DD 6k 7a. TO INTERNAL ADC CLOCK DRIVERS 9001-GA F07a ADC µF 0.1µF T1 50Ω 50Ω 8.2pF 0.1µF LTM9001-TBD ENC + 100Ω ENC 3. ADC T1 = M/A-COM ETC GA F07b 4. 7b. 4.7µF CLEAN 3.3V SUPPLY 1.2V V DD V DD FERRITE BEAD 0.1µF 100Ω 50Ω 7b 100Ω SINUSOIDAL CLOCK INPUT 0.1µF 56Ω 1k 1k NC7SVU04 CLK 9001-GA F09a 8. CLK 16

17 アプリケーション情報 25Msps ADC CLK 50% 5% ADC 18.9ns 50% CLK ENC CLK ENC 30% 70% 50% PLL 100 MODE 1/3V DD 2/3V DD ADC LTM9001 1Msps 9 CMOS ADC OV DD OGND N 50Ω DATA FROM LATCH V DD PREDRIVER LOGIC V DD OV DD 43Ω 9001-GA F10 9. OV DD 0.5V TO 3.6V OGND TYPICAL DATA OUTPUT 17

18 アプリケーション情報 LTM9001 ALVCH16373 CMOS 10pF ADC 43Ω OV DD 2 LTM9001 MODE 0 1/3V DD 2/3V DD V DD 4 1/3V DD 2/3V DD 5 MODE 5. MODE MODE 0V(GND) Offset Binary Off 1/3V DD Offset Binary On 2/3V DD 2ʼs Complement On V DD 2ʼs Complement Off OF OF H RAND = HIGH, RANDOMIZER ENABLED 10. PC BOARD RAND D0 CLKOUT OF D15 D14 D2 D1 CLKOUT OF D15 D0 D14 D0 D2 D0 FPGA 9001-GA F12 D15 D14 D2 CLKOUT OF D15/D0 D14/D0 D2/D0 D1/D0 D0 D1 D0 D1 D0 D GA F

19 アプリケーション情報 ADC CLKOUT CLKOUT CLKOUT CLKOUT CLKOUT CLKOUT CLKOUT ADC ADC LSB 10 LSB 11 LSB OF CLKOUT RAND H OV DD 1.8V DSP OV DD 1.8V OV DD 3.6V OGND 1V OV DD OGND OV DD LTM ADC ADC SFDR 19

20 アプリケーション情報 12 DAC DAC DAC ADC DAC ADC DAC ADC IN IN 1 10% V CC V DD ADC ADC LTM9001 ADC 3.3V 3.3V V CC V DD LTM9001 LTM LTM9001 GND V CC ADC V DD OV DD OGND IN + IN S/H AMP 16-BIT PIPELINED ADC CORE DIGITAL SUMMATION OUTPUT DRIVERS CLKOUT OF D15 D0 CLOCK/DUTY CYCLE CONTROL PRECISION DAC MULTIBIT DEEP PSEUDO-RANDOM NUMBER GENERATOR 9001-GA F14 CLK DITH DITHER ENABLE HIGH = DITHER ON LOW = DITHER OFF

21 アプリケーション情報 LTM9001 LTM9001 PC PCB GND OGND LTM9001 PCB LTM9001 SNR μmodule LGA packaging/μmodule_instructions.pdf LTM9001 JEDEC e4 dec.jsp 21

22 アプリケーション情報

23 パッケージ LGA mm 11.25mm 2.32mm (Reference LTC DWG # Rev A) BSC Y X BSC aaa Z DETAIL A DETAIL A NOTES: 1. ASME Y14.5M JESD MO-222 SPP-010 SPP #1 # Z aaa bbb BSC BSC 1.27 BSC NOTE LGA REV A PAD 1 aaa Z bbb Z Z PCB LTMXXXXXX µmodule A1 1 J H G F E D C B A 23

24 標準的応用例 LTM V GROUND REFERENCED SOURCE + R S 50Ω 75Ω 75Ω IN + IN V CC 0V 51.1Ω 9001-GA TA02 関連製品 LTC Msps ADC 140mW SNR 81.6dB SFDR 100dB LTC Msps ADC 220mW SNR 81.6dB SFDR 100dB LTC Msps ADC 480mW SNR 79.1dB SFDR 100dB LTC Msps ADC 610mW SNR 79dB SFDR 100dB LTC Msps ADC 725mW SNR 77.9dB SFDR 100dB LTC Msps ADC 900mW SNR 77.9dB SFDR 100dB LTC Msps ADC 1250mW SNR 77.7dB SFDR 100dB LTC Msps ADC 1450mW SNR 77.1dB SFDR 100dB LTC6400-8/LTC / LTC /LTC LTC6401-8/LTC / LTC /LTC MHz IF 8dB 14dB 20dB 26dB 140MHz IF 8dB 14dB 20dB 26dB 3V 90mA OIP3 39.5dBm (300MHz) NF 6dB 3V 45mA OIP3 45.5dBm (140MHz) NF 6dB 東京都千代田区紀尾井町 3-6 紀尾井町パークビル 8F TEL FAX LT 0809 PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2008

LTC ビット、200ksps シリアル・サンプリングADC

LTC ビット、200ksps シリアル・サンプリングADC µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE