インターリーブＡＤＣでのタイミングスキュー影響のデジタル補正技術

Size: px

Start display at page:

Download "インターリーブＡＤＣでのタイミングスキュー影響のデジタル補正技術"

まいえみょうだに
4 years ago
Views:

1 1 インターリーブADCでのタイミングスキュー影響のデジタル補正技術浅見幸司黒沢烈士立岩武徳宮島広行小林春夫 ( 株 ) アドバンテスト群馬大学

2 2 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

3 3 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

4 4 研究背景電子計測器への性能要求大絶え間ない電子デバイスの高速化電子計測器内で高速サンプリング動作する ADC が要求インターリーブ ADC システムの採用チャネル ADC 間の特性ミスマッチ SNDR,SFDR が低下

5 5 研究目的インターリーブ ADC システムのデジタル補正技術の開発アナログの問題をデジタルで解く技術の確立インターリ-ブADCで最も難しいタイミングスキューの問題を解く

6 6 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

7 7 インターリーブ ADC の原理 M 個の ADC のインターリーブで M 倍のサンプリングレートを実現サンプリングレートの高い ADC 実現

8 8 2-ch インターリーブ ADC CLK 1 ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 S/H1 S/H2 ADC1 ADC2 dout(n) デジタル出力 CLK 2 CLK 3 CLK 4 t t CLK1 を基準 CLK2 を半クロック遅延 2 倍のサンプリングレート実現

9 9 4-ch インターリーブ ADC ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 Channel3 CLK3 Channel4 CLK4 S/H1 S/H2 S/H3 S/H4 ADC1 ADC2 ADC3 ADC4 dout(n) デジタル出力 CLK 1 CLK 2 CLK 3 CLK 4 CLK1 を基準 CLK2 を 1/4 クロック遅延 CLK3 を半クロック遅延 CLK4 を 3/4 クロック遅延 4 倍のサンプリングレート実現 t t

10 群馬大学コバ研 10 インターリーブ ADC の特徴 ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 Channel3 CLK3 Channel4 CLK4 メリット S/H1 S/H2 S/H3 S/H4 ADC1 ADC2 ADC3 ADC4 高速サンプリング dout(n) デジタル出力 CLK 1 CLK 2 CLK 3 CLK 4 デメリット回路規模 : 大 ADC 間の特性ミスマッチ精度劣化 t t

11 11 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

12 12 オフセットミスマッチの影響各 ADCのオフセットがランダムにばらつく -オフセットミスマッチが発生

13 13 オフセットミスマッチの影響 4ch インターリーブ ADC スプリアス ADC の性能低下時間領域の影響周波数領域の影響入力信号とほぼ独立して影響が生じる

14 14 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

15 15 ゲインミスマッチの影響各 ADCのゲインがランダムにばらつく -ゲインミスマッチが発生

16 16 4ch インターリーブ ADC ゲインミスマッチの影響スプリアス ADC の性能低下時間領域の影響周波数領域の影響入力信号が大きいほど影響も大きい生じる

17 17 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

18 18 タイミングスキューの影響正確なM 相クロックを生成することは難しい -タイミングスキューが発生

19 19 タイミングスキューの発生によりサンプリング点が理想とずれる

20 タイミングスキューの影響搬送波搬送波タイミングスキューによる出力エラーの違い振幅 [V] 高周波振幅 [V] 搬送波時間 [μsec] 時間 [μsec] 0.5 振幅 [V] 0 低周波時間 [μsec] t t 入力信号が高周波になるほど影響が大きくなる

21 21 タイミングスキューの影響 4ch インターリーブ ADC スプリアス ADC の性能低下時間領域の影響周波数領域の影響入力信号の傾きが大きくなるほど影響が大きくなる

22 22 ミスマッチの S/N に対する影響インタリーブアーキテクチャは高速動作がメリット高周波に対して S/N が劣化するタイミングスキューの影響が問題

23 23 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

24 インターリーブ ADC のタイミングミスマッチの周波数領域での解析理想のクロックの場合 ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 S/H1 S/H2 ADC1 ADC2 dout(n) デジタル出力 24 フーリエ変換サンプリング 0 1/

25 Channel1 CLK1 Channel2 CLK2 インターリーブ ADC のタイミングミスマッチの周波数領域での解析理想のクロックの場合 S/H1 S/H2 X 1 k X 1( f ) X ( f ) 2 2 ADC1 ADC2 2 ( f ) 1 2 k 各 ADC の単出力のスペクトラム k X ( f k ) e 2 j k 0 1/2 1/ 1/2 0 1/ 25 インターリーブ後のスペクトラム 1 1 X ( f ) X ( f ) k 0 1/ k=0 k=2

26 インターリーブ ADC のタイミングミスマッチの周波数領域での解析 26 クロックのタイミングが Δt ずれている場合 Channel1 S/H1 ADC1 ain(t) アナログ入力 CLK1 Channel2 CLK2+Δt S/H2 ADC2 dout(n) デジタル出力フーリエ変換サンプリング 0 1/2 1/ このレプリカの位相誤差を補正

27 インターリーブ ADC のタイミングミスマッチの周波数領域での解析 27 クロックのタイミングが Δt ずれている場合 Channel1 CLK1 Channel2 1 k X 1( f ) X ( f ) 2 2 S/H1 S/H2 k ADC1 ADC2 CLK2 1 k X 2 ( f ) X ( f ) e 2 k 2 j t( f k /(2)) e j k 0 1/2 1/ 各 ADC の単出力のスペクトラム 1/2 0 1/ インターリーブ後のスペクトラム X ( f ) 1 2 k X ( f k )(1 e 2 スプリアスが発生してしまう jt ( f k /(2)) jk e ) 0 1/2 1/ k=0 k=1 k=2

28 28 S/H1 ADC1 Channel2 CLK1 S/H2 ADC2 CLK2 Channel ) 2 ( 2 1 ) ( k k f X f X k j k f t j k e e k f X f X )) /(2 ( ) 2 ( 2 1 ) ( ) 1 ( ) 2 1 ( ) ( 2 1 f X f X f X ] ) 1 ( ) 2 1 ( ) ( [ )) 1/( ( 2 )) 1/(2 ( 2 2 j f t j j f t j t j e e f X e e f X e f X この逆関数を用いるチャネル ADC fs 2 チャネル信号帯域 DC~M (fs/2) インターリーブ ADC のタイミングミスマッチの周波数領域での解析

29 29 )] 1 '( ) '( [ 1 ) ( ) ( )) 1/(2 ( f X f X e f X f X f t j スプリアスがなくなる ain(t) アナログ入力 dout(n) デジタル出力 S/H1 ADC1 Channel2 CLK1 S/H2 ADC2 CLK2 Channel1 H(f) 位相誤差補正インターリーブ ADC のタイミングミスマッチの周波数領域での解析 )) 1/(2 ( 2 ) ( f t j e f H 補正用フィルタ

30 インターリーブ ADC のタイミングミスマッチの周波数領域での解析実際の設計上ではタイミングを合わせなければならない ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 S/H1 S/H2 ADC1 ADC2 H1(f) H2(f) 位相誤差補正 dout(n) デジタル出力 30 出力のタイミングを合わせるために ch1 の出力にフィルタを取り付ける H1(f) の特性に補正用の関数を掛けたものが H2(f) となる H1 ( f ) H 2 ( f ) e e j2 f j2 f e j2t ( f 1/( )) : フィルタによる群遅延

31 31 補正用フィルタの設計実際に処理を行うのは時間上なので時間で考える ain(t) アナログ入力 Channel1 CLK1 Channel2 CLK2 S/H1 S/H2 ADC1 ADC2 h1(t) h2(t) 位相誤差補正 dout(n) デジタル出力 H1(f) の特性に補正用の関数を掛け逆フーリエ変換したものが h2(t) となる H1 ( f ) H 2 ( f ) e e j2 f j2 f e j2t ( f 1/( )) 逆フーリエ変換 h 1 ( t) h 2 ( t)

32 32 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

33 33 インターリーブタイミングミスマッチ補正用のフィルタのシュミレーション ADC2 とのタイミング合わせアナログ入力 ADC1 CLK1 ADC2 2 データの補間 2 h1 (t) h2 (t) CLK1 CLK2 CLK2 Δt クロックの位相誤差の補正提案デジタルフィルタによりタイミングのずれを補正 FFT により効果を確認

34 34 フィルタ h1(t) の特性 Power [db] Fs/ インパルス応答群遅延を合わせるために使用する今回はオールパスフィルタを用いる Phase [rad] Fs/2 Frequency 位相応答

35 35 補正用フィルタ h2(t) の特性 Δt=0.1T TAP 数 = インパルス応答 Power [db] Phase [rad] Fs/ Fs/2 Frequency 位相応答奇対称のインパルス応答となる線形位相である

36 入力信号に2つの周波数成分がある場合のシュミレーション結果信号成分スプリアス信号成分スプリアス Power [db] Power [db] Fs/2 Frequency 補正なし Frequency Fs/2 提案デジタルフィルタにより補正インターリーブ ADC のナイキスト周波数まで補正できた

37 37 広い周波数帯域でのシュミレーション結果信号帯域にスプリアスが混在 0 入力信号帯域 0 入力信号帯域 power [db] スプリアス power [db] スプリアス Fs/2 Frequency 補正なし Fs/2 Frequency 提案デジタルフィルタにより補正信号成分に混ざっていたスプリアスも抑制された

38 38 目次 1. 研究背景目的 2. インターリーブADCの原理 3. チャネル間ミスマッチの影響 3.1. オフセットミスマッチの影響 3.2. ゲインミスマッチの影響 3.3. タイミングスキューの影響 4. 提案手法 4.1. インターリーブタイミングミスマッチ補正フィルタ 4.2. シュミレーション 5. 研究成果今後の課題

39 39 研究成果デジタルフィルタによるインターリーブ ADC タイミングスキュー校正を検討シミュレーションで確認

40 40 今後の課題検討した応用事例の実験による有効性の検証制約条件 - 係数ビット長と精度の関係 - タップ数窓関数の影響 - 補正可能帯域

41 41 参考文献 N. Kurosawa, H. Kobayashi, K. Maruyama, H. Sugawara, and K. Kobayashi, Explicit Analysis of Channel Mismatch Effects in Time-Interleaved ADC Systems, IEEE Trans. on Circuits and Systems I: Fundamental Theory and Applications, vol.48, no.3, pp (March 2001). N. Kurosawa, H. Kobayashi and K. Kobayashi, Channel Linearity Mismatch Effects in Time-Interleaved ADC Systems, IEICE Trans. on Fundamentals, vol. E85-A, no. 4, pp (April 2002). K. Asami, An Algorithm to Improve the Performance of M-channel Time-Interleaved A-D Converters, IEICE Trans. Fundamentals, vol.e90-a, no.12, pp , Dec K. Asami, T. Suzuki, H. Miyajima, T. Taura, and H.Kobayashi, Technique to Improve the Performance of Time-Interleaved A-D Converters with Mismatches of Nonlinearity, IEICE Trans. Fundamentals, vol.e92-a, no.2, pp , Feb K. Asami, Technique to Improve the Performance of Time-Interleaved A-D Converters, Proc. of IEEE International Test Conference, Paper 34.1, Austin (Nov.2005).

42 42 御清聴ありがとうございました

遅延デジタルフィルタの分散型積和演算回路を用いたFPGA実装の検討

遅延デジタルフィルタの分散型積和演算回路を用いたFPGA実装の検討第回電気学会東京支部栃木群馬支所合同研究発表会 ETT--7 遅延デジタルフィルタの分散型積和演算回路を用いた FPGA 実装の検討易茹 * 立岩武徳 ( 群馬大学 ) 浅見幸司 ( 株式会社アドバンテスト ) 小林春夫 ( 群馬大学 ) 発表内容研究の背景目的分散型積和演算回路実装の検討まとめ今後の課題発表内容研究の背景目的分散型積和演算回路実装の検討まとめ今後の課題