DSP用いたスイッチング電源回路軽負荷場合の効率向上手法の検討

Size: px

Start display at page:

Download "DSP用いたスイッチング電源回路軽負荷場合の効率向上手法の検討"

このかすずがみね
5 years ago
Views:

1 第 56 回システム LSI 合同ゼミ Gunma-Univ. Kobayashi Lab 2014 年 1 月 18 日 ( 土 ) 於早稲田大学 DSP を用いたスイッチング電源回路軽負荷場合の効率向上手法の検討群馬大学工学研究科電気電子専攻靳光磊 ( ジンコウライ ) 1

2 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 2

3 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 3

BRONZE N/A 80% 85% 81% SILVER N/A 85% 89% 85% GOLD N/A 88%

4 背景 : サーバ用電源の省エネ傾向サーバ用電源普段は軽負荷で動作従来軽負荷効率が低いエネルギー浪費 N+1 運転方式 80 PLUS 電源効率 80% 以上標準 % of Rated Load 10% 20% 50% 100% BRONZE N/A 80% 85% 81% SILVER N/A 85% 89% 85% GOLD N/A 88% 92% 88% PLANTINUM N/A 90% 94% 91% TITANIUM 90% 94% 96% 91% 4

5 研究目的サーバ電源設計目標サーバ電源回路構成 AC/DC 部分 +DC/DC 部分 5

6 力率改善回路 (PFC:Power Factor Correction) 理想状態の入力電圧電流実際の入力電圧電流送配電設備 ( 進相コンデンサなど ) を損傷させる PFC 回路の仕事 6

7 DC/DC コンバータ回路家庭電源 100V 整流回路 DC/DC コンバータ電子機器 7

8 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 8

9 サーバ電源効率劣化の原因 1 リンク電圧 Output 12V dc サーバ電源回路構成入力電圧範囲 (AC V) リンク電圧 400V 出力電圧 12V リンク電圧高い効率劣化 9

10 PFC の原理 1 整流整流正逆 10

11 PFC の原理 2 昇圧 e L I L e L I L I o V i ON V i V o スイッチ ON e L I L V i V o スイッチ OFF 11

12 V i e L ON I L L に流れる電流変化分定常状態 e L =V i i u = 1 L T 1 e L dt 0 i u = V i L T on エネルギーをチャージ T on エネルギーを出す e L I L e L = V o V i V i T on V o V i V o 一定 L に流れる電流変化分 e L 一定 i d = V o V i L T off 定常状態 i d =i u V o = (1 + T on T off ) V i 12

13 リンク電圧により損失 e L I L I o リアクトル損失鉄損 V i V o ヒステリシス損 P h = k h` e L 1.6 f 0.6 うず電流損 P e = k e` (te L) 2 e L = V o V i f

14 サーバ電源効率劣化の原因 2 DIODE 損失 P SW(DIODE) = 0.5 V REVERSE I RR(PEAK) t RR f S MOS-FET 損失 P SW(MOSFET) = 0.5 V D I D (t SW(ON) +t SW(0FF) ) f S 14

15 PWM(Pulse Width Modulation) 制御スイッチ ON OFF LED 明暗 15

16 1DIODE 損失正電圧逆電圧電力損失 = 回復電圧電流スパイク時間周波数 P SW(DIODE) = 0.5 V REVERSE I RR(PEAK) t RR f S 16

17 1MOSFET 損失 V DS V D I D I DS T ON T OFF Switching Loss V D I D V DS I DS T ON T OFF 電力損失 = ドレイン - ソース電圧チャネル電流時間周波数 P SW(MOSFET) = 0.5 V D I D (t SW(ON) +t SW(0FF) ) f S 17

18 各素子損失と周波数の関係 18

19 提案方法電源回路ハーフロードと 20% 近くの軽負荷領域での効率の向上方法を検討する従来手法提案手法効率劣化回路トポロジー Hardware DSPデジタル制御 Software

20 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 20

21 研究方法電源回路を二つの部分に分けて検討を行なう BLPFC AC/DC 回路部分 (Bridgeless Power Factor Correction AC/DC) 負荷率 50% リンク電圧負荷率 10%~20% PWM 周波数 PSFB DC/DC 回路部分 (Phase Shift Full Bridge DC/DC) 負荷率 10%~20% PWM 周波数 21

22 研究方法開発ボード紹介 BL PFC Electrical Specifications 400Vdc Output リンク電圧 PWM frequency 200kHz HVPSFB Kit Specifications 400V dc Input(370Vdc to 410Vdc) 100kHz switching frequency 22

Correction) リンク電圧の最適可変 PWM( スイッチング周波数 ) の最適可変 PSFB DC/DC 回路部分

23 研究方法開発環境 Code Composer Studio (CCS) はテキサスインスツルメンツ (TI) の組込みプロセッサ向けの統合開発環境です BLPFC AC/DC 回路部分 (Bridgeless Power Factor Correction) リンク電圧の最適可変 PWM( スイッチング周波数 ) の最適可変 PSFB DC/DC 回路部分 (Phase Shift Full Bridge DC/DC) PWM( スイッチング周波数 ) の最適可変上記の可変部分はプログラムの開発によって実現可能 23

24 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 24

25 BLPFC AC/DC 回路部分電源回路出力効率劣化原因 1 入力電圧 (85~265)< リンク電圧 (390V~400V) 解決方法として DSP が入力電圧の実効値をモニタしリンク電圧をリアル可変にする入力電圧の検出 Vin_N,Vin_L DSP に取り込む交流入力の実効値の計算 V rms リンク電圧 V out = 最適昇圧比 x V rms 25

26 効率 % BLPFC AC/DC 回路の実験結果 AC 入力電圧 Vin=100V スイッチング周波数 200kHz 固定負荷容量 50%(150W 出力 ) 100% 98% 96% 94% 92% PFC 効率 90% 88% リンク電圧 (V) リンク電圧は 190V 以下は NG 最適リンク電圧は 200V 26

27 BLPFC AC/DC 回路部分軽負荷の状況 : 電源回路の固定周波数の PWM 制御での MOS スイッチロスにより効率が大幅に劣化する最適制御で効率改善できるのか? 軽負荷 + 固定周波数軽負荷 + 可変周波数軽負荷の場合 (Load rate :5%~20%) デジタル制御で PWM スイッチング周波数を変化によっての PFC AC/DC 回路の効率向上効果の検討提案 27

28 効率 % BLPFC AC/DC AC 入力電圧 Vin=100V リンク電圧 (PFC 出力電圧 )400V 固定従来の固定周波数 100.0% 95.0% 90.0% 85.0% 80.0% 75.0% 0% 5% 10% 15% 20% 25% 負荷率 % 200KHz 190KHz 180KHz 170KHz 160KHz 150KHz 140KHz 130KHz 120KHz 110KHz 100KHz 28

効率 % BLPFC AC/DC 回路部分実験結果 @400V AC 入力電圧 Vin=100V リンク電圧 (PFC 出力電圧 )400V 固定従来の固定周波数 100.0% 95.0% 90.0% 85.0% 80.

29 効率 % BLPFC AC/DC AC 入力電圧 Vin=100V リンク電圧 (PFC 出力電圧 )400V 固定従来の固定周波数 100.0% 95.0% 90.0% 85.0% 80.0% 75.0% 0% 5% 10% 15% 20% 25% 負荷率 % 200KHz 190KHz 180KHz 170KHz 160KHz 150KHz 140KHz 130KHz 120KHz 110KHz 100KHz 29

効率 % BLPFC AC/DC 回路部分周波数最適変化の結果 94.0% 92.

30 効率 % BLPFC AC/DC 回路部分周波数最適変化の結果 94.0% 92.0% AC 入力電圧 Vin=100V リンク電圧 (PFC 出力電圧 )400V 固定従来の周波数は固定されている 90.0% 88.0% 86.0% 84.0% 82.0% 80.0% 0% 5% 10% 15% 20% 25% 負荷率 % LOAD 最適周波数 5%-10% 150kHz 10%-15% 170kHz 15%-20% 190kHz 20%~ 200kHz プログラムで実現! 30

31 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 31

PSFB DC/DC 回路部分 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) PWM 固定周波数効率低 @

32 PSFB DC/DC 回路部分 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) PWM 固定周波数軽負荷 (10%~20% 負荷 ) 解決方法軽負荷 Phase Shift Full Bridge DC/DC Circuit 32

33 PSFB DC/DC 回路部分 VMC Control Flow PWM Drive Module 2pole 2zero control 3 Frequency ADC Drive Module 2 Frequency Iout 1 赤い部分が本実験のプログラム追加部分 33

34 PSFB DC/DC 回路部分 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) 異なる PWM 周波数においての DC/DC 回路効率効率 87% 実験結果 86% 85% 84% 83% 100kHz 90kHz 80kHz 70kHz 最適 82% 81% 80% 79% 10% 12% 14% 16% 18% 20% 10%~20% Load Rate 軽負荷 : スイッチング周波数を 70kHz に変更する 50% 負荷重負荷 : スイッチング周波数を 100kHz に戻すプログラムで実現! 34

35 OUTLINE 研究背景目的電源効率劣化の原因研究方法 BLPFC AC/DC 変換回路部の検討リンク電圧最適可変 50% 負荷 ) PWM( スイッチング周波数 ) の最適可変 (@ 5%~20% 負荷 ) PSFB DC/DC 変換回路部の検討 PWM( スイッチング周波数 ) の最適可変 (@10%~20% 負荷 ) まとめ 35

36 まとめ現段階の成果従来リンク電圧高い + PWM 固定周波数提案リンク電圧低減 ( 低昇圧比 ) + PWM 周波数リアル可変デジタル制御 AC/DC リンク電圧可変 : 効率負荷 AC/DC PWM 周波数可変 : 効率負荷 DC/DC PWM 周波数可変 : 効率負荷最終目標電源回路 (PFC AC/DC+DC/DC) % of Rated Load 10% 20% 50% 100% TITANIUM 90% 94% 96% 91% 問題点 PFC AC/DC ボードと DC/DC ボードを繋がって全体的な効率の向上を検討する 36

37 謝辞日ごろご指導いただいています落合政司先生 ( 群馬大学客員教授サンケン電気技師長 ) 小堀康功先生 ( 群馬大学客員教授小山高専教授 ) に感謝をいたします

38 ご清聴ありがとうございました

39 Q1: なぜ PFC の入力電圧は (90V~265V) ですか? A: 国により一般家庭回路の電圧が違います例えば日本の場合は 100V でユーロッパなれば 220V ですそのため入力電圧は (90V~265V) すべて対応しなければなりません Q2: 今回実験で 100V 入力を使う原因はなんですか? A: 日本の一般家庭回路の電圧 100V のため今回実験を使う電圧は 100V にしました今後は入力電圧の変化により効率にどの影響を与えるのがについて検討したいと考えています Q3: なぜ軽負荷を重視していますか? A: 従来の電源は 50% で動作する場合が多いため軽負荷時の効率は低いですしかしサーバ電源は N+1 方式により 20%~50% の軽負荷で動作する場合が多いので軽負荷でも効率が良い電源を開発するのが今回の目的です

40 Q4: サーバ電源の N+1 運転方式について説明してください A:N+1 運転方式とは従来の電源ユニットの N よりもう一つの電源を並列することです例えば負荷が 100W 必要の場合 2 つ 50W の電源以外もう一つの 50W の電源を並列します若し一つの電源が故障しても残りの電源で装置に電力を供給し続けることができる運転方法ですこのような方式は N+1 運転方式と呼ばれています Q5: 今回のリンク電圧の検討は 50% に限られていますが負荷が変動する場合リンク電圧も変わりますか? A: 負荷が変動する場合リンク電圧の最適値の選択ほうほうは今後の課題の一つです Q6: 今までの成果は? A: 提案手法により従来の電源効率より大幅の改善が明らかに変わりました今後は二つのボードを繋げて80PLUSの最高認定を実現したいと思います

PFC回路とAC-DC変換回路の研究

PFC回路とAC-DC変換回路の研究第 2 回電気学会東京支部栃木群馬支所合同研究発表会 2012/2/29 EG1112 PFC 回路と ACDC 変換器村上和貴小堀康功邢林高虹小野澤昌徳小林春夫高井伸和新津葵一 ( 群馬大学 ) Outline 研究背景と目的 PFCについて従来 PFC 付 ACDC 変換器新提案 PFC 付 ACDC 変換器シミュレーションによる検討まとめ Outline 研究背景と目的 PFCについて

DSP用いたスイッチング電源回路 軽負荷場合の効率向上手法の検討

DSP用いたスイッチング電源回路軽負荷場合の効率向上手法の検討