請 求 項 1 単 結 晶 半 導 体 からなる 支 持 基 板 に 多 孔 質 半 導 体 層 を 形 成 する 工 程 と 前 記 支 持 基 板 上 に 前 記 多 孔 質 半 導 体 層 を 介 して 単 結 晶 半 導 体 層 を 形 成 する 工 程 と 前 記 単 結 晶 半 導 体 層 の 表 面 に 絶 縁 層 を 形 成 し 表 示 領 域 の 絶 縁 層 を 残 して 周 辺 回 路 領 域 の 絶 縁 層 を 除 去 し 半 導 体 エピタキシャル 成 長 により 前 記 表 示 領 域 に 多 結 晶 半 導 体 層 を 前 記 周 辺 回 路 領 域 に 単 結 晶 半 導 体 層 を それぞれ 形 成 する 工 程 と 前 記 支 持 基 板 を 前 記 多 孔 質 半 導 体 層 から 分 離 する 工 程 と [Claim 1] a process of forming a porous semiconductor layer on a support substrate made of a single crystalline semiconductor, a process of forming a single crystalline semiconductor layer on said support substrate via said porous semiconductor layer, a process of forming an insulating layer on a surface of said single crystalline semiconductor layer and subsequently removing the insulating layer in the peripheral circuit region while leaving the insulating layer in the display region in order to form a polycrystalline semiconductor layer in said display region and a single crystalline semiconductor layer in said peripheral circuit region, respectively by semiconductor epitaxial growth, a process of separating said support substrate from said porous semiconductor layer, 請 求 項 2 それぞれ 単 結 晶 半 導 体 からなる 種 子 基 板 および 支 持 基 板 の 両 方 に 多 孔 質 半 導 体 層 を 形 成 する 工 程 と 前 記 種 子 基 板 および 支 持 基 板 の 両 方 に それぞれ 前 記 多 孔 質 半 導 体 層 を 介 して 単 結 晶 半 導 体 層 を 形 成 する 工 程 と
前 記 種 子 基 板 および 支 持 基 板 の 少 なくとも 一 方 に 前 記 単 結 晶 半 導 体 層 を 介 して 絶 縁 層 を 形 成 する 工 程 と 前 記 種 子 基 板 および 支 持 基 板 を 前 記 絶 縁 層 の 形 成 面 で 貼 り 合 わせる 工 程 と 前 記 種 子 基 板 を 同 種 子 基 板 の 多 孔 質 半 導 体 層 から 分 離 する 工 程 と 前 記 種 子 基 板 の 分 離 により 露 出 した 前 記 単 結 晶 半 導 体 層 の 表 面 を 少 なくとも 水 素 アニー ル 処 理 によりエッチングして 平 坦 化 する 工 程 と このエッチングした 単 結 晶 半 導 体 層 の 表 面 に 絶 縁 層 を 形 成 し 表 示 領 域 の 絶 縁 層 を 残 し て 周 辺 回 路 領 域 の 絶 縁 層 を 除 去 し 半 導 体 エピタキシャル 成 長 により 前 記 表 示 領 域 に 多 結 晶 半 導 体 層 を 前 記 周 辺 回 路 領 域 に 単 結 晶 半 導 体 層 をそれぞれ 形 成 する 工 程 と 前 記 支 持 基 板 を 同 支 持 基 板 の 多 孔 質 半 導 体 層 から 分 離 する 工 程 と [Claim 2] a process of forming a porous semiconductor layer both on a seed substrate and support substrate, each made of a single crystalline semiconductor, a process of forming a single crystalline semiconductor layer both on said seed substrate and support substrate, respectively via said porous semiconductor layer, a process of forming an insulating layer via said single crystalline semiconductor layer on at least one of said seed substrate or support substrate, a process of bonding said seed substrate and support substrate at the surface forming said insulating layer, a process of separating said seed substrate from the porous semiconductor layer of the same seed substrate, a process of flattening the surface of said single crystalline semiconductor layer which has been exposed by separating said seed substrate, by etching at least with a hydrogen annealing treatment, a process of forming an insulating layer on the etched surface of the single crystalline semiconductor layer and [subsequently] removing the insulating layer in the peripheral circuit region while leaving the insulating layer in the display region in order to form a polycrystalline semiconductor layer in said display region and a single crystalline semiconductor layer in said peripheral circuit region, respectively by semiconductor epitaxial crystallization,
a process of separating said support substrate from said porous semiconductor layer on the same support substrate, 請 求 項 3 単 結 晶 半 導 体 からなる 支 持 基 板 の 表 面 に 絶 縁 層 を 形 成 し 表 示 領 域 の 絶 縁 層 を 残 して 周 辺 回 路 領 域 の 絶 縁 層 を 除 去 し 半 導 体 エピタキシャル 成 長 により 前 記 表 示 領 域 に 多 結 晶 半 導 体 層 を 前 記 周 辺 回 路 領 域 に 単 結 晶 半 導 体 層 を それぞれ 形 成 する 工 程 と 前 記 支 持 基 板 の 所 定 深 さにイオン 注 入 層 を 形 成 する 工 程 と 剥 離 用 アニール 処 理 を 行 う 工 程 と 前 記 支 持 基 板 を 前 記 イオン 注 入 層 の 歪 部 から 分 離 する 工 程 と [Claim 3] a process of forming an insulating layer on the surface of a support substrate made of a single crystalline semiconductor and subsequently removing the insulating layer in the peripheral circuit region while leaving the insulating layer in the display region in order to form a polycrystalline semiconductor layer in said display region and a single crystalline semiconductor layer in said peripheral circuit region, respectively by semiconductor epitaxial crystallization, a process of forming an ion injection layer at a specified depth in said support substrate, a process of performing a separation type annealing treatment, a process of separating said support substrate from the strained section of said ion injection layer,
請 求 項 4 単 結 晶 半 導 体 からなる 種 子 基 板 にイオン 注 入 層 を 形 成 する 工 程 と 単 結 晶 半 導 体 からなる 支 持 基 板 に 絶 縁 層 を 形 成 する 工 程 と 前 記 種 子 基 板 のイオン 注 入 層 と 前 記 支 持 基 板 の 絶 縁 層 とを 貼 り 合 わせ 熱 処 理 により 前 記 イオン 注 入 層 と 絶 縁 層 とを 共 有 結 合 させて 単 結 晶 半 導 体 層 を 形 成 する 工 程 と 剥 離 用 ア ニール 処 理 を 行 い 前 記 種 子 基 板 を 同 種 子 基 板 のイオン 注 入 層 の 歪 部 から 分 離 する 工 程 と 少 なくとも 水 素 アニール 処 理 により 前 記 単 結 晶 半 導 体 層 の 表 面 をエッチングして 平 坦 化 する 工 程 と このエッチングした 単 結 晶 半 導 体 層 の 表 面 に 絶 縁 層 を 形 成 し 表 示 領 域 の 絶 縁 層 を 残 し て 周 辺 回 路 領 域 の 絶 縁 層 を 除 去 し 半 導 体 エピタキシャル 成 長 により 前 記 表 示 領 域 に 多 結 晶 半 導 体 層 を 前 記 周 辺 回 路 領 域 に 単 結 晶 半 導 体 層 を それぞれ 形 成 する 工 程 と 前 記 支 持 基 板 の 所 定 深 さにイオン 注 入 層 を 形 成 する 工 程 と 剥 離 用 アニール 処 理 を 行 う 工 程 と 前 記 支 持 基 板 を 前 記 イオン 注 入 層 の 歪 部 から 分 離 する 工 程 と [Claim 4] a process of forming an ion injection layer on a seed substrate made of a single crystalline semiconductor, a process of forming an insulating layer on a support substrate made of a single crystalline semiconductor, a process of forming a single crystalline semiconductor layer by bonding an ion injection layer of said seed substrate on the insulating layer of said support substrate, and subsequently by forming a covalent bonding between said ion injection layer and the insulating layer with a heat treatment, a process of separating said seed substrate from the strained section of the ion injection layer of the same seed substrate by performing a separation type annealing treatment, a process of flattening by etching the surface of said single crystalline semiconductor layer at least with a hydrogen annealing treatment, a process of forming an insulating layer on the etched surface of the single crystalline semiconductor layer and subsequently removing the insulating layer in the peripheral circuit region while leaving the insulating layer in the display region in order to form a polycrystalline semiconductor layer in said display region and a single crystalline semiconductor layer in said peripheral circuit region,
respectively by semiconductor epitaxial crystallization, a process of forming an ion injection layer at a specified depth in said support substrate, a process of performing a separation type annealing treatment, a process of separating said support substrate at the strained section of said ion injection layer, 請 求 項 5 単 結 晶 半 導 体 からなる 種 子 基 板 にイオン 注 入 層 を 形 成 する 工 程 と 単 結 晶 半 導 体 からなる 支 持 基 板 に 多 孔 質 半 導 体 層 を 形 成 する 工 程 と 前 記 支 持 基 板 上 に 前 記 多 孔 質 半 導 体 層 を 介 して 単 結 晶 半 導 体 層 を 形 成 する 工 程 と 前 記 単 結 晶 半 導 体 層 上 に 絶 縁 層 を 形 成 する 工 程 と 前 記 種 子 基 板 のイオン 注 入 層 と 前 記 支 持 基 板 の 絶 縁 層 とを 貼 り 合 わせ 熱 処 理 により 前 記 種 子 基 板 のイオン 注 入 層 と 前 記 支 持 基 板 の 絶 縁 層 とを 共 有 結 合 させて 単 結 晶 半 導 体 層 を 形 成 する 工 程 と 剥 離 用 アニール 処 理 を 行 い 前 記 種 子 基 板 を 前 記 イオン 注 入 層 の 歪 部 から 分 離 する 工 程 と 少 なくとも 水 素 アニール 処 理 により 前 記 単 結 晶 半 導 体 層 の 表 面 をエッチングして 平 坦 化 する 工 程 と このエッチングした 単 結 晶 半 導 体 層 の 表 面 に 絶 縁 層 を 形 成 し 表 示 領 域 の 絶 縁 層 を 残 し て 周 辺 回 路 領 域 の 絶 縁 層 を 除 去 し 半 導 体 エピタキシャル 成 長 により 前 記 表 示 領 域 に 多 結 晶 半 導 体 層 を 前 記 周 辺 回 路 領 域 に 単 結 晶 半 導 体 層 を それぞれ 形 成 する 工 程 と 前 記 支 持 基 板 を 前 記 多 孔 質 半 導 体 層 から 分 離 する 工 程 と [Claim 5] a process of forming an ion injection layer on a seed substrate made of a single crystalline semiconductor,
a process of forming a porous semiconductor layer on a support substrate made of a single crystalline semiconductor, a process of forming a single crystalline semiconductor layer via said porous semiconductor layer on said support substrate, a process of forming an insulating layer on said single crystalline semiconductor layer, a process of forming a single crystalline semiconductor layer by bonding the ion injection layer of said seed substrate with the insulating layer of said support substrate, and subsequently by forming a covalent bonding between said ion injection layer and the insulating layer using a heat treatment, a process of separating said seed substrate at the strained section of the ion injection layer of the same seed substrate by performing a separation type annealing treatment, a process of flattening by etching the surface of said single crystalline semiconductor layer at least using a hydrogen annealing treatment, a process of forming an insulating layer on the etched surface of the single crystalline semiconductor layer and subsequently removing the insulating layer in the peripheral circuit region while leaving the insulating layer in the display region in order to form a polycrystalline semiconductor layer of said display region and a single crystalline semiconductor layer in said peripheral circuit region, respectively by semiconductor epitaxial crystallization, a process of separating said support substrate from said porous semiconductor layer,