Microsoft Word - Bellnix Power Management Reference Guide for Altera080604†c

Transcription

1 Power Supply Technical Application Note for Altera s FPGAs 1 Power Supply Technical Application Note for Altera FPGAs

2 Contents 1 FPGA の進化と電源電圧 FPGA 周りの電源トラブル DC / DC コンバータから FPGA までのラインドロップ FPGA の急激な電流変化による影響 配線インダクタンスの影響 グランドバウンス デカップリングコンデンサ FPGA の起動時の問題 供給電源の電圧精度 電源の設定偏差 電源の安定度 動的負荷変動特性 ( トランジェント特性 ) リップルノイズの影響 FPGA 周りの電源設計 集中電源と分散電源 POL の必要性 小型 高効率の重要性 高速応答とデカップリングコンデンサ コンバータの特性と選定時の注意点 出力電圧設定偏差 入力変動率 負荷変動率 出力電圧可変範囲 リモートセンシング 入力電流と効率 起動時間 立ち上がり時間 動的負荷変動特性 BSV シリーズ BSV-H 22A シリーズ概要 BSV-H 22A の特徴 BSV-H 22A シリーズの仕様 BSV-H シリーズ概要 BSV-H シリーズの特徴 BSV-H シリーズの仕様 BSV-micro シリーズ概要 BSV-m3,m6,m8 の特徴 BSV-micro シリーズの仕様 /57 Power Supply Technical Application Note for 2/ Altera FPGAs

3 5-4 BSV シリーズ概要 BSV の特徴 BSV シリーズの仕様 BSV シリーズを使用した設計例 BSV シリーズの標準的な使い方 出力電圧可変方法 BSV-3.3S6R(D)(S)A の場合 BSV-m3,m6,m8 の場合 BSV-3.3S12RH の場合 BSV-1.5S12RH の場合 BSV-1.5S22RH の場合 シーケンス制御の構成例 BSV-H 応用回路例 BSV-H & BSV-m 応用回路例 BSV-H & BSV 応用回路例 BSV Series Specification BSV-3.3S6RDA 特性データ BSV-3.3S3RM 特性データ BSV-3.3S6RM 特性データ BSV-3.3S8RM 特性データ BSV-3.3S12RH 特性データ BSV-1.5S12RH 特性データ BSV-1.5S22RH 特性データ 推奨電源一覧 Selection Table for Cyclone II Selection Table for Cyclone III Selection Table for Arria GX Selection Table for Stratix GX Selection Table for Stratix II Selection Table for Stratix II GX Selection Table for Stratix III...54 Summary...56 Reference...56 Power Supply Technical Application Note for Altera FPGAs 3/57

4 1 FPGA の進化と電源電圧 FPGA に代表される高機能 高性能な LSI は年々高集積化 高密度化と共に 電源電圧の低電圧化が進んでいます まず プロセス技術の進歩により高密度化を実現した結果 同じチップ面積であればより多くの回路を実装することが可能になります また 同じ回路であればより小さなチップ面積で従来の機能を実現できるため低コスト化が可能になります しかし 高密度化が進み 実装するロジック数が増えれば その分だけ動作に必要な電流も多くなります その結果 消費する電流による発熱が無視できなくなります そこで 発熱を抑えるためには 1 素子あたりの消費電流を少なくすることが必須となります 消費電流を少なくするためには 様々な方法があります その一つが 電源電圧の低電圧化です 電源電圧を低くすると 消費電流もほぼ比例して低くなり 消費電力の観点から見れば大きな省電力化の効果があります 一般的に電源電圧が 1 / 2 になれば消費電力は 1 / 4 になります さらに 低電圧化することによって高速動作が容易になるというメリットもあります 以上のような背景から高機能 FPGA の低電圧化が進んでいます しかし 電源電圧が低くなると外部とのインターフェースで問題が出てきます 既存のシステムとの共存を可能にするためには高い電圧のインターフェースも実現できなければなりません このような理由から 多くの高機能 FPGA は 2 系統以上の電源電圧が存在しています これらの FPGA の内部 ( V CCINT ) は低電圧で動作させることで高いパフォーマンスを実現し 外部とのインターフェース部分は インターフェースに適した電源電圧 ( V CCIO ) で動作させています Altera デバイスのプロセスルールとコア電圧の変遷についてまとめたものを図 1 に示します 図 1 プロセスルールの進化とコア電圧の変遷 4/57 Power Supply Technical Application Note for 4/ Altera FPGAs

5 2 FPGA 周りの電源トラブル 最新の FPGA は電源電圧が低いだけではなく 高機能化と共に 高速動作が可能になっています これらのことが 電源周りの設計を難しくしており トラブルの原因となっています したがって 電源周りの設計にあたっては電源周りで発生する電気的特性をしっかりと理解することが重要です FPGA 周りの電源トラブルについて整理してみると以下のようなことが考えられます 2-1 DC / DC コンバータから FPGA までのラインドロップ DC / DC コンバータと FPGA との間には配線が存在します PCB 上では 銅箔のパターンによって配線されるため パターンの厚みや幅 長さによって電気抵抗が存在します パターンによる配線が長いとラインドロップ ( 電圧降下 ) により FPGA の電源端子電圧は低下します FPGA のコア電圧 ( V CCINT ) が低電圧の場合 それに伴い電源電圧の許容範囲の絶対値も小さく 電圧降下も無視できません 電圧降下による影響を少なくするには コンバータの実装位置が非常に重要で できるだけ負荷である FPGA の近傍に実装することを推奨します 2-2 FPGA の急激な電流変化による影響 FPGA は 消費電流が常に変化します FPGA の消費電流が急激に増加すると過渡的に電源電圧は低下します また 電流が急激に低下すると電源電圧は過渡的に上昇します このような場合でも FPGA に供給する電圧は許容範囲内でなければなりません もし 許容範囲を超えて電圧レベルが低下してしまった場合 FPGA の書き込みエラーやビット反転 ビット落ちなどの障害が発生してしまうことがあります 図 2 に負荷の急変時における電圧の変動例を示します 負荷急変時の電源電圧特性は使用する DC / DC コンバータとデカップリングコンデンサ等によって左右されます 2-3 配線インダクタンスの影響 インダクタンスに流れる電流が急激に変化した場合 インダクタンスの両端にはその電流変化を妨げる方向に起電力が発生します これは 配線によって形成されている配線インダクタンスも同様です つまり FPGA の電流が急激に変化した場合 その電流が流れる配線のインダクタンス成分にも 同様の電圧が発生し これは電圧ディップとして観測されます 図 2 における急峻な電圧変化が電圧ディップに相当します Power Supply Technical Application Note for Altera FPGAs 5/57

6 ICC 電流スルーレート A/μs コンデンサから電流供給される期間 静的な電圧低下パターンの抵抗成分による電圧降下 VCC 電源の応答の遅延による電圧降下 インダクタンス成分による電圧ドロップ 電圧許容範囲の最低レベル 図 2 負荷変動時の電源電圧の変化 2-4 グランドバウンス 6/62 電源パターンの配線インダクタンスや抵抗成分により 電源電圧が影響を受けることは 2-1 から 2-3 で説明しましたが 電源電圧の基準を決めるグランドラインにおいても同様のことが発生します 一般的にはグランドラインは V と考えられています しかし 配線には抵抗成分やインダクタンス成分があり グランドの配線も例外ではありません そして FPGA に急激な電流変化があるとその電流は FPGA のグランド端子からグランドパターンを通ってデカップリングコンデンサの 側端子へ また DC / DC コンバータの 端子へ電流が帰って行きます このような電流の通る経路をリターンカレントのパスといいます このとき 端子の電圧は正確に V ではなく配線に急激な電流が流れることによって の電圧は均一ではなく 電流を供給している FPGA の 端子は他の 端子よりも電圧が高くなっていることになります 同様に電流が流れていたものが急に停止すると FPGA の ラインの電圧は他の 端子よりも電圧が低くなっている可能性があります このような現象をグランドバウンスといいます グランドバウンスは ラインの電圧が均一でないためにデジタル回路における信号のスレショルドレベルが見かけ上変化したような状態になります 例えば FPGA のデータ出力が L レベルの時にグランドバウンスが発生し FPGA の 電位が上昇すると 他の IC では FPGA の L レベルの信号を H と判断してしまう場合があります このようなことが発生すると システムは正常に動作できなくなります したがって ラインの配線は電源ライン同様 細心の注意が必要です 6/57 Power Supply Technical Application Note for 6/ Altera FPGAs

7 2-5 デカップリングコンデンサ FPGA の電源回路には 配線インダクタンスの影響を低減するために デカップリングコンデンサを使用します デカップリングコンデンサを使用することでノイズや急峻な電流変化の影響を抑えることができます 2-6 FPGA の起動時の問題 FPGA の起動時においては 様々な問題があります まず FPGA を正常に立ち上げるためには 電源の投入順序 ( シーケンス ) の問題があり 各デバイスの指定した順序で投入する必要があります さらに 電源投入時の立ち上がり時間にも制約があります 各デバイスの推奨動作範囲内の電源投入時間を厳守する必要があり 電圧の立ち上がり方も単調増加でなければなりません これらの制約は 現在では一般的な設計手法ですが 電源回路を自作した場合や FPGA への使用を想定していない DC / DC コンバー悪い例 1 タを用いる場合には 起動時の特性に問題が発生する場合が想定されるため あらかじめ電源の特性をしっかりと理解しておく必要があります 図 3 に立ち上がり波形の例を示します 次に FPGA の起動時には 起動後の定常時に比べ悪い例 2 て大きな電流が流れます パワーアップカレント ( 突入電流 ) と呼ばれるもので DC / DC コンバータの電流容量が不足すると FPGA が起動できない可能性があります したがって この電流が供給できる DC 良い例単調増 / DC コンバータを用意する必要があります 起動時において 供給電流が不足してしまうと 電圧の立ち上がりカーブが直線的でなくなってしまい パワーオンリセッ 1 ms 以内ト後の初期化中に電圧を維持できなくなるなどの障害が発生し コンフィグレーションエラーの原因になりま図 3 電源電圧の立ち上がりの例す したがって DC / DC コンバータの選定に当たっては 起動時に十分な電流を供給できる電流容量のものを選定する必要があります 7/62 Power Supply Technical Application Note for Altera FPGAs 7/57

8 2-7 供給電源の電圧精度 FPGA の供給電源電圧は 各デバイスの推奨動作範囲を超えないようにする必要があります 許容電圧を超える要因として供給電源である DC / DC コンバータの電圧精度が考えられ 下記のような原因が考えられます 電源の設定偏差 DC / DC コンバータの出力電圧は 公称値に対して設定偏差があり 定常出力時において許容範囲の中間に出力電圧レベルがあるとは限りません 電源の安定度 DC / DC コンバータは 出力電流により出力電圧が変動し この変動分を負荷変動 ( Load Regulation ) といい 入力電圧の変化に対する出力電圧の変動分を入力変動 ( Line Regulation ) といいます これらの電圧変動も許容範囲を超える要因となります また 実動作時には配線による電圧低下が発生し 特に低電圧大電流回路では無視できない値になります 動的負荷変動特性 ( トランジェント特性 ) 負荷である FPGA の消費電流が急峻に変化すると それに伴い電源電圧が一時的に変動します DC / DC コンバータの出力端子においても過渡的な電圧応答が間に合わず 電圧変動が発生します これを動的負荷変動又はトランジェント特性といいます 2-8 リップルノイズの影響 DC / DC コンバータは 内部で MOS-FET の高速スイッチングを行うことで 出力電圧を安定化しています その為 電源の出力にはリップルノイズが含まれています このリップルノイズによってデバイスの推奨動作範囲を超える可能性があります しかし 実際の PCB 上では DC / DC コンバータから FPGA までの配線インダクタンスや デカップリングコンデンサによって リップルノイズは減衰するため 問題とならないことが多いと考えられます ( 図 4 参照 ) 一方 FPGA 内部の PLL や SERDES に供給する電源については 特に低ノイズの電圧を供給する必要があります 8/57 Power Supply Technical Application Note for 8/ Altera FPGAs

9 PLL や SERDES にノイズが大きい電圧を供給すると PLL で生成されるクロック信号やシリアライザーから出力されるシリアル信号のジッタが増大し FPGA とインターフェースしている DDR メモリや外部 SERDES などとの間で転送エラーが発生する可能性があります よって PLL や SERDES に供給する電圧のノイズには注意が必要です DC-DC コンバータのノイズ 配線インダクタンス配線インピーダンス DC-DCコンバータ R1 L1 + 入力 +Vin +Vout R6 L6 R8 L8 R11 L11 R14 L14 負荷 5 R2 4 R8 R1 R13 Icc +Vcc Ein L2 + 4 C1 R4 R5 L8 3 L1 2 L13 1 C2 C3 C4 FPGA R3 L3 L4 L5 R7 L7 R9 L9 R12 L12 R15 L15 配線インダクタンス 配線インダクタンス 配線インダクタンス 配線インピーダンス 配線インピーダンス 配線インピーダンス (a) DC / DC コンバータのノイズは FPGA 側に行くと減衰します FPGA のノイズ 配線インダクタンス配線インピーダンス DC-DCコンバータ R1 L1 + 入力 +Vin +Vout R6 L6 R8 L8 R11 L11 R14 L14 負荷 5 R2 4 R8 R1 R13 Icc +Vcc Ein L2 + 4 C1 R4 R5 L8 3 L1 2 L13 1 C2 C3 C4 FPGA R3 L3 L4 L5 R7 L7 R9 L9 R12 L12 R15 L15 配線インダクタンス 配線インダクタンス 配線インダクタンス 配線インピーダンス 配線インピーダンス 配線インピーダンス (b) FPGA のノイズは DC / DC コンバータ側に行くと減衰します 図 4 DC / DC コンバータが発生するリップルノイズと FPGA の発生するノイズ Power Supply Technical Application Note for Altera FPGAs 9/57

10 3 FPGA 周りの電源設計 この章では電源周りの設計手法について紹介します 3-1 集中電源と分散電源 POL の必要性 従来の設計方法では 電源回路は一箇所にまとめて配置し必要な負荷まで配線することで電源供給を実施していました このような方法を 集中給電方式と呼んでいます 集中給電方式とは 入力供給電源に近いところに DC / DC コンバータや電源回路を配置し そこから各負荷に対して配線を通して電源を供給する方式です しかし 従来の集中給電方式は 2 で紹介したようなトラブルの要因となる恐れがあります このトラブルを回避するひとつの方法として分散給電方式があります 分散給電方式とは 負荷に対して最適な位置に DC / DC コンバータや電源回路を配置する方式です 分散給電方式を用いることで 電源と FPGA との距離を短くすることができます それによって配線による電圧低下や配線インダクタンスによる過度的な電圧変化の影響を低減することができます そして この分散給電の考え方をさらに発展させ 負荷となる各デバイスのすぐ傍に DC / DC コンバータを配置する POL ( Point of Load ) という手法があり POL を実現するコンバータを POL タイプの DC / DC コンバータと呼んでいます POL タイプの DC / DC コンバータは デバイスのすぐ傍に配置することを想定していますので 従来の DC / DC コンバータと比較して より小型 高効率化 高速応答特性が要求されます ISOLATED DC-DC Converter DDR DSP ASSP FPGA DRAM DRAM DRAM ISOLATED DC-DC Converter DDR FPGA Prosesser Centralized Power Architecture DSP ASSP ISOLATED DC-DC Converter DDR FPGA DRAM DRAM DRAM Non-ISOLATED POL DC/DC Converter DDR FPGA Prosesser Distributed Power Architecture 図 5 分散給電方式と集中給電方式 1/57 Power Supply Technical Application Note for 1/ Altera FPGAs

11 3-2 小型 高効率の重要性 DC / DC コンバータをデバイスのすぐ傍に配置することは 配線による電圧降下や 急激な電流変化時の電圧変動を抑えることが容易になります しかし デバイスの近傍に DC / DC コンバータを配置するのは 一般的には非常に困難です その要因の一つに DC / DC コンバータの大きさにあります FPGA 等の高機能デバイスからは多数のデータバスやアドレスバスが出ています さらにそれらのバスは高速で動作するため DDR メモリ等の周辺 IC はできるだけ FPGA の近傍に配置し バスラインの距離もできるだけ短くすることが望まれます つまり FPGA の近傍は システムとして高速で安定動作させるためには非常に重要な場所であり その大部分を DC / DC コンバータが占有することは困難だと考えらます また 同様に大容量のデカップリングコンデンサがその場所を占有してしまうということも理想的ではありません 上記のような理由から POL タイプの DC / DC コンバータは モジュール自体が小型であり 外付けのデカップリングコンデンサが少なくても十分な高速応答を発揮できるような性能が必要になります それから 小型化のためには必然的に高効率であることも必要になります 電源の損失のほとんどは熱によって放射します POL タイプの DC / DC コンバータの場合には 自己発熱の問題だけでなく 発熱部品である FPGA にできるだけ熱的な影響を与えないようにすることも重要になります よって POL タイプの DC / DC コンバータは少しでも効率の高い製品が要求されます 以上のようなことから 小型 高効率 高速応答の POL タイプの DC / DC コンバータを選定することが安定した電源供給を実現するために非常に重要です また デカップリングコンデンサが少なくできることを始め その後の実装設計が容易になるなど多くのメリットがあります Power Supply Technical Application Note for Altera FPGAs 11/57

12 3-3 高速応答とデカップリングコンデンサ DC / DC コンバータから FPGA に電源を供給する部分の回路は 実際には配線等によるインダクタンスや抵抗分が存在しますので それらを加味すると図 6 に示すような回路となります ここで FPGA の電流が急激に立ち上がったとすると まず 1C4 から増加分の電流を供給し その後 2C3 3C2 4 DC / DC コンバータの順に電流を供給することになります このとき DC / DC コンバータから供給される電流は DC / DC コンバータの入力コンデンサから供給されますので 入力コンデンサ C1 は DC / DC コンバータの近くに配置する必要があります 配線インダクタンス配線インピーダンス DC-DCコンバータ R1 L1 + 入力 +Vin +Vout R6 L6 R8 L8 R11 L11 R14 L14 負荷 R2 4 R8 R1 R13 Icc +Vcc Ein L2 + C1 R4 R5 L8 3 L1 2 L13 1 C2 C3 C4 FPGA R3 L3 L4 L5 R7 L7 R9 L9 R12 L12 R15 L15 配線インダクタンス 配線インダクタンス 配線インダクタンス 配線インピーダンス 配線インピーダンス 配線インピーダンス 図 6 配線にはインダクタンスや抵抗分が存在する 負荷急変時における電源電圧の変動は一般に図 7 に示すような応答になります ここで ICC に対して VCC の最初の電圧低下部分は FPGA から間近のコンデンサまでのインダクタンス成分によるもので このレベルを抑えるには コンデンサの実装位置をできるだけ FPGA に近付けることでインダクタンス成分を下げる必要があります 次の電圧低下部分は DC / DC コンバータが応答するまでの間 デカップリングコンデンサより電流を供給しますので電圧は低下しコンバータが応答することで電圧は上昇に転じます この部分の電圧低下は デカップリングコンデンサの容量を大きくすることで改善することができます しかし デカップリングコンデンサの容量を2 倍にしても電圧低下は必ずしも 1 / 2 にはなりません 一般的な DC / DC コンバータではコンデンサ容量を大きくして電圧の低下が緩やかになると DC / DC コンバータの応答もそれに応じて遅くなることがありますので注意が必要です 12/57 Power Supply Technical Application Note for 12/ Altera FPGAs

13 DC-DC コンバータ 配線インダクタンス 負荷 + 入力 +Vin +Vout IL Icc +Vcc Ein C1 C2 FPGA デカップリングコンデンサ 立ち上がり電流スルーレート ICC DC-DC コンバータの応答時間 VCC コンバータが応答するまでの間 デカップリングコンデンサから電流供給するため電圧が低下する 配線インダクタンスと立ち上がりスルーレートにより電圧低下 IL ICC コンバータ内部の IL が ICC を超えたところで電圧は上昇に転じる 電圧回復期間は (IL-ICC) の差分によりコンデンサを充電することで電圧上昇 パルス幅を広げてから全開になるまでの時間 電圧低下を検出してパルス幅を広げるまでのコントロール回路の応答時間 図 7 デカップリングコンデンサの効果 Power Supply Technical Application Note for Altera FPGAs 13/57

14 4 コンバータの特性と選定時の注意点 4-1 出力電圧設定偏差 DC / DC コンバータには出力電圧が 3.3V のものであっても正確に 3.3V が出力されるわけではなく 実際の PCB 上では多少のばらつきがあります この原因は DC / DC コンバータ内の基準電圧に誤差があることや 電圧設定用の抵抗器に誤差があることが主な原因です この精度を高めるためには 基準電圧や抵抗器に高精度のものを使用することが一般的ですが さらに精度を高めるために トリミングによって電圧を合わせこむ方法があります 4-2 入力変動率 負荷変動率 DC / DC コンバータの出力電圧は 一定電圧となるよう制御されているものですが 条件によって多少変動します 入力電圧の変化に対する変動分を入力変動 ( Line Regulation ) といい 出力電流の変化に対する変動分を負荷変動 ( Load Regulation ) といいます DC / DC コンバータは一般的に電圧安定度が高いため 並列運転するためには特殊な電流バランス回路が必要になります しかし 負荷変動を故意に大きくしておくことで 容易に並列運転を行うことができます このような DC / DC コンバータを採用する場合には 負荷変動が許容できる範囲なのか否かを十分に検討しておく必要があります 4-3 出力電圧可変範囲 DC / DC コンバータの中には 外付け抵抗によって出力電圧を変更できるものがあります そして この出力電圧を変更可能な範囲を出力可変範囲といいます 可変できるコンバータの中には 出力電圧の微調整を目的としたものと 複数の電圧に対応できるように幅広い範囲で可変が可能なものがあります 出力電圧可変を行う場合 その可変用の端子は一般にノイズに弱い部分ですので 配線には十分注意をする必要があります ここにノイズが重畳されると そのノイズによって出力電圧が変動することになり 場合によっては異常発振を起こすこともあります また 出力電圧可変により出力電圧を低くすると 損失量は若干減りますが 効率としては低くなってしまいます 図 8 に効率の変化の一例を示します 14/57 Power Supply Technical Application Note for 14/ Altera FPGAs

15 図 8 出力電圧可変時効率特性の例 4-4 リモートセンシング DC / DC コンバータにはリモートセンシング端子を備えているものがあります DC / DC コンバータは出力電圧を一定電圧に保つように制御をしていますが DC / DC コンバータの出力から負荷までの距離が長い場合にはラインドロップが生じますので負荷端での電圧は一定にはなりません このような場合に リモートセンシング機能を持った DC / DC コンバータでは 負荷端の電圧を検出して その電圧が一定になるように制御を行うことができます しかし DC / DC コンバータの出力と負荷の間はあくまで配線で接続することが条件で 途中にインダクタンスやフィルタを入れることはできません これらの回路要素が途中に存在すると DC / DC コンバータのフィードバックループの位相特性が悪化し 過渡応答特性が悪化してしまい 異常発振することがあります 高速応答の POL タイプの DC / DC コンバータの場合には 配線によるインダクタンスとデカップリングコンデンサだけでも位相遅れの要因になります したがって 高速 POL を使用する場合には できるだけ負荷の近くに配置し リモートセンシングを行わないか リモートセンシングを DC / DC コンバータの出力端子に接続するようにして下さい Power Supply Technical Application Note for Altera FPGAs 15/57

16 センシングポイント Vin C1 +Vin +Vout (1) (4) +Sense (3) BSV-3.3S12RH Trim (7) on/off (9) (5,8) -Sense (6) R1 C2 Vout Load SW Open =On Short=Off センシングポイント 図 9 リモートセンシング 4-5 入力電流と効率 DC / DC コンバータは入力から電力の供給を受けて 出力に安定な電圧を供給します そして 入力から供給された電力の一部が DC / DC コンバータ内で損失となって消費されます 効率とは入力電力の何 % が出力電力となるかを表すものです 効率が高いということは 入力から供給された電力を効率よく出力に供給していることであり 又 DC / DC コンバータ内における損失が少なく発熱が少ないことを意味します 図 1 (a) に代表的な効率特性のグラフを示します データシートで効率として記載されているのは 一般的には定格電圧 定格出力の条件での効率です しかし グラフを見れば分かるように 効率は出力電流によって大きく変化します もし 実際のシステムの入力電流や発熱を把握する必要がある場合には 実際に使用する条件での効率を把握する必要があります DC / DC コンバータは 一般的には 定格電流時の効率よりも 5% 程度の出力時の効率の方が高くなっています したがって 定格電流付近で使用するよりも 定格に余裕を持たせて 5% から 7% 程度で使用した方がよりシステム全体としての効率も高く 発熱の点でも余裕を持った設計が可能です DC / DC コンバータの入力電流は 一般の電子部品とは異なった特性を持っています それは 入力電圧が高くなるほど入力電流は少なくなり 入力電圧が低くなるほど入力電流は多くなるということです したがって 入力電流の最大値を知るためには 最低入力電圧での入力電流を考える必要があります ( 図 1 (b) 参照 ) また DC / DC コンバータの入力電圧が最低入力電圧を下回った場合にはさらに大きな入力電流が流れる場合があります 特に 入力投入時においては 供給側の電源は V から電圧が上昇しますので DC / DC コンバータのもっとも大きな入力電流を供給できないと 供給側の入力電源が立ち上がらないことも考えられます 以上のことを考慮して入力供給電源やヒューズなどを選定する必要があります 16/57 Power Supply Technical Application Note for 16/ Altera FPGAs

17 (a) 効率特性 (b) 入力電流 - 入力電圧特性 図 1 効率特性の例 4-6 起動時間 立ち上がり時間 DC / DC コンバータは電源を投入してから出力電圧が立ち上がるまでに時間的な遅れがあります 図 11 に立ち上がり波形の例を示します 一般に入力電圧が投入されてから出力電圧が確立するまでを起動時間 出力電圧が立ち上がり始めてから設定電圧に達するまでの時間を立ち上がり時間と表現します DC / DC コンバータは電源投入時の起動特性と ON / OFF 端子による起動特性とでは起動時間が異なる場合があります Vin Vout1 遅延時間 立ち上がり時間 起動時間 図 11 立ち上がり特性の例 Power Supply Technical Application Note for Altera FPGAs 17/57

18 4-7 動的負荷変動特性 DC / DC コンバータの出力電流が急激に変化した場合の出力電圧の変動特性を動的負荷変動特性といいます 図 12 にその応答特性の例を示します 動的負荷変動特性は電圧変動値と応答時間とを一般的には問題にします しかし FPGA などの POL としての特性を考えた場合には出力電圧が定常状態に戻るまでの応答時間にはあまり意味がありません 重要なのは電圧が変動する大きさです 応答時間とは 定常状態に戻るまでの時間ではなく 戻り始めるまでの時間です 電源電圧が推奨動作範囲を逸脱した状態から脱して 回復の方向に向かっていれば FPGA の許容電圧範囲を超えることはないと考えられます ここからは電圧変動値はどのようにして決まるのかをご紹介します 出力電流が急激に増加すると まず DC / DC コンバータ内部の出力端に接続されているコンデンサから電流が供給されます そうすると 出力電圧は徐々に低下していきます その後 DC / DC コンバータのフィードバック制御により DC / DC コンバータは 電圧を上昇させる方向に制御します そして DC / DC コンバータ内部の平滑インダクタから供給する電流が出力電流を上回れば 余剰分の電流で出力端のコンデンサを充電し出力電圧は回復に向かいます ここまでの応答時間が非常に重要であり この時間が長いとその間に出力電圧はさらに低下することになります 出力電圧が回復に向かった後の応答時間については FPGA にとって問題とはなりません 逆に この時間を早くすることは過渡特性が不安定になったり出力電圧にリンギングが発生したりする恐れがあります つまり 出力電圧が回復に向かうまでの応答時間が POL 用 DC / DC コンバータにとって重要な要素であるといえます 以上のような理由で 出力電圧の低下は 出力電圧が回復に向かうまでの応答時間とコンバータ内部の出力端のコンデンサ容量によって決まることが理解できたと思います それでは もし応答時間が 2 倍かかるコンバータに出力容量に 2 倍の容量を用いた場合にどうなるかを説明します この場合 電圧の変動値は同じ値になります しかし 出力電圧が回復するまでの応答時間は明らかに違いがあります この場合 システムの設計者は高速応答のコンバータを選ぶのが賢明です 理由は以下の通りです これらの 2 つの DC / DC コンバータをそのまま使用している場合には性能差はないといえます しかし 外付けでデカップリングコンデンサを追加した場合には もともとのコンデンサ容量が少ない高速応答コンバータの方が大きな効果が得られます 例えば 高速応答コンバータの出力端コンデンサ容量の 2 倍のデカップリングコンデンサを付加すると 高速応答コンバータの場合はトータルのコンデンサ容量が 3 倍になりますので電圧の変動は 1 / 3 になります 一方 2 倍の応答時間のかかる DC / DC コンバータの場合にはコンデンサ容量は 2 倍にしかなりませんので電圧変動は 1 / 2 になり 高速応答コンバータと比べると性能に差が出てきます 18/57 Power Supply Technical Application Note for 18/ Altera FPGAs

19 以上のようなことから コンバータの選定時には 周辺部品についても考慮しておかないとトータル的なパフォーマンスが低下する可能性があります Vo 1 μ Vo 1 μ Io 1A/div Io 1A/div (a) 高速応答 POL ( BSV-H ) 図 12 動的負荷変動の例 (b) 一般の POL Power Supply Technical Application Note for Altera FPGAs 19/57

20 5 BSV シリーズ Bellnix 社が提供する BSV シリーズは分散給電方式を実現した FPGA に最適な DC-DC コンバータです BSV シリーズの高速負荷応答特性は FPGA の急激な負荷変動 ( di / dt ) に対して 16 ns という超高速応答を実現しています また 9% を超える効率によってヒートシンクの削減 基板スペースの最小化に有効です 低電圧対応 BSV シリーズは出力電圧.6V から対応可能 大電流対応最大 22A の出力電流に対応 出力電力最大 4W の出力電力に対応 高速負荷応答超高速スイッチング動作 ( 2-3 MHz ) により 16 ns という超高速負荷応答を実現 小型 薄型化縦 15 mm 横 24 mm 高さ 4 mm, 重量 2.6 g のコンパクトサイズ 高効率最大 93% の超高効率によりヒートシンクを削減 シーケンス制御機能 On / Off 制御機能 P-Good 出力 ( 出力電圧モニタ ) タイムシーケンス機能などを搭載 これらの特徴的な機能を用いることで高機能 高集積化された最先端 FPGA Stratix III デバイスの電源を安定供給することができます 従来までの DC-DC コンバータにあった問題を解決し FPGA の駆動を容易に実現します 2/57 Power Supply Technical Application Note for 2/ Altera FPGAs

21 Table 1. Bellnix Recommended DC/DC Converters for FPGA Serise Input Vdc Output Vdc output A Ripple & Noise mvpp Efficiency % ( typ ) 1.5V 時 3.3V 時 Package BSV-1.5S22RH x 23.x 4. SMD BSV-1.5S12RH BSV-3.3S12RH x 16.5 x 4.2 SMD BSV-3.3S8RM BSV-3.3S6RM BSV-3.3S3RM x 15. x 4. SMD BSV-3.3S6RA x x 6. SMD, DIP, SIP Power Supply Technical Application Note for Altera FPGAs 21/57

22 5-1 BSV-H 22A シリーズ概要 BSV-H 22A シリーズは小型 ( mm ) 軽量 ( 4.g ) で 22A 出力を実現する超高効率なステップダウン DC-DC コンバータです 低出力電圧 大電流出力に対応した FPGA デバイスに最適な DC-DC コンバータです 同期整流方式による高効率 超高速応答の実現 外付部品の削減とヒートシンクの削除による省スペース化 SMD パッケージを採用した超小型 薄型のモジュールによってボトムマウントも可能にします BSV-H 22A シリーズはすべての面で従来の DC-DC コンバータを超える性能と特徴を提供しています BSV-H 22A の特徴 超小型 27. mm x 23. mm 超薄型 4. mm 非絶縁型コンバータ 入力低電圧ロックアウト 高速負荷応答 低出力電圧可能 (.6V~) 出力設定精度 ±1% On / Off 制御機能付 超高効率 出力電圧調整可能 過電流保護回路付 表面実装パッケージ ( SMD ) 外付コンデンサ不要 動作温度 -4 から +85 ヒートシンク不要 ( 温度ディレーティング要 ) 22/57 Power Supply Technical Application Note for 22/ Altera FPGAs

23 5-1-2 BSV-H 22A シリーズの仕様 Table 2. BSV-H 22A 定格 Input Output Output Adjustable Ripple & Noise Efficiency Model Package Vdc Vdc A Vdc mvpp % ( typ ) BSV-1.5S22RH SMD Table 3. BSV-H 22A 仕様 (1) 定格入力電圧 / 範囲 Table 2 参照 定格出力電圧 +1.5V ( Trim 端子オープン時 ) 出力電圧設定精度 1.5V ±1. % ( ±.15V ) 出力電圧可変範囲 Table 2 参照 (1) 入力変動.5% typ. ( 定格出力 入力電圧範囲 V の変動に対して ) 負荷変動.5% typ. ( 定格入出力電圧 負荷 - 22A の変動に対して ) 温度変動 ±.2% / typ. ( 入出力定格 動作温度 -4 から +35 の変化に対して ) リップル ノイズ効率 3mVp-p typ. ( 入出力定格 Bw=2MHz ) 9% ( 入力定格 Vout=1.5V Iout=11A 周囲温度 25 ±5 ) 87% ( 入力出力定格 周囲温度 25 ±5 ) 過電流保護回路 定格負荷電流の15% 以上にて動作 自動復帰型 但し長時間の短絡状態は避けてください 過電圧保護回路 なし スタンバイ電流.2mA typ. ( Vin=5V, On / Off 端子 - 端子間ショート ) リモート On / Off 9pin ( On / Off ) - 8pin ( ) ( 内部にて22kΩの抵抗で +Vin 端子と接続してあります ) 端子間 [ オープン : 出力 On, ショート : 出力 Off ] 正常出力時 : High P Good 信号 出力低下時 : Low オープンドレイン リモートセンシング あり 動作温度範囲 動作温度 -4 から +85 ( データシートをご覧下さい ) 保存温度範囲 保存温度 -4 から +85 湿度範囲 2% - 95%R.H max. ( ただし 最高湿球温度 35 結露なきこと ) 保管条件 コンバータを実装される前の保管状態では 3 / 6% RH 以下にて保管してください 冷却条件 データシートでご確認下さい (2) 振動 5-1Hz 全振幅 1mm, 1-55Hz 加速度 2G ( 3 方向各 1 時間 ) 衝撃 加速度 2G ( 3 方向各 3 回 ) 衝撃時間 11±5ms 重量 4.g typ. 外形寸法 SMD 形 W=27. L=23. H=4. typ. (mm) Notes: (1) 指定条件の記載が無い場合には定格値にて規定しています (2) 周囲温度条件により強制空冷が必要です Power Supply Technical Application Note for Altera FPGAs 23/57

24 5-2 BSV-H シリーズ概要 BSV-H シリーズは小型 ( mm ) 軽量 ( 3.1g ) で出力電流 12A を実現する超高効率なステップダウン DC-DC コンバータです 低出力電圧 大電流出力に対応した FPGA デバイスに最適な DC-DC コンバータです 同期整流方式による高効率 超高速応答の実現 外付部品の削減とヒートシンクの削除による省スペース化 SMD パッケージを採用した超小型 薄型のモジュールによってボトムマウントも可能にします BSV-H シリーズはすべての面で従来の DC-DC コンバータを超える性能と特徴を提供しています BSV-H シリーズの特徴 超小型 27. mm x 16.5 mm 超薄型 4.2 mm 非絶縁型コンバータ 入力低電圧ロックアウト 高速負荷応答 On / Off 制御機能付 超高効率 出力電圧調整可能 過電流保護回路付 表面実装パッケージ ( SMD ) 外付コンデンサ不要 動作温度 -4 から +85 ヒートシンク不要 ( 温度ディレーティング要 ) 出力設定精度 ±1% 低出力電圧可能 (.6V~) BSV-1.5S12RH のみの特徴となります 24/57 Power Supply Technical Application Note for 24/ Altera FPGAs

25 5-2-2 BSV-H シリーズの仕様 Table 4. BSV-H Series 定格 Input Model Vdc Output Vdc Output A Adjustable Vdc Ripple & Noise mvpp Efficiency % ( typ ) Package BSV-1.5S12RH SMD BSV-3.3S12RH SMD Table 5. BSV-H 仕様 (1) 形名 BSV-1.5S12RH BSV-3.3S12RH 定格入力電圧 / 範囲定格出力電圧 Table 4 参照 (1) +1.5V +3.3V Trim 端子オープン時 出力電圧設定精度 1.5V ± 1 % ( ±.15V ) 3.3V ± 3 % ( ±.99V ) 出力電圧可変範囲入力変動 Table 4 参照 (2).5% typ. 定格出力 入力電圧範囲 V の変動に対して 負荷変動.5% typ. 1.% typ. 定格入出力電圧 負荷 - 12A の変動に対して 温度変動 ±.2% / typ. 入出力定格 動作温度 -4 から +55 の変化に対して リップル ノイズ 3mVp-p typ. 入出力定格 Bw=2MHz 効率 87% typ. 93% typ. 入出力定格 周囲温度 25 ±5 9% typ. 88% typ. 入力定格 Vout=1.5V Iout=6A 周囲温度 25 ±5 過電流保護回路過電圧保護回路 定格負荷電流の15% 以上にて動作 自動復帰型 但し長時間の短絡状態は避けてください なし スタンバイ電流.1mA typ. 1mA typ. Vin=5V, On / Off 端子 - 端子間ショート 9pin ( On / Off ) - 8pin ( ) リモート On / Off 端子間 [ オープン : 出力 On, ショート : 出力 Off ] 内部にて47kΩの抵抗にて内部にて1kΩの抵抗にて +Vinにフルアップ +Vinにフルアップ 正常出力時 : High 出力低下時 : Low P Good 信号内部にて1kΩの抵抗にてオープンドレイン +Vinにプルアップ リモートセンシング動作温度範囲保存温度範囲湿度範囲保管条件冷却条件振動衝撃重量外形寸法 あり動作温度 -4 から +85 ( データシートをご覧下さい ) 保存温度 -4 から +85 2% - 95%R.H max. ( ただし 最高湿球温度 35 結露なきこと ) コンバータを実装される前の保管状態では 3 / 6% RH 以下にて保管してください データシートでご確認下さい (3) 5-1Hz 全振幅 1mm 1-55Hz 加速度 2G ( 3 方向各 1 時間 ) 加速度 2G ( 3 方向各 3 回 ) 衝撃時間 11±5ms 3.1g typ. SMD 形 W=27. L=16.5 H=4.2 typ. (mm) Notes: (1) 指定条件の記載が無い場合には定格値にて規定しています (2) 入力電圧と出力電圧の電圧差は.5 V 以上必要です Vin [V] Vo [V] >.5V (3) 周囲温度条件により強制空冷が必要です Power Supply Technical Application Note for Altera FPGAs 25/57

26 5-3 BSV-micro シリーズ概要 BSV-m3,m6,m8 シリーズは小型 (24. x 15. x 4. mm ) 軽量 ( 2.7g ) で それぞれ出力電流 3A, 6A, 8A の超高効率ステップダウン DC-DC コンバータです 低出力電圧に対応した FPGA デバイスに最適な DC-DC コンバータです 同期整流方式による高効率 超高速応答の実現 外付部品の削減とヒートシンクの削除による省スペース化 SMD パッケージを採用した超小型 薄型のモジュールによってボトムマウントも可能にします BSV-m シリーズはすべての面で従来の DC-DC コンバータを超える性能と特徴を提供しています BSV-m3,m6,m8 の特徴 超小型 24. mm x 15. mm 超薄型 4. mm 非絶縁型コンバータ 入力低電圧ロックアウト 高速負荷応答 On / Off 制御機能付 超高効率 出力電圧調整可能 過電流保護回路付 表面実装パッケージ ( SMD ) 外付コンデンサ不要 動作温度 -4 から +85 ヒートシンク不要 ( 温度ディレーティング要 ) 26/57 Power Supply Technical Application Note for 26/ Altera FPGAs

27 5-3-2 BSV-micro シリーズの仕様 Table 6. BSV-m3,m6,m8 定格 Input Model Vdc Output Vdc Output A Adjustable Vdc Ripple & Noise mvpp Efficiency % ( typ ) Package BSV-3.3S3RM SMD BSV-3.3S6RM SMD BSV-3.3S8RM SMD Table 7. BSV-m3,m6,m8 仕様 (1) 形名 BSV-3.3S3RM BSV-3.3S6RM BSV-3.3S8RM 定格入力電圧 / 範囲 Table 6 参照 (1) 定格出力電圧 +3.3V VAR 端子オープン時 出力電圧設定精度出力電圧可変範囲入力変動 3.3V ± 3% ( ±.99V ) Table 6 参照 (2).5% typ. 定格出力 入力電圧範囲 Vの変動に対して 負荷変動 1.% typ 定格入出力電圧 負荷 - 定格の変動に対して 温度変動 ±.2% / typ. 定格入出力 動作温度 に対して リップル ノイズ 3mVp-p 5mVp-p 5mVp-p 定格入出力 BW = 2MHz 効率 96% 94% 96% 定格入出力 周囲温度 25 ±5 過電流保護回路過電圧保護回路 定格の15% 以上にて動作開始自動復帰型なし 無負荷時入力電流 3mA typ. 6mA typ. 7mA typ. IO = A リモート On / Off 5pin ( RC ) - 3pin ( SG ) 端子間 [ オープン : 出力 On, ショート : 出力 Off ] 内部にて47kΩの抵抗で +Vinにプルアップしています P Good 信号 正常出力時 : High 出力低下時 : Low ( 詳しくはデータシートをご覧下さい ) 内部にて47kΩの抵抗で +Vinにプルアップしています 動作温度範囲保存温度範囲湿度範囲 動作温度 -4 から +85 ( 詳しくはデータシートをご覧下さい ) 保存温度 -4 から +85 2%~ 95%R.H max. ただし 最高湿球温度 35 結露なきこと 冷却条件振動 データシートでご確認下さい 5~1Hz 全振幅 1mm, 1~55Hz 加速度 2G 3 方向各 1 時間 衝撃 加速度 2G, 衝撃時間 11±5ms 3 方向各 3 回 重量外形寸法 2.6g typ. SMD 形 W=24. L=15. H=4. typ. ( mm ) 詳しくはデータシートでご確認下さい Notes: (1) 指定条件の記載がない場合には定格値にて規定しています (2) 入力電圧と出力電圧の電圧差は.5 V 以上必要です Vin [V] Vo [V] >.5V (3) 周囲温度条件により強制空冷が必要です Power Supply Technical Application Note for Altera FPGAs 27/57

28 5-4 BSV シリーズ概要 BSV シリーズは小型 ( 33. x x 6. mm ) 軽量 ( 4.g ) で 2W を実現する超高効率ステップダウン DC-DC コンバータです 低出力電圧に対応した FPGA デバイスに最適な DC-DC コンバータです 同期整流方式による高効率 超高速応答の実現 外付部品の削減とヒートシンクの削除による省スペース化 SIP / DIP / SMD パッケージを採用した超小型 薄型のモジュールによってボトムマウントも可能にします BSV シリーズはすべての面で従来の DC-DC コンバータを超える性能と特徴を提供しています BSV の特徴 超小型 33 mm x mm ( DIP 形 端子を含む ) 超薄型 6. mm 非絶縁型コンバータ 高速負荷応答 On / Off 制御機能付 超高効率 出力電圧調整可能 過電流保護回路付 多彩なパッケージ ( SIP / DIP / SMD ) 外付コンデンサ不要 動作温度 -4 から +85 ヒートシンク不要 ( 温度ディレーティング要 ) 28/57 Power Supply Technical Application Note for 28/ Altera FPGAs

29 5-4-2 BSV シリーズの仕様 Table 8. BSV 定格 Model BSV-3.3S6RA BSV-3.3S6RDA BSV-3.3S6RSA Input Vdc Output Vdc Output A Adjustable Vdc Ripple & Noise mvpp Efficiency % ( typ ) 4 93 Package SIP DIP SMD Table 9. BSV 仕様 (1) 定格入力電圧 / 範囲定格出力電圧出力電圧可変範囲入力変動負荷変動温度変動リップル ノイズ効率 Table 8 参照 (1) +3.3V ( Tadj 端子オープン時 ) Table 8 参照 (2) 1.5% typ. ( 定格出力 入力電圧範囲 V の変動に対して ) 2.% typ. ( 定格入出力電圧 負荷 - 6A の変動に対して ) ±.2% / typ. ( 入出力定格 動作温度 -4 から +55 の変化に対して ) 4mVp-p typ. ( 入出力定格 Bw=2MHz ) 93% ( 定格出力 ) 定格負荷電流の15% 以上にて動作 自動復帰型 過電流保護回路但し長時間の短絡状態は避けてください 過電圧保護回路なしスタンバイ電流 1mA typ. 1pin ( On / Off ) - 5~8 pin ( S. ) リモート On / Off 端子間 [ オープン : 出力 On, ショート : 出力 Off ] 内部にて1kΩの抵抗で +Vinにプルアップしています 正常出力時 : High P Good 信号出力低下時 : Low オープンドレイン ( 詳しくはデータシートをご覧下さい ) 動作温度範囲動作温度 -4 から +85 ( 詳しくはデータシートをご覧下さい ) 保存温度範囲保存温度 -4 から +85 湿度範囲 2% - 95%R.H max. ( ただし 最高湿球温度 35 結露なきこと ) 冷却条件データシートでご確認下さい 振動 5-1Hz 全振幅 1mm, 1~55Hz 加速度 2G ( 3 方向各 1 時間 ) 衝撃加速度 2G ( 3 方向各 3 回 ) 衝撃時間 11±5ms 重量 4.g typ. SIP 形 W=33. L=24. H=5. typ. ( mm ) 外形寸法 DIP 形 W=33. L=22.25 H=6. typ. ( mm ) SMD 形 W=33. L=23.9 H=6. typ. ( mm ) Notes : (1) 指定条件の記載がない場合には定格値にて規定しています (2) 入力電圧と出力電圧の電圧差は.5 V 以上必要です Vin [V] Vo [V] >.5V (3) 周囲温度条件により強制空冷が必要です Power Supply Technical Application Note for Altera FPGAs 29/57

30 6 BSV シリーズを使用した設計例 この章では BSV シリーズの設計手法を紹介します 6-1 BSV シリーズの標準的な使い方 Vin C1 Vin Vout BSV-3.3S6RDA (BSV-3.3S6RA) +S (BSV-3.3S6RSA) on/off SW Open =On Short=Off Vadj Vout Load R1:Vout Down 設定抵抗 R2:Vout UP 設定抵抗 BSV-3.3S6RA (SIP 形 ) には +S -S 端子はありません 図 13 BSV-3.3S6RDA の標準的な使用方法 -S R1 R2 C2 Table 1. Output voltage setting resistance for BSV-3.3S6RDA Output Voltage R1 R2.8 V 287Ω OPEN.9 V 717Ω OPEN 1. V 1.2kΩ OPEN 1.1 V 1.7kΩ OPEN 1.2 V 2.2kΩ OPEN 1.5 V 4.3kΩ OPEN 1.8 V 7.kΩ OPEN 2.5 V 21.2kΩ OPEN 3. V 65.2kΩ OPEN 3.3 V OPEN OPEN 3.6 V OPEN 29.6kΩ Vin C1 Vi (4) BSV-3.3S3RM (BSV-3.3S6RM) (BSV-3.3S8RM) RC (5) SW Open =On Short=Off SG (3) Vout (2) VAR (1) Vout C2 R1 R1:Vout Down 設定抵抗 Load Table 11. Output voltage setting resistance for BSV-m3,m6,m8 Output Voltage R1 1. V 37.6kΩ 1.1 V 43.2kΩ 1.2 V 49.4kΩ 1.5 V 72kΩ 1.8 V 13.6kΩ 2.5 V 27kΩ 3. V 849.6kΩ 3.3 V OPEN 図 14 BSV-m3,m6,m8 の標準的な使用方法 3/57 Power Supply Technical Application Note for 3/ Altera FPGAs

31 Vin C1 +Vin (1) on/off (9) BSV-3.3S12RH BSV-1.5S12RH SW Open =On Short=Off (5,8) +Vout (4) +Sense (3) Trim (7) -Sense (6) R1 Vout C2 R1:Vout Down 設定抵抗 図 15 BSV-H シリーズの標準的な使用方法 Loa Table 12. Output voltage setting resistance for BSV-3.3S12RH Output Voltage R1.8 V 5.7kΩ.9 V 1.4kΩ 1. V 15.6kΩ 1.1 V 21.2kΩ 1.2 V 27.4kΩ 1.5 V 49.9kΩ 1.8 V 82.5kΩ 2.5 V 249kΩ 3. V 827.6kΩ 3.3 V OPEN Table 13. Output voltage setting resistance for BSV-1.5S12RH Output Voltage R1.6 V 1.9kΩ.8 V 35.74kΩ.9 V 54.33kΩ 1. V 8.29kΩ 1.1 V 119.9kΩ 1.2 V kΩ 1.5 V OPEN Vin C1 +Vin (1) on/off (1) BSV-1.5S22RH Series SW Open =On Short=Off (6,9) +Vout (5) +Sense (4) Trim (8) -Sense (7) Vout C2 R1 R1:Vout Down 設定抵抗 Loa Table 14. Output voltage setting resistance for BSV-1.5S22RH Output Voltage R1.6 V 1.9kΩ.8 V 35.74kΩ.9 V 54.33kΩ 1. V 8.29kΩ 1.1 V 119.9kΩ 1.2 V kΩ 1.5 V OPEN 図 16 BSV-1.5S22RH の標準的な使用方法 BSV シリーズは以下のように使用されることを推奨いたします 1. コンバータは負荷の近くに配置し負荷までのパターンは太く短くする低電圧の回路では パターンによる電圧降下が無視できませんのでコンバータは できるだけ負荷の近くに配置するようにし 負荷までのパターンはできるだけ太く 短くして下さい この処理は出力電圧が低くなるほど重要です Power Supply Technical Application Note for Altera FPGAs 31/57

32 2/62 2. センシング端子はコンバータのすぐ側で接続するセンシング端子は +Vout 端子と +Sense 端子 端子と-Sense 端子はそれぞれ コンバータのすぐ側で接続することをお奨めいたします センシングラインはフィードバック回路の一部であり 非常に敏感なラインですので 伸ばして接続する場合には 引き回しには十分に配慮していただきますようお願いいたします ( BSV-m3, m6, m8 にはセンシング端子はありません ) 3. 出力コンデンサは負荷の近くに配置する BSV シリーズは 外付けコンデンサがなくても動作可能です しかし 出力リップルノイズの低減を考えた場合には出力ラインに低インピーダンスのコンデンサを実装されることをお奨めします ( 22μF - 22μF ) このコンデンサはコンバータ側よりも負荷側に実装された方がリップルノイズの低減には効果的です また 負荷の急激な電流の変化に対しても負荷の近くにコンデンサがあるほうが電圧変動を抑えるのに効果的です 4. 入力コンデンサはコンバータの近くに配置するコンバータの入力側には低インピーダンスのコンデンサを実装してください ( 33μF 程度 ) 入力回路に帰還するリップルノイズの低減とコンバータの安定動作に効果があります 32/57 Power Supply Technical Application Note for 32/ Altera FPGAs

33 6-2 出力電圧可変方法 外付け抵抗を接続することで出力電圧を可変することができます 可変の必要がない場合には外付け抵抗はオープンのままでお使い下さい 各コンバータの設定方法について以下に説明いたします BSV-3.3S6R(D)(S)A の場合 外部抵抗の算出には 下記の算出式を参照下さい 外部抵抗を算出した後 出力電圧の確認および抵抗値の調整を行って下さい.8V~3.3V の範囲に設定する場合 Rx 9,1,11 +Vout R1 Rx Ry( Vo Vs) R1 = Rz Rx Vs Ry( Vo Vs) Vs Ry Rz 12 V.ADJ Load 3.3V~3.6V の範囲に設定する場合出力電圧に対する設定抵抗値の計 5,6,7,8 R2 Rx Ry Vs R2 = Rz Ry( Vo Vs) Rx Vs 図 17 出力電圧の可変方法 Vo= 希望出力電圧 ( 電圧可変範囲 =.8~3.6V) Rx = 1.2kΩ Ry = 2.7kΩ Rz = 1Ω Vs =.73V Power Supply Technical Application Note for Altera FPGAs 33/57

34 6-2-2 BSV-m3,m6,m8 の場合 外部抵抗の算出には 下記の算出式を参照下さい 外部抵抗を算出した後 出力電圧の確認および抵抗値の調整を行って下さい.8V~3.3V の範囲に設定する場合 +Vout 2 R1 + R2 R3 Rx Vout = I1 R2 R3 + Rx I1 R1 VAR 1 R3 R2 3 SG 図 18 出力電圧の可変方法 Rx Rx = R2 R3 Vout ( R1 + R2) R3 I1 R2 Vout Vout= 希望出力電圧 ( 電圧可変範囲 =.8~3.3V) R1 = 1Ω R2 = 3Ω R3 = 86.7kΩ I1 =.286mA BSV-3.3S12RH の場合 外部抵抗の算出には 下記の算出式を参照下さい 外部抵抗を算出した後 出力電圧の確認および抵抗値の調整を行って下さい.8V~3.3V の範囲に設定する場合 I1 R2 R1 R3 R4 +Vout 4 3 +Sense Trim 7 -Sense 6 Rx ( R3 + Rx) ( R3 + Rx) R1 + R2 R4 Vout = I1 R2 R4 + Rx = ( R1 + R2) R2 R4 Vout R3 R4 I1 R2 Vout Vout= 希望出力電圧 ( 電圧可変範囲 =.8~3.3V) 5,8 R1 = 1Ω R2 = 3Ω 図 19 出力電圧の可変方法 R3 = 22kΩ R4 = 86.7kΩ I1 =.286mA 34/57 Power Supply Technical Application Note for 34/ Altera FPGAs

35 6-2-4 BSV-1.5S12RH の場合 外部抵抗の算出には 下記の算出式を参照下さい 外部抵抗を算出した後 出力電圧の確認および抵抗値の調整を行って下さい.6V~1.5V の範囲に設定する場合 I1 R2 R1 +Vout 4 3 +Sense Trim 7 -Sense 6 Rx ( R3 + Rx) ( R3 + Rx) R1 + R2 R4 Vout = I1 R2 R4 + R2 Vout Rx = R1 R2 I1 Vout Vout= 希望出力電圧 ( 電圧可変範囲 =.6~1.5V) 5,8 R1 = 24kΩ R2 = 52.6Ω 図 2 出力電圧の可変方法 I1 =.286mA BSV-1.5S22RH の場合 外部抵抗の算出には 下記の算出式を参照下さい 外部抵抗を算出した後 出力電圧の確認および抵抗値の調整を行って下さい.6V~1.5V の範囲に設定する場合 I1 R2 R1 +Vout 5 4 +Sense Trim 8 -Sense 7 Rx ( R3 + Rx) ( R3 + Rx) R1 + R2 R4 Vout = I1 R2 R4 + R2 Vout Rx = R1 I1 R2 Vout Vout= 希望出力電圧 ( 電圧可変範囲 =.6~1.5V) 6,9 R1 = 24kΩ R2 = 52.6Ω 図 21 出力電圧の可変方法 I1 =.286mA Power Supply Technical Application Note for Altera FPGAs 35/57

36 6-3 シーケンス制御の構成例 BSV シリーズは P-Good 端子と ON / OFF 端子を利用することで容易にシーケンスを構成することができます 図 22 に BSV-3.3S6RDA を使用したシーケンス構成例を示します 遅延を持たせてシーケンスを構成する必要がある場合には図 23 に示すように Rt1 Ct1 と Rt2 Ct2 で時定数を持たせることで簡単に実現できます Vout1 Vout1 Vin Vout BSV-3.3S6RDA P-Good R1 Load1 Rt1 Vin Vout BSV-3.3S6R シリース P-Good R1 Load1 Vin C1 V.ADJ C3 Vin C1 V.ADJ C3 on/off on/off Ct1 SW Open =On Short=Off SW Open =On Short=Off Vout2 Rt2 Vout2 C2 Vin Vout BSV-3.3S6RDA P-Good V.ADJ R2 C4 Load2 C2 Vin Vout BSV-3.3S6R シリース P-Good V.ADJ R2 C4 Load2 on/off on/off Ct2 Vin 2.9V Vin 2.9V Delay1 Vout1 Vout1 P-Good1 P-Good1 Delay2 Vout2 Vout2 図 22 シーケンスの構成例 図 23 シーケンスの構成例 36/57 Power Supply Technical Application Note for 36/ Altera FPGAs

37 6-4 BSV-H 応用回路例 +5V PSU1 F1 1 +Vin +Vout V 12Amax. 5A P-Good Bellnix +Sense 2 3 C1 BSV-3.3S12RH 9 Trim On/Off 7 R1 C2 C3 47μF -Sense 27kΩ 47μF ~22μF VCCINT F2 1 +Vin PSU2 +Vout +2.5V 6Amax. 8A 2 P-Good Bellnix +Sense 3 C4 BSV-3.3S12RH C5 C6 (BSV-H) Trim R2 On/Off 47μF 9 7 -Sense 24kΩ 47μF 6 ~22μF VCCIO FPGA PSU3 F V 6Amax. 1+Vin +Vout 4 1A Bellnix P-Good 2 Bellnix +Sense C7 BSV-3.3S12RH 7 C8 C9 (BSV-H) Trim On/Off 47μF 9 9 On/Off Sense 6 47μF ~22μF VCCPD 図 24 応用回路例 BSV-H Vin +5V 2.9V キャパシタ C3 C6 C9 のキャパシタについては使用するデバイスのデータシートを御確認ください Vout1 +1.2V P-Good1 出力電圧 BSV シリーズは出力電圧を可変可能です 6-2 を参照 Vout3 +3.3V P-Good3 Vout2 +2.5V 図 25 立ち上りシーケンス Power Supply Technical Application Note for Altera FPGAs 37/57

38 6-5 BSV-H & BSV-m 応用回路例 +5V PSU1 F1 1 +Vin +Vout V 12Amax. 5A P-Good Bellnix +Sense 2 3 C1 BSV-3.3S12RH 9 Trim On/Off 7 R1 C2 C3 47μF -Sense 27kΩ 47μF ~22μF VCCINT PSU2 F2 4 +Vin +Vo V 8Amax. Bellnix 5A PWGD 6 C4 BSV-3.3S8RM C5 VAR R2 RC 1 47μF 5 SG 27kΩ 47μF C6 3 ~22μF VCCIO FPGA PSU3 F V 6Amax. 4 1+Vin +Vo 4 5A Bellnix 2 PWGD Bellnix 3 6 C7 BSV-3.3S12RH BSV-3.3S6RM 7 C8 C9 BSV-H VAR RC 47μF 5 9 On/Off SG 6 47μF 3 ~22μF VCCPD 図 26 応用回路例 BSV-H & BSV-m6 & BSV-m8 キャパシタ C3 C6 C9 のキャパシタについては使用するデバイスのデータシートを御確認ください Vin +5V Vout1 +1.2V P-Good1 2.9V 出力電圧 BSV シリーズは出力電圧を可変可能です 6-2 を参照 Vout3 +3.3V P-Good3 Vout2 +2.5V 図 27 立ち上りシーケンス 38/57 Power Supply Technical Application Note for 38/ Altera FPGAs

39 6-6 BSV-H & BSV 応用回路例 +5V F1 5A C1 47μF PSU1 +Vin +Vout P-Good Bellnix +Sense BSV-3.3S12RH On/Off Trim -Sense kΩ +1.2V 12Amax. C2 47μF ~22μF C3 VCCINT F2 5A C4 47μF 2,3, PSU2 +Vin +Vout P-Good Bellnix +S BSV-3.3S6RSA On/Off V.ADJ -S 5,6,7,8 15 9,1, V 6Amax. 22kΩ C5 47μF ~22μF C6 VCCIO FPGA F3 6A C7 47μF 2,3, PSU3 9,1,11 1+Vin +Vout4 P-Good Bellnix +S BSV-3.3S6RSA BSV-3.3S12RH 7 On/Off BSV-H V.ADJ 12 9 On/Off 5.8 -S 6 5,6,7, V 6Amax. C8 47μF ~22μF C9 VCCPD 図 28 応用回路例 BSV-H & BSV キャパシタ C3 C6 C9 のキャパシタについては使用するデバイスのデータシートを御確認ください Vin +5V Vout1 +1.2V P-Good1 2.9V 出力電圧 BSV シリーズは出力電圧を可変可能です 6-2 を参照 Vout3 +3.3V P-Good3 Vout2 +2.5V 図 29 立ち上りシーケンス Power Supply Technical Application Note for Altera FPGAs 39/57

40 7 BSV Series Specification 7-1 BSV-3.3S6RDA 特性データ ( 測定条件 Vin=5V, Vout=3.3V, Iout=6A, BW=2MHz ) Over Current Characteristic Output Ripple and Noise 5 Efficiency [%] Output Voltage [V] Load Current [A] Efficiency vs Load Current Vin:3.8V Vin:5V Vin:5.5V Load Current [A] Rise Time Characteristic From Vin Input Current [A] 5mV/div t 5ns/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF Vin 2V/div ON/OFF 2V/div Vo 1V/div Vo 1V/div t 25µs/div t 25µs/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div 4/57 Power Supply Technical Application Note for 4/ Altera FPGAs

41 7-2 BSV-3.3S3RM 特性データ ( 測定条件 Vin=5V, Vout=3.3V, Iout=3A, BW=2MHz ) Over Current Characteristic Output Ripple and Noise 5 Efficiency [%] Output Voltage [V] Load Current [A] Efficiency vs Load Current Vin=3.8V Vin=5.V Vin=5.5V Load Current [A] Rise Time Characteristic From Vin Input Current [A] 1mV/div t 2ns/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF Vo 1V/div Vo 1V/div Vin 2V/div ON/OFF 2V/div t 1ms/div t 1ms/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div Power Supply Technical Application Note for Altera FPGAs 41/57

42 7-3 BSV-3.3S6RM 特性データ ( 測定条件 Vin=5V, Vout=3.3V, Iout=6A, BW=2MHz ) Over Current Characteristic Output Ripple and Noise 5 Efficiency [%] Output Voltage [V] Load Current [A] 1 Efficiency vs Load Current Vin=3.8V 6 Vin=5.V Vin=5.5V Load Current [A] Rise Time Characteristic From Vin Input Current [A] 2mV/div t 2ns/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF Vo 1V/div Vo 1V/div Vin 2V/div ON/OFF 2V/div t 1ms/div t 1ms/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div 42/57 Power Supply Technical Application Note for 42/ Altera FPGAs

43 7-4 BSV-3.3S8RM 特性データ ( 測定条件 Vin=5V, Vout=3.3V, Iout=8A, BW=2MHz ) Efficiency [%] Output Voltage [V] Over Current Characteristic Load Current [A] 1 Efficiency vs Load Current Vin=3.8V 6 Vin=5.V Vin=5.5V Load Current [A] Rise Time Characteristic From Vin Input Current [A] Output Ripple and Noise 2mV/div t 1µs/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF Vo 1V/div Vo 1V/div Vin 2V/div ON/OFF 2V/div t 1ms/div t 1ms/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div Power Supply Technical Application Note for Altera FPGAs 43/57

44 7-5 BSV-3.3S12RH 特性データ ( 測定条件 Vin=5V, Vout=3.3, Iout=12A, BW=2MHz ) Output Voltage [V] 1 Over Current Characteristic Load Current [A] Efficiency vs Load Current Output Ripple and Noise 1mV/div t 5ns/div Input Current vs Input Voltage 16 Efficiency [%] Input Current [A] Load Current [A] Rise Time Characteristic From Vin Input Voltage [V] Rise Time Characteristic From ON/OFF Vin 2V/div ON/OFF 2V/div Vo 1V/div Vo 1V/div t 25µs/div t 25µs/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div 44/57 Power Supply Technical Application Note for 44/ Altera FPGAs

45 7-6 BSV-1.5S12RH 特性データ ( 測定条件 Vin=5V, Vout=1.5V, Iout=12A, BW=2MHz ) Efficiency [%] Output Voltage [V] Over Current Characteristic Load Current [A] Efficiency vs Load Current Vin=3.V Vin=5.V Vin=5.5V Load Current [A] Rise Time Characteristic From Vin Vin 2V/div Input Current [A] Output Ripple and Noise 5mV/div t 5ns/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF Vin 2V/div Vo 5mV/div Vo 5mV/div P-Good 2V/div P-Good 2V/div t 2µs/div t 2µs/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 5A/div Io 5A/div t 1µs/div t 1µs/div Power Supply Technical Application Note for Altera FPGAs 45/57

46 7-7 BSV-1.5S22RH 特性データ ( 測定条件 Vin=5V, Vout=1.5V, Iout=22A, BW=2MHz ) Efficiency [%] Output Voltage [V] Over Current Characteristic Load Current(A) Efficiency vs Load Current Vin=3.V Vin=5.V Vin=5.5V Load Current [A] Rise Time Characteristic From Vin Vin 2V/div Input Current [A] Output Ripple and Noise 1mV/div t 5ns/div Input Current vs Input Voltage Input Voltage [V] Rise Time Characteristic From ON/OFF ON/OFF 2V/div Vo 5mV/div Vo 5mV/div P-Good 2V/div P-Good 2V/div t 1µs/div t 1µs/div Dynamic Load Response Dynamic Load Response Vo 1mV/div Vo 1mV/div Io 4A/div Io 4A/div t 1µs/div t 1µs/div 46/57 Power Supply Technical Application Note for 46/ Altera FPGAs

47 8 推奨電源一覧 この章では下記に示す各 FPGA の消費電流に最適な電源製品の一覧を紹介します Cyclone II Device Family Cyclone III Device Family Arria GX Device Family Stratix GX Device Family Stratix II Device Family Stratix II GX Device Family Stratix lll Device Family 消費電流値は使用するロジック数 動作周波数などによって変化します 必ず Altera 社が提供する最新の資料をご確認ください Altera 社から消費電力見積もりのための PowerPlay Early Power Estimator ( Fig1 参照 ) 等が提供されています (PowerPlay Early Power Estimator は Altera web ページより入手可能です ) FPGA の消費電力を見積もる際はスイッチングのデューティーサイクル チャネルキャパシタンス ダイサイズ ロジックリソースの使用率 動作周波数 内蔵メモリや DSP の使用率など多くのパラメーターを考慮する必要があります また同じデザインを使用した場合でもデバイスファミリやパッケージを変更することによって消費電力は変化します 消費電力の見積もりをする際 できる限り実機上で消費される電力値に近づけるためには スイッチングのデューティーサイクル チャネルキャパシタンス ダイサイズ ロジックリソースの使用率 動作周波数 内蔵メモリや DSP の使用率などをできる限り正確に検討した上で推定するようにして下さい Fig1 PowerPlay Early Power Estimator 最新の Altera 社 FPGA 及び Bellnix 社の DC / DC コンバータについては各社が提供する最新の資料をご確認ください Power Supply Technical Application Note for Altera FPGAs 47/57

48 8-1 Selection Table for Cyclone II Table 15 Cyclone ll Device Selection Table Device Type Vcc [V] Icc [A] 3V Vin 5.5V 1.8V Vin 13.2V 21.6V Vin 26.4V INT 1.2 V Up to 5A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) 3.3 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A) BSI24-3/5S1R2 ( < 1.2A ) EP2C5 EP2C8/A EP2C15A EP2C2/A EP2C35 EP2C5 EP2C7 2.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) IO 1.8 V Up to 5A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) 1.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) 48/57 Power Supply Technical Application Note for 48/ Altera FPGAs

49 8-2 Selection Table for Cyclone III Table 16 Cyclone lll Device Selection Table Device Type Vcc [V] 3.V Vin 5.5V 1.8V Vin 13.2V 21.6V Vin 26.4V INT 1.2 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 3.3 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) EP3C5 EP3C1 EP3C16 EP3C25 EP3C4 EP3C55 EP3C8 EP3C12 IO 3.V 2.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S6PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) 1.8 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 1.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) Power Supply Technical Application Note for Altera FPGAs 49/57

50 8-3 Selection Table for Arria GX Table 17 Arria GX Device Selection Table Device Type Vcc 3.V Vin 5.5V 1.8V Vin 13.2V 21.6V Vin 26.4V INT 1.2 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 3.3 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) EP1AGX2 EP1AGX35 EP1AGX5 EP1AGX6 EP1AGX9 2.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S6PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) IO 1.8 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S6PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 1.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 5/57 Power Supply Technical Application Note for 5/ Altera FPGAs

51 8-4 Selection Table for Stratix GX Table 18 Stratix GX Device Selection Table Device Type Vcc Icc 3.V Vin 5.5V 1.8V Vin 13.2V 21.6V Vin 26.4V INT 1.5 V Up to 1A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) 3.3 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) EP1SGX1C EP1SGX1D EP1SGX25C EP1SGX25D EP1SGX25F EP1SGX4D EP1SGX4G 2.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) IO 1.8 V Up to 12A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) 1.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) Power Supply Technical Application Note for Altera FPGAs 51/57

52 8-5 Selection Table for Stratix II Table 19 Stratix II Device Selection Table Device Type Vcc Icc 3.V Vin 5.5V 1.8V Vin 13.2V 21.6V Vin 26.4V INT 1.2 V Up to 16A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BSR12-.6S25R ( < 25A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BST12-3.3S3PCM ( < 3A ) 3.3 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) BSI-3.3S2RMA ( < 2A ) BSI-5.S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-5.S3RA ( < 3A ) BSI-5.S4RPA ( < 4A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) BSA24-3.3S1R2 ( < 1.2A ) BSA24-3.3S2R2 ( < 2.2A ) BSI24-3/5S1R2 ( < 1.2A ) EP2S15 EP2S3 EP2S6 EP2S9 EP2S13 EP2S V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) IO 1.8 V Up to 1A BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSI-3.3S2RMA ( < 2A ) BSI-3.3S3RA ( < 3A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) 1.5 V BK531CQ ( < 1A ) BK533GQ ( < 3A ) BK536GQ ( < 6A ) BSA3-1.8S6R ( < 6A ) BSI-2.5S4RA ( < 4A ) BST4-.7S6PCM ( < 6A ) BST4-.7S1PCM ( < 1A ) BST4-.7S16PCM ( < 16A ) BSV-3.3S6RA ( < 6A ) BSV-1.8S5RLA ( < 5A ) BSV-3.3S3RM ( < 3A ) BSV-3.3S6RM ( < 6A ) BSV-3.3S8RM ( < 8A ) BSV-3.3S12RH ( < 12A ) BSV-1.5S12RH ( < 12A ) BSV-1.5S22RH ( < 22A ) BSI-3.3S12RF ( < 12A ) BST12-.7S6PCM ( < 6A ) BST12-.7S1PCM ( < 1A ) BST12-.7S16PCM ( < 16A ) 52/57 Power Supply Technical Application Note for 52/ Altera FPGAs