Zynq-7000 All Programmable SoC : エンベデッド デザイン チュートリアル (UG1165)

Transcription

1 Zynq-7000 All Programmable SoC : エンベデッドデザインチュートリアル 効率的なエンベデッドシステム構築をサポートするハンディガイド 本資料は表記のバージョンの英語版を翻訳したもので 内容に相違が生じる場合には原文を優先します 資料によっては英語版の更新に対応していないものがあります 日本語版は参考用としてご使用の上 最新情報につきましては 必ず最新英語版をご参照ください

2 改訂履歴 次の表に この文書の改訂履歴を示します 日付バージョン内容 2015 年 6 月 24 日 PetaLinux ツールのバージョンを にアップデート 2015 年 4 月 23 日 初版 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 2

3 目次 改訂履歴 第 1 章 : はじめにこのガイドについて Zynq デバイスによるエンベデッドプロセッサデザインの簡略化 Vivado ツールでデザインプロセスを加速 最初に必要なセットアップ 第 2 章 : Zynq SoC プロセッシングシステムの使用エンベデッドシステムの構築 第 3 章 : Zynq デバイスでの GP ポートの使用ファブリックの IP を Zynq SoC プロセッシングシステムに追加する デザイン用のスタンドアロンアプリケーションソフトウェア 第 4 章 : SDK を使用したデバッグザイリンクスシステムデバッガー SDK を使用してソフトウェアをデバッグする 第 5 章 : AXI CDMA IP での HP スレーブポートの使用 AXI CDMA を Zynq SoC PS の HP スレーブポートと統合する デザイン用のスタンドアロンアプリケーションソフトウェア CDMA システム向けの Linux OS ベースのアプリケーションソフトウェア SDK を使用して Linux CDMA アプリケーションを実行する 第 6 章 : Linux のブートおよび SDK でのデバック必要な環境 Zynq SoC ボード上で Linux をブートする 第 7 章 : SDK を使用したソフトウェアプロファイルシステムデバッガーを使用した SDK でのアプリケーションのプロファイル 第 8 章 : アクセラレータコヒーレンシポート (ACP) はじめに ACP の要求 ACP の制約 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 3

4 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成必要な環境 ペリフェラル IP の作成 PS の GP マスターポートを用いてペリフェラル IP を統合する Linux ベースのデバイスドライバーを開発する 実行中のカーネルへのモジュールのロードおよびアプリケーションの実行 付録 A : その他のリソースおよび法的通知ザイリンクスリソース ソリューションセンター Xilinx Documentation Navigator このチュートリアルのデザインファイル ザイリンクスリソース トレーニングリソース 法的通知 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 4

5 第 1 章 はじめに このガイドについて このガイドでは Zynq All Programmable SoC を使用するザイリンクス Vivado Design Suite フローについて説明します ここに挙げるサンプルプロジェクトは ザイリンクスの ZC702 Rev 1.1 評価ボードをターゲットにしており 使用するツールバージョンは ザイリンクスの Vivado およびソフトウェア開発キット (SDK) です 注記 : SDK を Vivado Design Suite の一部としてインストールするには インストーラーに SDK を含めるよう選択する必要があります 8 ページの ソフトウェア開発キット を参照してください このガイドのサンプルプロジェクトは 64 ビットの Windows 7 オペレーティングシステムで作成されています ほかのバージョンの Windows では結果が異なる場合があります サンプルプロジェクトは エンベデッドデザインの次の項目について紹介することに重点を置いています 注記 : 第 5 章 第 6 章 および第 9 章で説明されている テストドライバーのハードウェア上で Linux をブートする手順は リリースの PetaLinux ツールチェーンに固有のものです PetaLinux ツールチェーンは このガイドの Linux 部分の演習を行うために Linux ホストマシンにインストールする必要があります 第 1 章 はじめに では 概要について説明します 第 2 章 Zynq SoC プロセッシングシステムの使用 では Zynq SoC プロセッシングシステム (PS) を用いたシステムの作成 および簡単な Hello World アプリケーションの実行について説明します この章では 簡単なデザインを例として使用し ハードウェアおよびソフトウェアツールの概要を説明します 第 3 章 Zynq デバイスでの GP ポートの使用 では Zynq SoC PS とプログラマブルロジック (PL つまりファブリック ) を使用してシステムを作成する方法に加え PS および PL を実行する簡単なアプリケーションの使用方法について説明します 第 4 章 SDK を使用したデバッグ では ソフトウェア開発キット (SDK) のデバッグ機能を使用したソフトウェアのデバッグについて説明します この章では 前のデザインを使用してソフトウェアベアメタル (OS なし ) を実行し デバッグ方法を示します 第 5 章 AXI CDMA IP での HP スレーブポートの使用 では Zynq SoC ボードにおける Linux OS のブート および PetaLinux ツールでのアプリケーションのデバッグについて情報を提供します この章では Zynq SoC がブートできる各デバイス およびそれらのデバイスのプログラム方法について説明します 第 6 章 Linux のブートおよび SDK でのデバック では PetaLinux ツールを使用して Zynq SoC ボード上で Linux OS をブートする手順について説明します この章では ファブリックで AXI CDMA IP をインスタンシエートする際の情報を提供し この IP を高性能 (HP) 64 ビットスレーブポートと結合させる方法について説明します 第 7 章 SDK を使用したソフトウェアプロファイル では スタンドアロン BSP および第 6 章で作成したAXI CDMA 関連のアプリケーションに対応するプロファイル機能について説明します この章では ソフトウェアをチェックし ボトルネックが存在するかどうかを確認する方法について取り上げます 第 8 章 アクセラレータコヒーレンシポート (ACP) では ACP ( アクセラレータコヒーレンシポート ) コヒーレントおよび ACP 非コヒーレントの場合の読み出し要求と書き込み要求に関する情報を提供します 第 9 章 Linux 用のカスタム IP とデバイスドライバーの作成 では Create and Package New IP ウィザードを使用して IP を作成する方法について説明します この章では Linux ベースのデバイスドライバーの開発およびカーネルのコンパイルについて説明します また Zynq デバイス用に作成した IP を使用してシステムを設計します 付録 A その他のリソースおよび法的通知 では このガイドに関連するその他の資料へのリンクを提供します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 5

6 第 1 章 : はじめに サンプルプロジェクト ツールを習得するための最良の方法は それを使用してみることです そのためこのガイドでは 説明に従ってツールを操作する機会が設けられています サンプルプロジェクトのセクションでは サンプルプロジェクトの仕様のほかに背景で何が起こっているかについても説明しています 各章およびサンプルプロジェクトは エンベデッドデザインのさまざまな側面を紹介することを目的にしています サンプルプロジェクトを通して 各項目の学習を完了して次に進む形でフロー全体が説明されます その他の資料 その他の資料一覧は 付録 A その他のリソースおよび法的通知 に記載されています Zynq デバイスによるエンベデッドプロセッサデザインの簡略化 エンベデッドシステムは複雑です エンベデッドデザインのハードウェアとソフトウェアに該当する部分はそれぞれがプロジェクトとなります 2 つのデザインコンポーネントを 1 つのシステムとして機能するように統合するには さらに課題が伴います その統合されたものに FPGA デザインプロジェクトを追加すると デザインは非常に複雑になると考えられます Zynq SoC ソリューションは ARM Cortex-A9 デュアルコアとプログラマブルロジックを 1 つの SoC で提供することで この複雑さを軽減します 設計プロセスを簡略化にするために ザイリンクスは Vivado Design Suite およびソフトウェア開発キット (SDK) を提供しています これら 2 つのツールで SoC と FPGA を結合するデバイスのエンベデッドシステムデザインを簡略化するために必要なものをすべて提供します ツールを組み合わせることで ハードウェアとソフトウェアのアプリケーションの設計 デバッグ コードの実行が可能になるほか 検証や評価を目的としてデザインを実際のボードに移行できます 注記 : SDK を Vivado Design Suite の一部としてインストールするには インストーラーに SDK を含めるよう選択する必要があります 8 ページの ソフトウェア開発キット を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 6

7 第 1 章 : はじめに Vivado Design Suite : System Edition ザイリンクスは Vivado Design Suite と総称される開発システムツールを複数提供しています Vivado Design Suite のいくつかの Edition がエンベデッドシステム開発に使用できます このガイドでは System Edition を使用します 図 1-1 に Vivado Design Suite の Edition の機能を示します X-Ref Target - Figure 1-1 図 1 1:Vivado Design Suite Edition Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 7

8 第 1 章 : はじめに その他の Vivado コンポーネント Vivado のその他のコンポーネントは次のとおりです ザイリンクスエンベデッドプロセッサ用のエンベデッド / ソフト IP 資料 サンプルプロジェクト ソフトウェア開発キット ソフトウェア開発キット (SDK) は Vivado を補完する統合開発環境で C/C++ エンベデッドソフトウェアアプリケーションの作成および検証に使用します SDK は Eclipse オープンソースフレームワークで構築されているため ソフトウェア設計者や設計チームにとって使い慣れた環境です Vivado Design Suite をインストールする際に インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます 詳細は 10 ページの インストール要件 を参照してください Eclipse 開発環境の詳細は を参照してください SDK のその他のコンポーネントは次のとおりです エンベデッドソフトウェア開発用のドライバーおよびライブラリ Zynq SoC プロセッシングシステムの ARM Cortex-A9 MP プロセッサをターゲットにした C/C++ ソフトウェア開発向け GNU コンパイラおよびデバッガー PetaLinux ツール PetaLinux ツールは エンベデッド Linux システム開発キットです この開発キットは Linux OS に加えて ザイリンクスのシリコンデバイス向けの完全なコンフィギュレーション ビルド および導入環境を含む 完全な Linux ディストリビューションを提供します 詳細は ザイリンクスの PetaLinux ウェブページ [ 参照 8] を参照してください PetaLinux ツールのデザインハブは PetaLinux ツールの情報および資料へのリンクを提供します 詳細は 101 ページの 関連デザインハブ を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 8

9 第 1 章 : はじめに Vivado ツールでデザインプロセスを加速 Vivado を使用して デザインソースをハードウェアに追加できます IP インテグレーターを使用することで 必要な IP を簡単に既存のデザインソースへ追加してクロックやリセットなどのポート接続を作成できます Vivado および IP インテグレーターは すべてのハードウェアシステム開発に使用されます Vivado では マイクロプロセッサおよびペリフェラルの仕様 これらのコンポーネントの接続およびプロパティを設定します SDK はソフトウェア開発に使用され Vivado Design Suite の一部として利用できます または SDK をインストールし SDK がロードされるマシンにほかのザイリンクスツールがインストールされていなくても使用可能です SDK は ソフトウェアアプリケーションのデバッグにも使用できます Zynq SoC プロセッシングシステム (PS) は FPGA プログラマブルロジック (PL) をプログラムしなくても ブートして動作させることができます ただし ファブリックでソフト IP を使用したり EMIO を用いて PS ペリフェラルを接続するには PL をプログラムする必要があります SDK で PL をプログラムできます エンベデッドデザインプロセスの詳細は Vivado Design Suite チュートリアル : エンベデッドプロセッサハードウェアデザイン (UG940) [ 参照 1] を参照してください 最初に必要なセットアップ ツールについて詳しく説明する前に ツールが適切にインストールされ 使用する環境がこのガイドの サンプルプロジェクト の記載要件に一致するかを確認します ハードウェア要件 このチュートリアルは Zynq ZC702 Rev 1.1 評価ボードをターゲットにしており Rev 1.0 ボードにも使用できます このガイドを活用するにあたって 評価ボードに同梱されている次を用意してください ZC702 評価ボード AC 電源アダプター (12 VDC) USB Type-A/Mini-B ケーブル (UART 通信用 ) JTAG を介するプログラムおよびデバッグ用の Digilent 社製ケーブル Linux ブート用の SD-MMC フラッシュカード ターゲットボードとホストマシンの接続用のイーサネットケーブル Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 9

10 第 1 章 : はじめに インストール要件 Vivado Design Suite および SDK ソフトウェアがインストール済みであることを確認してください ソフトウェアバージョンが最新であるかどうかは にアクセスして確認できます Vivado Design Suite および SDK ツールの両方がインストールされていることを確認してください Vivado Design Suite をインストールする際に 図 1-2 に示すように [Software Development Kit] をオンにすることで インストールに含める必要のあるオプションのソフトウェアツールとして SDK を選択できます SDK を単独でインストールするには [Software Development Kit] のみをオンにし ほかのソフトウェア製品の選択をオフにしてインストーラーを実行します X-Ref Target - Figure 1-2 図 1 2:Vivado インストーラー [Software Development Kit] の選択 Vivado Design Suite と SDK のインストールの詳細は Vivado Design Suite ユーザーガイド : リリースノート インストールおよびライセンス (UG973) [ 参照 2] を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 10

11 第 1 章 : はじめに PetaLinux ツール このチュートリアルの Linux 部分の演習で実行する PetaLinux ツールをインストールします PetaLinux ツールは 次のいずれかが稼働している Linux ホストシステムで実行します RHEL 5 (32 ビットまたは 64 ビット ) RHEL 6 (32 ビットまたは 64 ビット ) SUSE Enterprise 11 (32 ビットまたは 64 ビット ) このツールは 専用 Linux ホストシステム または Windows 開発プラットフォーム上でこれらの Linux オペレーティングシステムのいずれかが稼働している仮想マシンを使用できます PetaLinux ツールを選択したシステムにインストールするには 次を実行する必要があります PetaLinux SDK ツールを ザイリンクスのウェブサイトからダウンロードする PetaLinux リリースパッケージをインストールする ワークステーションまたは仮想マシンに共通のシステムパッケージおよびライブラリを追加する 有効な PetaLinux ライセンスを所有していることを確認する 前提条件 2GB RAM ( ザイリンクスツールで推奨される最小サイズ ) Pentium 4 2GHz CPU クロックまたは同等の CPU 5GB のハードディスク空き容量 PetaLinux パッケージの展開 インストーラーはデフォルトでは 現在のディレクトリのサブディレクトリとしてパッケージをインストールします 代わりに インストールパスを指定することもできます ダウンロードした PetaLinux インストーラーを実行します 注記 : PetaLinux のインストールパスは短くしてください パスが 255 文字を超えると PetaLinux のビルドがエラーになります bash>./petalinux-v final-installer.run PetaLinux は このコマンドの作業ディレクトリの直下にある petalinux-v final ディレクトリにインストールされます インストーラーをホームディレクトリ (/home/user) に置いた場合 PetaLinux は /home/user/petalinux v final にインストールされます PetaLinux 環境のセットアップ プロジェクトの作成 およびプロジェクトの使用例の詳細は 第 6 章を参照してください PetaLinux のインストールおよび使用方法に関する詳細は PetaLinux ツール資料リファレンスガイド (UG1144) [ 参照 3] に記載されています ソフトウェアのライセンス ザイリンクスのソフトウェアには FLEXnet ライセンスが使用されています ソフトウェアを初めて起動する際 ライセンスの検証プロセスが実行されます ライセンス検証で有効なライセンスが検出されない場合 ライセンスウィザードに従ってライセンスを取得し インストールしたツールでそのライセンスを使用できるようにします ソフトウェアのフルバージョンが不要な場合は 評価ライセンスを使用できます インストールの手順と詳細は Vivado Design Suite ユーザーガイド : リリースノート インストールおよびライセンス (UG973) [ 参照 2] を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 11

12 第 1 章 : はじめに チュートリアルのデザインファイル このチュートリアルのデザインファイルのダウンロードについては 101 ページの このチュートリアルのデザインファイル を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 12

13 第 2 章 Zynq SoC プロセッシングシステムの使用 ザイリンクスの Vivado Design Suite の概要に引き続き このツールを活用して Zynq AP SoC プロセッシングシステム (PS) を使用するエンベデッドシステムを開発する方法を説明します Zynq SoC は ARM Cortex-A9 ハード IP およびプログラマブルロジック (PL) で構成されています これらは次の 2 つの方法で使用できます Zynq SoC PS は ファブリック IP を追加せずに スタンドアロンモードで使用できます IP コアをファブリックでインスタンシエートし PS と PL の組み合わせとして Zynq PS に接続できます エンベデッドシステムの構築 Zynq デバイスシステムデザインの作成には ブートデバイスおよびペリフェラルを適切に選択する PS のコンフィギュレーションが含まれます PS ペリフェラルと利用可能な MIO の接続がデザイン要件を満たしている限り ビットストリームは必要ありません この章では ビットストリームを必要としないデザインの作成手順について説明します サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する この例では Vivado Design Suite を起動し エンベデッドプロセッサシステムのプロジェクトを最上位として作成します デザインの開始 1. Vivado Design Suite を起動します 2. [Vivado Quick Start] ページで [Create New Project] をクリックし New Project ウィザードを開きます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 13

14 第 2 章 :Zynq SoC プロセッシングシステムの使用 3. 次の表の情報に基づいて 各ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Project Name Project Name edt_tutorial Project Type Add Sources Add Existing IP Project Location Create Project Subdirectory デザインのソースのタイプを指定する RTL または合成済み EDIF から開始できる この時点ではソースを指定しない この画面では変更しない この画面では変更しない C:/designs オン RTL Project オフ Add Constraints この画面では変更しない Default Part Select Boards Board ZYNQ-7 ZC702 Evaluation Board New Project Summary Project Summary [Finish] をクリックする前にプロジェク トサマリを再確認し プロジェクトを作 成する [Finish] をクリックすると New Project ウィザードが閉じ 作成したプロジェクトが Vivado デザインツールで開きます エンベデッドプロセッサプロジェクトを作成する ここからは Add Sources ウィザードを使用し エンベデッドプロセッサプロジェクトを作成します 1. Flow Navigator の [IP Integrator] [Create Block Design] をクリックします X-Ref Target - Figure 2-1 図 2 1:Create Block Design [Create Block Design] ダイアログボックスが開きます 2. [Create Block Design] ダイアログボックスで次のように選択します ウィザード画面 システムプロパティ 設定または使用するコマンド Create Block Design Design name tutorial_bd Directory <Local to Project> Specify source set Design Sources Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 14

15 第 2 章 :Zynq SoC プロセッシングシステムの使用 3. [OK] をクリックします このデザインが空であることを示すメッセージと共に [Diagram] ウィンドウが自動的に表示されます 開始するには カタログから IP を追加します 4. [Add IP] をクリックします 5. 検索ボックスに zynq と入力して Zynq デバイス IP オプションを検索し [ZYNQ7 Processing System] IP をダブルクリックしてブロックデザインに追加します Zynq SoC プロセッシングシステム IP ブロックが [Diagram] ウィンドウに表示されます ( 図 2-2) X-Ref Target - Figure 2-2 図 2 2:Zynq SoC プロセッシングシステム IP ブロック Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 15

16 第 2 章 :Zynq SoC プロセッシングシステムの使用 Vivado で Zynq7 プロセッシングシステムを管理する これでプロセッサシステムがデザインに追加されたので Zynq7 プロセッシングシステムで利用できるさまざまなオプションの管理を開始できます 1. [Diagram] ウィンドウで ZYNQ7 Processing System ブロックをダブルクリックします [Re-customize IP] ダイアログボックスが開きます デフォルトでは プロセッサシステムにペリフェラルが接続されていないことに注意してください 17 ページの図 2-4 に示すように 接続はチェックマークで表されます X-Ref Target - Figure 2-3 図 2 3 : [Re customize IP] ダイアログボックス 2. ZC702 ボード用に作成されたテンプレートを使用します [Re-customize IP] ウィンドウで [Presets] をクリックし [ZC702] を選択します このコンフィギュレーションウィザードを使用して ZC702 のボードレイアウトに従って一部の MIO ピンが割り当てられている複数のペリフェラルをプロセッシングシステムで有効にします たとえば UART1 は有効で UART0 は無効です これは UART1 が UART を経由して USB-UART コネクタを介し ZC702 ボードの USB コンバーターチップへ接続されているためです Zynq デバイスのブロック図で各ペリフェラル名の横に表示されるチェックマークは それらの I/O ペリフェラルがアクティブであることを示します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 16

17 第 2 章 :Zynq SoC プロセッシングシステムの使用 X-Ref Target - Figure 2-4 図 2 4: アクティブなペリフェラルが示された [I/O Peripherals] 3. ブロック図で 緑色の I/O ペリフェラル ( 図 2-4 に示す ) のうちの 1 つをクリックします 選択したペリフェラルに関する [MIO Configuration] ページが開きます X-Ref Target - Figure 2-5 図 2 5:[MIO Configuration] ページ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 17

18 第 2 章 :Zynq SoC プロセッシングシステムの使用 4. [OK] をクリックして [Re-customize IP] ダイアログボックス閉じます Vivado は ZC702 ボードのプリセットを適用するために行った変更をインプリメントします [Diagram] ウィンドウで 設計アシスタントが使用可能であることを示すメッセージに注意してください ( 図 2-6) 5. [Run Block Automation] リンクをクリックします X-Ref Target - Figure 2-6 [Run Block Automation] ダイアログボックスが開きます [Cross Trigger In] および [Cross Trigger Out] が無効になっていることに注意してください クロストリガーの設定に関する詳細なチュートリアルは Vivado Design Suite チュートリアル : エンベデッドプロセッサハードウェアデザイン (UG940) [ 参照 1] を参照してください 6. [OK] をクリックしてデフォルトのプロセッサシステムオプションを選択し デフォルトのピン接続を作成します デザインおよび接続ポートを検証する 次に デザインを検証します 1. [Diagram] ウィンドウ内の空白部分を右クリックして [Validate Design] をクリックします あるいは F6 キーを押します 2. M_AXI_GP0_ACLK を接続する必要があることを示すクリティカルエラーメッセージが表示されます X-Ref Target - Figure 2-7 図 2 6:[Run Block Automation] リンク 3. [OK] をクリックしてメッセージを消去します 図 2 7 : [Critical Messages] ダイアログボックス Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 18

19 第 2 章 :Zynq SoC プロセッシングシステムの使用 4. [Diagram] ウィンドウで ZYNQ7 プロセッシングシステムの M_AXI_GP0_ACLK ポートを見つけます コネクタポートの上にマウスポインターを乗せて鉛筆アイコンを表示させます M_AXI_GP0_ACLK ポートをクリックして FCLK_CLK0 入力ポートまでドラッグし 2 つのポートを接続します X-Ref Target - Figure 2-8 図 2 8: 接続された ZYNQ7 プロセッシングシステム 5. ほかにエラーがないことを確認するために デザインを再び検証します これには [Diagram] ウィンドウ内の空白部分を右クリックして [Validate Design] をクリックします 検証が成功し デザインにエラーや重大な警告がないことを示すメッセージダイアログボックスが表示されます 6. [OK] をクリックしてメッセージを閉じます 7. [Block Design] の [Sources] ウィンドウをクリックします 8. [Hierarchy] をクリックします 9. [Design Sources] の下で [tutorial_bd] を右クリックし [Create HDL Wrapper] をクリックします [Create HDL Wrapper] ダイアログボックスが開きます このダイアログボックスを使用して プロセッササブシステム用の HDL ラッパーファイルを作成します 10. [Let Vivado manage wrapper and auto-update] をオンにして [OK] をクリックします 11. [Block Diagram] の [Sources] ウィンドウで [Design Sources] [tutorial_bd_wrapper] に移動します 12. [tutorial_bd_i - tutorial_bd (tutorial_bd.bd)] という名前の最上位ブロック図を右クリックし [Generate Output Products] をクリックします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 19

20 第 2 章 :Zynq SoC プロセッシングシステムの使用 [Generate Output Products] ダイアログボックスが開きます ( 図 2-9) X-Ref Target - Figure [Generate] をクリックします 図 2 9 : [Generate Output Products] ダイアログボックス この手順では 選択したソースに必要なすべての出力ファイルを作成します たとえば IP プロセッサシステムに対する制約を手動で作成する必要はありません [Generate Output Products] が選択されると Vivado は プロセッササブシステム用の XDC ファイルを自動的に生成します 14. [Generate Output Products] の処理が完了したら [OK] をクリックします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 20

21 第 2 章 :Zynq SoC プロセッシングシステムの使用 15. [Block Diagra] の [Sources] ウィンドウで [IP Sources] に移動します このディレクトリで 生成したばかりの出力ファイルを見つけます X-Ref Target - Figure 2-10 図 2 10 : [IP Sources] の下に生成された出力 デザインの合成 インプリメンテーションの実行 およびビットストリームの生成 1. これで デザインを合成できるようになりました Flow Navigator で [Synthesis] [Run Synthesis] をクリックします X-Ref Target - Figure 2-11 図 2 11 : Run Synthesis 2. 合成の開始前にプロジェクトを保存するよう促された場合 [Save] をクリックします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 21

22 第 2 章 :Zynq SoC プロセッシングシステムの使用 合成が実行されている間 ウィンドウの右上にステータスバーが表示されます このタスクバーは デザインプロセスを通じて さまざまな理由により表示されます ステータスバーは プロセスがバックグラウンドで実行されていることを示します X-Ref Target - Figure 2-12 合成が完了すると [Synthesis Completed] ダイアログボックスが開きます 3. [Run Implementation] をクリックして [OK] をクリックします この場合も プロセスがバックグラウンドで実行されていることが ステータスバーによって示されます インプリメンテーションが完了すると [Implementation Completed] ダイアログボックスが開きます 4. [Generate Bitstream] をクリックして [OK] をクリックします ビットストリームの生成が完了すると [Bitstream Generation Completed] ダイアログボックスが開きます 5. [Cancel] をクリックしてウィンドウを閉じます 6. ビットストリームの生成が完了したら 次のセクションの説明に従ってハードウェアをエクスポートしてソフト ウェア開発キット (SDK) を起動します SDK へエクスポートする この例では Vivado から SDK を起動します 図 2 12 : ステータスバー 1. [Vivado] ツールバーで [File] [Export] [Export Hardware] をクリックします [Export Hardware] ダイアログボックスが開きます [Include bitstream] がオンになっていること ( デザインで PL デザインとビットストリームが生成されている場合のみ ) および [Export to] がデフォルトオプションの [<Local to Project>] に設定されていることを確認します X-Ref Target - Figure 2-13 図 2 13 : ハードウェアを SDK へエクスポートする 2. [OK] をクリックします 3. [File] [Launch SDK] をクリックして SDK を起動します [Launch SDK] ダイアログボックスが開きます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 22

23 第 2 章 :Zynq SoC プロセッシングシステムの使用 4. [Exported location] および [Workspace] には デフォルト設定を選択します X-Ref Target - Figure [OK] をクリックします 図 2 14 : [Launch SDK] ダイアログボックス SDK が開きます SDK を起動するとハードウェア記述ファイルが自動的に読み込まれます [system.hdf] に プロセッシングシステム全体のアドレスマップが表示されます X-Ref Target - Figure SDK を閉じます 図 2 15 : SDK の [system.hdf] のアドレスマップ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 23

24 第 2 章 :Zynq SoC プロセッシングシステムの使用 ここまでの結果 Vivado によって ソフトウェア開発が行われる選択したワークスペースにハードウェア仕様がエクスポートされました [<Local to Project>] を選択していれば Vivado プロジェクトフォルダーに新しいワークスペースが作成されています ワークスペース名は <project_name>.sdk です この例では ワークスペースは C:/designs/edt_ tutorial/edt_tutorial.sdk という名前で作成されます Vivado デザインツールによって デザインのハードウェアプラットフォーム仕様 ( この例では system.hdf) が SDK にエクスポートされました system.hdf のほかに 次の追加ファイルが SDK にエクスポートされます design_1_bd.tcl ps7_init.c ps7_init.h ps7_init.html ps7_init.tcl ps7_init_gpl.c ps7_init_gpl.h system.hdf SDK を起動すると system.hdf ファイルがデフォルトで開きます このファイルから読み出されるシステムのアドレスマップがデフォルトで SDK ウィンドウに表示されます ps7_init.c ps7_init.h ps7_init_gpl.c および ps7_init_gpl.h ファイルには Zynq SoC プロセッシングシステムの初期化コードのほかに DDR クロック 位相ロックループ (PLL) および MIO の初期化設定が含まれます SDK は アプリケーションがプロセッシングシステムの最上位で実行可能となるように これらの設定をプロセッシングシステムの初期化時に使用します プロセッシングシステムの設定の中には ZC702 評価ボード向けに固定されているものがあります 次に実行すること これで SDK を使用してプロジェクトのソフトウェア開発を開始できます 次のセクションでは ハードウェアプラットフォーム向けのソフトウェアアプリケーションの作成に役立つ情報を提供します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 24

25 第 2 章 :Zynq SoC プロセッシングシステムの使用 サンプルプロジェクト : Hello World アプリケーションを実行する 1. この例では ボード設定の管理 ケーブル接続 PC 経由のボード接続 および SDK での簡単な hello world ソフトウェアアプリケーションの実行の各方法について説明します 電源ケーブルをボードに接続します 2. Digilent 社製ケーブルを使用して Windows ホストマシンと SW10 スイッチを次のように設定したターゲットボードを接続します Bit-1 は 0 Bit-2 は 1 注記 : 0 = 開スイッチ 1 = 閉スイッチ 3. USB ケーブルを Windows ホストマシンとターゲットボードのコネクタ J17 につなぎます シリアル転送に USB を使用する際はこのように接続します 4. 下の図に示すスイッチを使用して ZC702 ボードに電源を投入します 重要 : ジャンパー J27 および J28 は SD カードスロットから離れた側に設定し SW16 スイッチを図 2-16 に示すとおりに設定します X-Ref Target - Figure 2-16 図 2 16 : ZC702 ボードの電源スイッチ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 25

26 第 2 章 :Zynq SoC プロセッシングシステムの使用 5. SDK を開き プロジェクトファイルへのワークスペースパス ( この例では C:/designs/edt_tutorial/edt_ tutorial.sdk) を設定します あるいは デフォルトのワークスペースを使用して SDK を開き 後でそれを正しいワークスペースに切り替えることもできます この場合 [File] [Switch Workspace] をクリックしてから ワークスペースを選択します 6. システムで割り当てられている COM ポートのシリアル通信ユーティリティを開きます SDK では チュートリアル全体で使用されるシリアルターミナルユーティリティが提供されています [Window] [Show View] [Terminal] をクリックしてこのユーティリティを開きます X-Ref Target - Figure 2-17 図 2 17 : [Terminal] ウィンドウのヘッダーバー 7. [Connect] をクリックし シリアルコンフィギュレーションを設定して接続します 8. [Settings] をクリックして [Terminal Settings] ダイアログボックスを開きます 図 2-18 に Zynq SoC プロセッシングシステム用の標準的なコンフィギュレーションを示します X-Ref Target - Figure 2-18 図 2 18 : [Terminal Settings] ダイアログボックス Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 26

27 第 2 章 :Zynq SoC プロセッシングシステムの使用 9. [File] [New] [Application Project] をクリックします New Project ウィザードが開きます 10. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name hello_world Use Default Location Hardware Platform Processor OS Platform Language オン tutorial_bd_wrapper_hw_platform_0 PS7_cortexa9_0 スタンドアロン Board Support Package [Create New] をクリックして hello_world_bsp という名前にする Templates Available Templates Hello World C SDK によって hello_world アプリケーションプロジェクトおよび hello world_bsp ボードサポートパッケージ (BSP) プロジェクトが [Project Explorer] の下に作成されます これらの両プロジェクトは自動的にコンパイルされ ELF ファイルが作成されます 11. [hello_world] を右クリックして [Run as] [Run Configurations] をクリックします 12. [Xilinx C/C++ application (GDB)] を右クリックして [New] をクリックします SDK によって hello_world Debug という名前の新しい実行コンフィギュレーションが作成されます アプリケーションに関連するコンフィギュレーションは 起動コンフィギュレーションの [Main] タブに自動入力されます 13. 起動コンフィギュレーションの [Target Setup] タブをクリックし 設定を確認します 初期化 TCL ファイルへのコンフィギュレーションパスがあることに着目してください ここでは ps7_init.tcl へのパスです このファイルは デザインを SDK にエクスポートした際にエクスポートされたもので プロセッシングシステムの初期化情報を含みます 14. [STDIO Connection] タブは 起動コンフィギュレーションの設定で使用できます このタブを使用して STDIO をコンソールに接続させることができます ここからは シリアル通信ユーティリティがすでに起動しているため このタブを使用することはありません 起動コンフィギュレーションにはほかにもオプションがありますが これらについては後半で説明します 15. [Run] をクリックします FPGA のコンフィギュレーションが完了していなくてもアプリケーションを起動するかどうかを尋ねるメッセージが表示されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 27

28 第 2 章 :Zynq SoC プロセッシングシステムの使用 16. [OK] をクリックします [Terminal 1] のシリアル通信ユーティリティに Hello World と表示されます X-Ref Target - Figure 2-19 注記 : Zynq SoC 評価ボードで実行する上記ソフトウェアアプリケーション用にビットストリームをダウンロードする必要はありませんでした ARM Cortex A9 デュアルコアはすでにボードに実装されています 簡単なアプリケーションを実行することを目的としたこのシステムの基本的な初期化は デバイス初期化 TCL スクリプトで実行されます ここまでの結果 アプリケーションソフトウェアによって Hello World の文字列が PS の UART1 ペリフェラルに送信されました UART1 からホストマシンで動作しているシリアルターミナルアプリケーションへ Hello world の文字列がバイトごとに送信され 文字列として表示されます その他の情報 ボードサポートパッケージ ボードサポートパッケージ (BSP) はハードウェアプラットフォームまたはボードのサポートコードです このコードは 電源投入時の基本的な初期化に役立つだけでなく ソフトウェアアプリケーションがハードウェアプラットフォームまたはボードの最上位で実行されるようにサポートします これは ブートローダーおよびデバイスドライバーを備えるオペレーティングシステム固有のものにできます スタンドアロンの OS 図 2 19 : シリアルターミナルへの出力 スタンドアロンはシンプルな下位ソフトウェア層です これは キャッシュ 割り込み 例外などの基本的なプロセッサ機能およびホスト環境の基本的なプロセッサ機能へのアクセスを提供します これらの機能には 標準の入力 / 出力 プロファイル 停止 終了が含まれます これはセミホスト型のシングルスレッド環境です この章で実行したアプリケーションが スタンドアロン OS の最上位に作成されました ソフトウェアアプリケーションがターゲットにする BSP は 新規アプリケーションプロジェクトを作成するプロセスで選択されます プロジェクトの作成後にターゲット BSP を変更する場合は ソフトウェアアプリケーションを右クリックして [Change Referenced BSP] をクリックすると ターゲット BSP を管理できます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 28

29 第 4 章 SDK を使用したデバッグ この章では これまで説明してきたデザインフローで可能なデバッグについて説明します 最初のオプションは ザイリンクスソフトウェア開発キット (SDK) を使用したソフトウェアのデバッグです SDK デバッガーは 次のデバッグ機能を提供します MicroBlaze および ARM Cortex-A9 プロセッサアーキテクチャ上のプログラムのデバッグをサポート ハードウェアボード上のプログラムのデバッグをサポート ヘテロジニアスマルチプロセッサハードウェアシステムでのデバッグサポート リモートハードウェアシステムでのデバッグ プログラムをデバッグするための豊富な機能を備える IDE を提供 テストスクリプトの実行および自動化のためのツールコマンド言語 (Tcl) インターフェイスを提供 SDK デバッガーを使用して プログラムの実行中に何が起こっているかを調べることができます プロセッサを停止するためのブレークポイントやウォッチポイントの設定 プログラムのステップ実行 プログラムの変数とスタックの表示 システム内のメモリ内容の表示などが可能です SDK デバッガーは ザイリンクスシステムデバッガーおよび GNU デバッガー (GDB) によるデバッグをサポートしています 注記 : GDB のフローは非推奨であり 今後のデバイスでは使用できなくなる予定です ザイリンクスシステムデバッガー ザイリンクスシステムデバッガーは 基礎となるデバッグエンジンとしてザイリンクスの hw_server を使用します SDK は 各ユーザーインターフェイス操作を一連の TCF コマンドに変換します その後 システムデバッガーからの出力を処理し デバッグされているプログラムの現在の状態を表示します SDK は ザイリンクスの hw_server を使用してハードウェア上のプロセッサとやり取りします 41 ページの図 4-1 にデバッグワークフローを示します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 40

30 第 4 章 :SDK を使用したデバッグ X-Ref Target - Figure 4-1 図 4 1: システムデバッガーのフロー このワークフローは 次のコンポーネントで構成されています ELF 実行ファイル : アプリケーションをデバッグするには デバッグ用にコンパイルされた ELF (Executable and Linkable Format) ファイルを使用する必要があります デバッグ用の ELF ファイルには ソースコードと 元のソースから生成されたバイナリを直接関連付けるデバッガー用の追加デバッグ情報が含まれています ビルドコンフィギュレーションを管理するには ソフトウェアアプリケーションを右クリックして [Build Configurations] [Manage] をクリックします デバッグコンフィギュレーション : デバッグセッションを起動するには SDK でデバッグコンフィギュレーションを作成する必要があります このコンフィギュレーションでは 実行ファイル名やデバッグするターゲットプロセッサなど デバッグセッションを開始するために必要な情報を入力します デバッグコンフィギュレーションを作成するには ソフトウェアアプリケーションを右クリックして [Debug As] [Debug Configurations] をクリックします SDK の [Debug] ウィンドウ : [Debug] ウィンドウを使用して ワークベンチでプログラムのデバッグや実行を管理できます プログラムの実行は ブレークポイントの設定 起動したプログラムの一時停止 コードのステップ実行 および変数の内容の確認によって制御可能です [Debug] ウィンドウを表示するには [Window] [Open Perspective] [Debug] をクリックします SDK では コードの変更 実行ファイルのビルド プログラムのデバッグというサイクルを繰り返すことができます 注記 : デバッグ情報がソースに直接関連付けられているため コンパイル後にソースを編集すると 行番号がソースと一致しなくなります 同様に 最適化されたバイナリをデバッグすると 実行トレース中に予期しないジャンプが発生する場合があります Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 41

31 第 4 章 :SDK を使用したデバッグ SDK を使用してソフトウェアをデバッグする この例では hello world アプリケーションのデバッグを実行します 前章で hello world アプリケーションを変更した場合は デバッグの実行前に新しい hello world アプリケーションを作成する必要があります 新しい hello world アプリケーションを作成するには 25 ページの サンプルプロジェクト : Hello World アプリケーションを実行する の手順に従います hello world アプリケーションを作成した後に SDK で次の例を実行してソフトウェアをデバッグします 1. C/C++ 用の表示では Hello_world プロジェクトを右クリックして [Debug As] [Launch on Hardware (System Debugger)] をクリックします [Debug] ウィンドウが開きます X-Ref Target - Figure 4-2 図 4 2:[Debug Configurations] 注記 : [Debug] ウィンドウが自動的に開かない場合は [Window] [Open] [Perspective] [Other] をクリックしてから Open Perspective ウィザードの [Debug] をクリックします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 42

32 第 4 章 :SDK を使用したデバッグ X-Ref Target - Figure 4-3 図 4 3: アプリケーションデバッグ用の [Debug] ウィンドウ 注記 : このページに示されているアドレスは システムで表示されているものと若干異なる場合があります プロセッサが main() の始め部分にあり プログラム実行が 0x C で停止していることがわかります この情報は [Disassembly] ビューで確認できます ここでは アセンブリレベルのプログラム実行についても 0x C で一時停止されていることがわかります 注記 : [Disassembly] ビューが表示されない場合は [Window] [Show view] [Disassembly] をクリックします 2. また helloworld.c ウィンドウに C コードの最初の実行可能な行で実行が一時停止していることが表示されます [Registers] ビューを選択し プログラムカウンターである pc レジスタが 0x C を含むことを確認します 注記 : [Registers] ウィンドウが表示されない場合は [Window] [Show View] [Registers] をクリックします 3. init_platform () を読み出すコードの行の横にある helloworld.c ウィンドウの空白をダブルクリックします これにより init_platform () でブレークポイントが設定されます ブレークポイントの確認には [Breakpoints] ウィンドウを参照します 注記 : [Breakpoints] ウィンドウが表示されない場合は [Window] [Show View] [Breakpoints] をクリックします 4. [Run] [Resume] をクリックし ブレークポイントまでプログラムの実行を再開させます プログラムの実行は init_platform () を含むコードの行で停止します [Disassembly] および [Debug] の両ウィンドウで プログラムの実行が 0x で停止していることが示されます 注記 : hello world のソースコードを変更した場合 ウィンドウに表示される実行アドレスは異なる場合があります 5. [Run] [Step Into] をクリックし init_platform () ルーチンへステップインします プログラムの実行が 0x001005c4 の位置で一時停止します コールスタックはここで 2 レベル分の深さです Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 43

33 第 4 章 :SDK を使用したデバッグ 6. [Run] [Resume] をクリックし プログラムを終了まで実行します プログラムの実行が完了すると [Debug] ウィンドウはプログラムが exit というルーチンで一時停止していることを示します これは デバッガーの制御下で実行しているときに発生します 7. コードを複数回再実行します シングルステップ メモリの検査 ブレークポイント コードの変更 および print 文の追加を試してみます ビューの追加および移動を試します 8. SDK を閉じます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 44

34 第 3 章 Zynq デバイスでの GP ポートの使用 ザイリンクスの Zynq AP SoC をエンベデッドデザインのプラットフォームとして使用する場合 独自の特徴の 1 つは ARM Cortex-A9 デュアルコアプロセッシングシステムに Zynq SoC のプロセッシングシステム (PS) を使用できるだけでなく プログラマブルロジック (PL) も使用できることです この章では 次を備えるデザインを作成します AXI GPIO およびファブリックから PS への割り込みを持つ AXI タイマー EMIO インターフェイスを介して PL 側のピンへ接続される Zynq SoC PS GPIO ピン この章のフローは第 2 章に似ており Zynq デバイスをベースのハードウェアデザインとして使用します ここでは Zynq デバイスを Vivado IP インテグレーターのブロック図デザインに追加することに関して 第 2 章で説明されている概念を理解していることが前提になります この章全体で 第 2 章の内容について引き続き言及しているため 前章を省略した場合は必要に応じて内容を確認してください ファブリックの IP を Zynq SoC プロセッシングシステムに追加する ファブリックで追加可能な Zynq SoC PS と密結合される IP は どんなに複雑なものでも制限はありません ここでは AXI GPIO 割り込みを持つ AXI タイマー および EMIO インターフェイスを介して PL 側のピンへ接続される PS の GPIO ピンを用いて簡単な例を説明します ここでは デザインを作成して AXI GPIO ファブリックでインスタンシエートされた割り込み付き AXI タイマー および EMIO インターフェイスを持つ PS の GPIO の機能を確認します 30 ページの図 3-1 にシステムのブロック図を示します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 29

35 第 3 章 :Zynq デバイスでの GP ポートの使用 X-Ref Target - Figure 3-1 図 3 1: ブロック図 第 2 章で作成したシステムを使用して 13 ページの サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する の後から継続できます この章の例では 第 2 章のデザインを拡張します 次のデザイン変更を行います ファブリック側の AXI GPIO は 1 ビットのチャネル幅が割り当てられ ZC702 ボード上の SW5 プッシュボタンスイッチに接続されます PS の GPIO ポートは ファブリックピンを (EMIO インターフェイスを介して ) ボード上の SW7 プッシュボタンスイッチに配線する 1 ビット幅のインターフェイスを含むように変更されます PS では 別の 1 ビット GPIO が MIO ポートにあるボード上の DS23 LED へ接続されます AXI タイマーの割り込みはファブリックから PS の割り込みコントローラーへ接続されます このタイマーは ボード上の指定されたプッシュボタンを押すと開始します タイマーが終了すると その割り込みがトリガーされます 上記のハードウェア変更に加えて アプリケーションソフトウェアコードを記述します このコードは 次のように機能します シリアルターミナルにメッセージが表示され ボードで使用するプッシュボタンスイッチ (SW7 または SW5 のいずれか ) の選択が求められます 適切なボタンを押すと タイマーは動作を自動的に開始して LED DS23 をオフにし タイマーの割り込みが発生するのを待機します タイマーの割り込みが発生すると LED DS23 がオンになり タイマーは実行を再開してシリアルターミナルでプッシュボタンスイッチが再度選択されるのを待機します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 30

36 第 3 章 :Zynq デバイスでの GP ポートの使用 サンプルプロジェクト : インスタンシエートされたファブリック IP 機能を検証する この例では AXI GPIO AXI タイマー ファブリックでインスタンシエートされた割り込み および EMIO インターフェイスを追加します その後 ファブリックの追加機能を検証します 1. Vivado Design Suite を起動します 2. [Recent Projects] で 第 2 章で作成した [edt_tutorial] デザインをクリックします 3. [IP Integrator] を展開して [Open Block Design] をクリックします 4. [Diagram] ウィンドウ内の空白部分を右クリックして [Add IP] をクリックします 5. 検索ボックスに AXI GPIO と入力し [AXI GPIO] IP をダブルクリックしてブロック図に追加します AXI GPIO IP ブロックが [Diagram] ウィンドウに表示されます 6. [Diagram] ウィンドウ内の空白部分を右クリックして [Add IP] をクリックします 7. 検索ボックスに AXI Timer と入力し [AXI GPIO] IP をダブルクリックしてブロック図に追加します AXI Timer IP ブロックが [Diagram] ウィンドウに表示されます 8. ZYNQ7 SoC プロセッシングシステムの EMIO コンフィギュレーションを編集して 割り込みを有効にします [ZYNQ7 Processing System] IP ブロックを右クリックして [Customize Block] をクリックします 注記 : IP ブロックをダブルクリックしてカスタマイズすることもできます [Customize Block] ダイアログボックスが開きます (32 ページの図 3-2) Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 31

37 第 3 章 :Zynq デバイスでの GP ポートの使用 X-Ref Target - Figure 3-2 図 3 2:[Customize Block] ダイアログボックス 9. [MIO Configuration] をクリックします 10. [I/O Peripherals] [GPIO] を展開して [EMIO GPIO (Width)] をオンにします 11. [EMIO GPIO (Width)] を 1 に変更します 12. ZYNQ7 プロセッシングシステムのコンフィギュレーションオプションを開いた状態で [Interrupts] [Fabric Interrupts] [PL-PS Interrupt Ports] に移動します 13. [Fabric Interrupts] をオンにし [IRQ_F2P[15:0]] もオンにして IP コアでの PL-PS 割り込みを有効にします 14. [OK] をクリックして ZYNQ7 プロセッシングシステム IP に対する変更を確定します 図は 33 ページの図 3-3 のようになります Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 32

38 第 3 章 :Zynq デバイスでの GP ポートの使用 X-Ref Target - Figure 3-3 図 3 3:ZYNQ7 プロセッシングシステム IP 15. 新しく追加した IP ブロックの接続プロセスを自動化するために ページの上部にある [Run Connection Automation] リンクをクリックします 16. Run Connection Automation ウィザードで [All Automation] の横にあるチェックボックスをオンにします ( 図 3-4) 17. [OK] をクリックします X-Ref Target - Figure 3-4 図 3 4:Run Connection Automation ウィザード Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 33

39 第 3 章 :Zynq デバイスでの GP ポートの使用 完了後 更新されたブロック図は図 3-5 のようになります X-Ref Target - Figure 3-5 図 3 5: 接続が更新されたブロック図 18. [AXI GPIO] IP ブロックを右クリックして [Customize Block] をクリックします 注記 : IP ブロックをダブルクリックしてカスタマイズすることもできます 19. [Board] ビューで [GPIO] が [Custom] に設定されていることを確認します 20. [IP Configuration] タブをクリックします 必要な GPIO ポートは 1 つだけであるため [GPIO] で [GPIO Width] を 1 に変更します [All Inputs] と [All Outputs] の両方がオフになっていることも確認します 21. [OK] をクリックして変更を確定します 22. 割り込みポートは自動的には AXI Timer IP コアに接続されないことに注意してください [Diagram] ウィンドウで ZYNQ7 プロセッシングシステムの IRQ_F2P[0:0] ポートを見つけます 23. コネクタポートの上にマウスポインターを乗せて鉛筆アイコンを表示させます マ次に IRQ_F2P[0:0] ポートをクリックして AXI Timer IP コアの interrupt 出力ポートにドラッグし これら 2 つのポートを接続します 24. ZYNQ7 プロセッシングシステムの GPIO_0 ポートが接続されていないことに注意してください ZYNQ7 プロセッシングシステムの GPIO_0 出力ポートを右クリックして [Make External] をクリックします 各ピンは外部にありますが このボードでは これらのピンに対して必要な制約はありません ハードウェアピンを特定のデバイス位置に制約するには 次の手順に従います この手順は 手動でピンを配置する場合に使用できます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 34

40 第 3 章 :Zynq デバイスでの GP ポートの使用 25. Flow Navigator の [RTL Analysis] の下にある [Elaborated Design] をクリックします X-Ref Target - Figure 3-6 図 3 6:Open Elaborated Design 26. 図 3-7 に示すように [Elaborate Design] メッセージボックスが開いたら [OK] をクリックします X-Ref Target - Figure 3-7 図 3 7:[Elaborate Design] メッセージボックス ヒント : デザインのエラボレートには数分かかります デザインのエラボレートが進行中に Vivado でほかのことを実行する場合 [Background] をクリックします これにより Vivado はプロセスをバックグラウンドで引き続き実行できます 27. Vivado の下部にある [I/O Ports] ウィンドウ ( 図 3-8) で [GPIO_0_1522] ポートおよび [GPIO_23220] ポートを展開し サイト ( ピン ) マップを確認します X-Ref Target - Figure 3-8 図 3 8:[I/O Ports] ウィンドウのサイトマップ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 35

41 第 3 章 :Zynq デバイスでの GP ポートの使用 28. [gpio_0_tri_io[0]] を見つけ 図 3-9 に示すように次のプロパティを設定します Site = F19 I/O Std = LVCMOS [gpio_sw_tri_io[0]] を見つけ 図 3-9 に示すように次のプロパティを設定します Site = G19 I/O Std = LVCMOS25 X-Ref Target - Figure 3-9 注記 : その他のデザイン制約の作成に関する詳細は Vivado Design Suite ユーザーガイド : 制約の使用 (UG903) [ 参照 4] を参照してください 30. Flow Navigator の [Program and Debug] [Generate Bitstream] をクリックします [Save Project] ダイアログボックスが開きます [Elaborated Design - constrs_1] がオンになっていることを確認します 31. [Save] をクリックします [Synthesis is Out-of-date] ダイアログボックスが開きます 32. [Yes] をクリックします 33. ビットストリームの生成が完了したら 22 ページの SDK へエクスポートする の説明に従ってハードウェアをエクスポートしてザイリンクスソフトウェア開発キット (SDK) を起動します SDK を使用する 1. SDK は 第 2 章でスタンドアロン PS を用いて作成した Hello World プロジェクトで起動します 2. [Project] [Clean] をクリックし プロジェクトを消去して再度構築します 3. helloworld.c ファイルを開き 第 2 章の デザイン用のスタンドアロンアプリケーションソフトウェア の 説明に従ってアプリケーションソフトウェアコードを変更します 4. ボーレートを に設定したシリアル通信ユーティリティを開きます 注記 : これは Zynq デバイスで UART に設定されたボーレートです 5. ボードに接続します 図 3 9:[I/O Ports] のプロパティ PL ファブリックのビットストリームがすでにあるため これをダウンロードします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 36

42 第 3 章 :Zynq デバイスでの GP ポートの使用 6. [Xilinx Tools] [Program FPGA] をクリックします 37 ページの図 3-10 に示す [Program FPGA] ダイアログボックスが開きます Vivado からエクスポートされたビットストリームが表示されます X-Ref Target - Figure 3-10 図 3 10 : ビットストリームファイルが表示された [Program FPGA] ダイアログボックス 7. [Program] をクリックし ビットストリームをダウンロードして PL ファブリックをプログラムします ページの サンプルプロジェクト : Hello World アプリケーションを実行する の手順と同じようにプロ ジェクトを実行します 9. システムでは AXI GPIO ピンがボード上のプッシュボタン SW5 に接続され PS の GPIO ピンが EMIO インター フェイスを介してボード上のプッシュボタン SW7 に接続されます 10. シリアルターミナルの手順に従ってアプリケーションを実行します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 37

43 第 3 章 :Zynq デバイスでの GP ポートの使用 デザイン用のスタンドアロンアプリケーションソフトウェア この章で設計したシステムをボードで実行するには アプリケーションソフトウェアが必要です ここでは アプリケーションソフトウェアについて詳細に説明します アプリケーションソフトウェアの main() 関数は 実行のエントリポイントです この関数は 初期化およびシステムで接続されるすべてのペリフェラルに必要な設定を含みます さらに AXI GPIO や EMIO インターフェイスを使用する PS GPIO などのユースケースを選択するための手順が含まれます シリアルターミナルの手順に従ってさまざまなユースケースを選択できます アプリケーションソフトウェアの構成手順 アプリケーションソフトウェアは次の手順で構成されます 1. AXI GPIO モジュールを初期化します 2. AXI GPIO ピンが入力ピンとなるように方向を設定します このピンは ボード上の SW5 プッシュボタンに接 続されます このピン位置はシステムの構築中にユーザー制約ファイル (UCF) の LOC 制約で固定します 3. AXI TIMER モジュールをデバイス ID 0 で初期化します 4. タイマーコールバック関数を AXI timer ISR と関連付けます この関数は タイマーの割り込みが発生するたびに呼び出されます このコールバックにより ボード上の LED DS23 がオンになり 割り込みフラグがセットされます main() 関数は割り込みフラグを用いて実行を停止し タイマー割り込みの発生を待機した後に実行を再開します 5. タイマーのリセット値を設定します この値は リセットおよびタイマーの開始時にタイマーへロードされます 6. Interrupt モードや Auto Reload モードなどのタイマーオプションを設定します 7. PS の GPIO を初期化します 8. PS の GPIO ( チャネル 0 ピン番号 10) を出力ピンに設定します このピンは MIO ピンにマップされ ボード上 の LED DS23 に物理的に接続されます 9. PS の GPIO ( チャネル 2 ピン番号 0) を入力ピンに設定します このピンは EMIO インターフェイスを介して PL 側のピンにマップされ SW7 プッシュボタンスイッチに物理的に接続されます 10. スヌープ制御ユニットであるグローバル割り込みコントローラーを初期化します タイマー割り込みルーチンを 割り込み ID 91 に設定し 例外ハンドラーを登録して割り込みを有効にします 11. ループの中でシーケンスを実行し シリアルターミナルで AXI GPIO または PS GPIO いずれかのユースケース を選択します ソフトウェアは 選択したユースケースをシリアルターミナルから受け取り 適宜手順を実行します シリアルターミナルでユースケースを選択した後 ターミナルの手順に従ってボード上のプッシュボタンを押します LED DS23 をオフにすると タイマーが開始してタイマー割り込みが発生するまで関数を無限に待機させます タイマー割り込みの発生後 LED DS23 がオンになって実行が再開されます API に関連するデバイスドライバーの詳細は Zynq-7000 All Programmable SoC ソフトウェア開発者向けガイド (UG821) [ 参照 5] を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 38

44 第 3 章 :Zynq デバイスでの GP ポートの使用 アプリケーションソフトウェアのコード システムのアプリケーションソフトウェアは このガイドに付属の ZIP ファイルに含まれる helloworld.c から入手できます 101 ページの このチュートリアルのデザインファイル を参照してください SDK で新規ソフトウェアアプリケーションを実行する 次に 新しいソフトウェアアプリケーションを SDK で実行します 1. [Xilinx Tools] [Program FPGA] をクリックします 図 3-11 に示す [Program FPGA] ダイアログボックスが開きます Vivado からエクスポートされたビットストリームが表示されます X-Ref Target - Figure 3-11 図 3 11 : ビットストリームファイルが表示された [Program FPGA] ダイアログボックス ページの サンプルプロジェクト : Hello World アプリケーションを実行する の手順に従い 新しいアプリケーションを実行します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 39

45 第 5 章 AXI CDMA IP での HP スレーブポートの使用 この章では プロセッシングシステムの高性能 (HP) 64 ビットスレーブポートを用いて AXI CDMA IP をファブリックでインスタンシエートします このシステムでは AXI CDMA はマスターデバイスとして機能し 多くのデータを転送元バッファーから DDR システムメモリの転送先バッファーへコピーします AXI CDMA は プロセッシングシステムの HP スレーブポート経由で DDR システムメモリに対する読み出し / 書き込みアクセスを実行します ユーザーは mmap() を用いてスタンドアロンのアプリケーションソフトウェアおよび Linux OS ベースのアプリケーションソフトウェアを記述し AXI CDMA ブロックを使用するデータ転送を実現できます また スタンドアロンおよび Linux ベースの両アプリケーションソフトウェアを ZC702 ボードで個別に実行することもできます AXI CDMA を Zynq SoC PS の HP スレーブポートと統合する ザイリンクスの Zynq AP SoC デバイスは プログラマブルロジック (PL) をプロセッシングシステム (PS) 内の非同期 FIFO インターフェイス (AFI) に接続する 4 つの高性能 (HP) AXI スレーブインターフェイスポートを内部に備えています HP ポートによって PL の AXI マスターと PS のメモリシステム (DDR およびオンチップメモリ ) 間で高スループットのデータパスを実現します HP スレーブポートは 64 ビットまたは 32 ビットのインターフェイスにコンフィギュレーション可能です ここでは AXI CDMA IP をファブリックのマスターとして使用してデザインを作成し これを PS の HP 64 ビットスレーブポートに統合します 46 ページの図 5-1 にシステムのブロック図を示します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 45

46 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 X-Ref Target - Figure 5-1 図 5 1: ブロック図 このシステムにおける接続は次のとおりです AXI CDMA スレーブポートは PS の汎用マスターポート 1 (M_AXI_GP1) に接続されます PS CPU はこれを利用してデータ転送用の AXI CDMA レジスタセットをコンフィギュレーションし そのステータスを確認します AXI CDMA マスターポートは PS の高性能 (HP) スレーブポート 0 (S_AXI_HP0) に接続されます AXI CDMA はこれを利用して DDR システムメモリからデータを読み出します これは CDMA のデータ転送中は転送元バッファー位置となります AXI CDMA マスターポートは PS の高性能 (HP) スレーブポート 2 (S_AXI_HP2) に接続されます AXI CDMA はこれを利用して DDR システムメモリにデータを書き込みます これは CDMA のデータ転送中は転送先バッファー位置となります AXI CDMA の割り込みは ファブリックから PS の割り込みコントローラーへ接続されます データの転送後 またはデータトランザクション中のエラー発生時に AXI CDMA の割り込みが開始します このシステムでは HP のスレーブポート 0 を 0x ~ 0x2FFFFFFF 範囲の DDR メモリ位置にアクセスするようにコンフィギュレーションします DDR システムメモリのこの位置は CDMA がデータを読み出す転送元バッファー位置となります さらに ユーザーは HP スレーブポート 2 を 0x ~ 0x3FFFFFFF 範囲の DDR メモリ位置にアクセスするようにコンフィギュレーションします DDR システムメモリのこの位置は CDMA がデータを書き込む転送先の位置となります データ転送チャネルの AXI CDMA IP データ幅を 最大バースト長を 32 とした 1024 ビットにコンフィギュレーションします この設定により CDMA の最大転送サイズは各トランザクションにつき 1024x32 ビットとなります 上記のシステム向けにアプリケーションソフトウェアコードを記述します このコードを実行すると 指定したデータパターンで転送元バッファーメモリが初期化され 転送先バッファーメモリはすべてゼロが書き込まれてクリアされます 次に DMA 転送向けに CDMA レジスタのコンフィギュレーションを開始します 転送元バッファー位置 転送先バッファー位置 および CDMA レジスタへ転送されるバイトの数を書き込んで CDMA 割り込みを待機します 割り込みが発生すると DMA 転送のステータスを確認します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 46

47 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 データ転送のステータスが正常の場合 転送元バッファーデータと転送先バッファーデータを比較してシリアルターミナルにその結果を表示します データ転送のステータスがエラーの場合 シリアルターミナルにエラーステータスを表示して実行を停止します サンプルプロジェクト : AXI CDMA を PS の HP スレーブポートと統合する 1. 次のいずれかから開始します 31 ページの サンプルプロジェクト : インスタンシエートされたファブリック IP 機能を検証する で作成したシステムを使用します 13 ページの サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する の説明に従って新しいプロジェクトを作成します 2. 第 3 章の edt_tutorial という名前の Vivado デザインを開き [IP integrator] ビューで [Open Block Design] をクリックします 3. [Diagram] ウィンドウ内の空白部分を右クリックして [Add IP] をクリックします 4. 検索ボックスに CDMA と入力し [AXI Central Direct Memory Access] IP をダブルクリックしてブロック図に追加します AXI Central Direct Memory Access IP ブロックが [Diagram] ウィンドウに表示されます 5. [Diagram] ウィンドウ内の空白部分を右クリックして [Add IP] をクリックします 6. 検索ボックスに concat と入力し [Concat] IP をダブルクリックしてブロック図に追加します Concat IP ブロックが [Diagram] ウィンドウに表示されます AXI タイマーを含む以前のデザインを使用している場合 このブロックを使用して 2 つの割り込み信号を連結します 7. [interrupt] [IRQ_F2P[0:0]] ネットを右クリックして [delete] をクリックします 8. IRQ_F2P[0:0] ポートをクリックして Concat IP コアのdout[1:0] 出力ポートにドラッグし これら 2 つのポート間を接続します 9. AXI Timer IP コアの interrupt ポートをクリックして Concat IP コアの In0[0:0] 入力ポートにドラッグし これら 2 つのポート間を接続します 10. AXI CDMA IP コアの cdma_introut ポートをクリックして Concat IP コアの In1[0:0] 入力ポートにドラッグし これら 2 つのポート間を接続します 11. [ZYNQ7 Processing System] コアを右クリックして [Customize Block] をクリックします 12. [PS-PL Configuration] をクリックし [HP Slave AXI Interface] を展開します 13. [S AXI HP0 Interface] および [S AXI HP2 Interface] をオンにします 14. [OK] をクリックして変更を確定します 15. [AXI CDMA IP] コアを右クリックして [Customize Block] をクリックします 16. Re-customize IP ウィザード画面で 次のようにブロック設定を設定します システムプロパティ Enable Scatter Gather Disable 4K Boundary Checks 設定または使用するコマンド オフ オフ Allow Unaligned Transfers オフ Write/Read Data Width 1024 Write/Read Burst Size 32 Enable Asynchronous Mode (Auto) オフ Address Width 32 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 47

48 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 17. [OK] をクリックして変更を確定します 18. [Diagram] ビューで [Run Connection Automation] リンクをクリックし 残りの接続を自動化します 19. Run Connection Automation ウィザードで [All Automation] がオンになっていることを確認してから [OK] をクリックしてデフォルトの接続を選択します 完成した図は 48 ページの図 5-2 のようになります 注記 : ネットを競合するアドレスに強制的にマップすることに関して クリティカルメッセージが表示されることがあります メモリにマップされたアドレスを次の手順で更新することによって このエラーに対処します このエラーメッセージが表示された場合 [OK] をクリックします X-Ref Target - Figure [Address Editor] ウィンドウをクリックします 図 5 2: 更新されたブロック図 X-Ref Target - Figure 5-3 図 5 3 : [Address Editor] ウィンドウ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 48

49 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 21. [Address Editor] ウィンドウで [axi_cdma_0] [Data] [Unmapped Slaves] を展開します 22. [HP0_DDR_LOWOCM] を右クリックして [Assign Address] をクリックします X-Ref Target - Figure 5-4 図 5 4:[Address Editor] の [Assign Address] 23. [S_AXI_HP0] の [Range] 列で [256M] を選択します 24. [S_AXI_HP0] の [Offset Address] で [0x2000_0000] の値を設定します 25. [Address Editor] ウィンドウで [axi_cdma_0] [Data] [Unmapped Slaves] を展開します 26. [HP2_DDR_LOWOCM] を右クリックして [Assign Address] をクリックします 27. [S_AXI_HP2] の [Range] 列で [256M] を選択します 28. [S_AXI_HP2] の [Offset Address] で [0x3000_0000] の値を設定します X-Ref Target - Figure [Program and Debug] で [Generate Bitstream] をクリックします [Save Project] ダイアログボックスが開きます 図 5 5 : processing_system7_0 のアドレスの変更 30. [Block Design - tutorial_bd] がオンになっていることを確認してから [Save] をクリックします 31. 合成が古いことを示すメッセージが表示されることがあります その場合 [Yes] をクリックします 32. ビットストリームの生成が完了したら 22 ページの SDK へエクスポートする の説明に従ってハードウェアをエクスポートしてザイリンクスソフトウェア開発キット (SDK) を起動します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 49

50 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 デザイン用のスタンドアロンアプリケーションソフトウェア この章で設計した CDMA ベースのシステムをボードで実行するには アプリケーションソフトウェアが必要です ここでは CDMA ベースのスタンドアロンアプリケーションソフトウェアについて詳細に説明します アプリケーションソフトウェアの main() 関数は 実行のエントリポイントです これは 指定したテストパターンで転送元メモリバッファーを初期化し 転送先メモリバッファーにすべてゼロを書き込むことでこれをクリアします 次に アプリケーションソフトウェアは 転送元バッファーおよび転送先バッファーの開始位置を提供して CDMA レジスタセットをコンフィギュレーションします DMA 転送を開始するために CDMA レジスタで転送されるバイト数を書き込み CDMA の割り込みが発生するのを待機します 割り込み後 DMA 転送のステータスを確認し 転送元バッファーを転送先バッファーと比較します 最後に シリアルターミナルにその比較結果を出力し 実行を停止します アプリケーションソフトウェアのフロー アプリケーションソフトウェアは次を実行します 1. 転送元バッファーを指定したテストパターンで初期化します 転送元バッファー位置は 0x ~ 0x2FFFFFFF の範囲です 転送先のアドレス範囲にすべてゼロを書き込んで 転送先バッファーをクリアします 転送先バッファー位置は 0x ~ 0x3FFFFFFF の範囲です 2. AXI CDMA IP を初期化して次を実行します a. CDMA コールバック関数を AXI CDMA ISR と関連付け 割り込みを有効にします このコールバック関数は CDMA の割り込み中に実行されます これは DMA 転送のステータスに応じて割り込み Done/Error フラグを設定します アプリケーションソフトウェアは コールバック関数がこれらのフラグを設定するまで待機し そのステータスフラグに応じて実行します b. CDMA をシンプルモードでコンフィギュレーションします c. CDMA IP のステータスレジスタを確認して CDMA アイドルステータスを検証します d. 転送元バッファーの開始位置 0x を CDMA レジスタに設定します e. 転送先バッファーの開始位置 0x を CDMA レジスタに設定します f. CDMA レジスタへ転送するバイト数を設定します アプリケーションソフトウェアは DMA 転送を開始し ます 3. CDMA 割り込みがトリガーされた後 DMA 転送のステータスを確認します 転送のステータスが正常の場合 アプリケーションソフトウェアは転送元バッファー位置と転送先バッファー位置を比較し シリアルターミナルにその結果を表示して実行を終了します 転送のステータスがエラーの場合 ソフトウェアはシリアルターミナルにエラーステータスを出力し 実行を停止します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 50

51 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 SDK を使用してスタンドアロンの CDMA アプリケーションを実行する 1. SDK が開かれていない場合は ここで開きます 2. TCF (Target Communication Frame) (hw_server.exe) エージェントが Windows マシンで実行中であることを確認します 実行されていない場合 [Xilinx Tools] [XSDB Console] をクリックします 3. [XSDB Console] ウィンドウで Connect と入力します hw_server アプリケーションが開始されたことを示すメッセージが表示されます X-Ref Target - Figure SDK で [File] [New] [Application Project] をクリックします New Project ウィザードが開きます 図 5 6 : [XSDB Process] ウィンドウのハードウェアサーバーメッセージ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 51

52 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 5. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name cdma_app Use Default Locations Hardware Platform Processor OS Platform Language Board Support Package オン system_hw_platform PS7_cortexa9_0 スタンドアロン Templates Available Templates 空のアプリケーション C [Create New] をクリックして cdma_app_bsp という名前にする 6. [Finish] をクリックします New Project ウィザードが閉じ SDK によって cdma_app アプリケーションプロジェクトおよび cdma_app_bsp ボードサポートパッケージ (BSP) プロジェクトが [Project Explorer] の下に作成されます また 自動的にこのプロジェクトがコンパイルされて BSP が生成されます 7. [Project Explorer] で [cdma_app] プロジェクトを展開して [src] ディレクトリを右クリックし [Import] をクリックして [Import] ダイアログボックスを開きます 8. [Import] ダイアログボックスで [General] を展開し [File System] をクリックします 9. [Next] をクリックします 10. [Browse] をクリックします 11. このガイドのデザインファイル (101 ページの このチュートリアルのデザインファイル を参照 ) では CDMA フォルダーに移動します 12. CDMA フォルダーを選択して [OK] をクリックします 13. cdma_app.c ファイルを追加して [Finish] をクリックします SDK は自動的にアプリケーションを構築し コンソールウィンドウにステータスを表示します 注記 : システムのアプリケーションソフトウェアのファイル名は cdma_app.c です このファイルは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください 14. ボーレートを に設定したシリアル通信ユーティリティを開きます 注記 : これは Zynq デバイスで UART に設定されたボーレートです 15. ハードウェアボードがセットアップされ オンになっていることを確認します 注記 : ボードのセットアップは 25 ページの サンプルプロジェクト : Hello World アプリケーションを実行する を参照してください 16. [Xilinx Tools] [Program FPGA] をクリックし [Program FPGA] ダイアログボックスを開きます ダイアログボックスにはビットストリームパスが表示されます 17. [Program] をクリックし ビットストリームをダウンロードして PL ファブリックをプログラムします ページの サンプルプロジェクト : Hello World アプリケーションを実行する の手順と同じようにプロジェクトを実行します 19. シリアルターミナルで CDMA 転送のステータスを確認します 転送が正常の場合 DMA Transfer is Successful というメッセージが表示されます エラーの場合 シリアルターミナルにエラーメッセージが表示されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 52

53 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 CDMA システム向けの Linux OS ベースのアプリケーションソフトウェア このセクションでは Linux で提供される mmap() システムコールを使用して CDMA 向けの Linux ベースアプリケーションソフトウェアを作成し これをハードウェアで実行して CDMA IP の機能を確認します メモリのマップ中に提供される属性に応じて読み出しまたは書き込みができるように mmap() システムコールを使用して指定したカーネルメモリ領域をユーザー層に割り当てます 注記 : mmap() システムコールの詳細は このガイドでは割愛します 注意 : mmap() を呼び出して カーネルの一部の制限領域または共有リソースへ間違ってアクセスすると カーネルがクラッシュする可能性があります アプリケーションソフトウェアの main() 関数は 実行のエントリポイントです これは 指定したテストパターンで転送元アレイを初期化し 転送先アレイをクリアします その後 転送元アレイの内容を 0x から開始する DDR メモリへコピーし 転送先への DMA 転送を開始するように DMA レジスタを設定します DMA 転送後 アプリケーションは転送のステータスを読み出し その結果をシリアルターミナルに表示します アプリケーションソフトウェアの作成手順 アプリケーションソフトウェアを作成する手順は次のとおりです 1. 0xA5A5A5A5 値を持つユーザー層にある転送元アレイ全体を初期化します 2. ユーザー層にある転送先バッファー全体にすべてゼロを書き込むことでこれをクリアします 3. 0x から開始するカーネルのメモリ位置を mmap() システムコールを使用して書き込み許可を持つ ユーザー層にマップします このようにマップすることで 指定したカーネルメモリへの書き込みが可能になります 4. 転送元アレイの内容をマップ済みのカーネルメモリへコピーします 5. ユーザー層からカーネルメモリをアンマップします 6. AXI CDMA レジスタのメモリ位置を mmap() システムコールを使用して読み出し許可および書き込み許可を 持つユーザー層にマップします ユーザー層から CDMA レジスタを次のように設定します a. DMA をリセットして前の通信を停止します b. 割り込みを有効にして DMA 転送のステータスを取得します c. CDMA をシンプルモードで設定します d. CDMA がアイドル状態であることを確認します e. 転送元バッファーの開始位置 0x を CDMA レジスタに設定します f. 転送先バッファーの開始位置 0x を CDMA レジスタに設定します g. CDMA レジスタで転送されるバイト数を設定します このレジスタへの書き込みにより DMA 転送を開始します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 53

54 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 7. DMA 転送のステータスを 転送が終了するまで継続して読み出します 8. CDMA 転送の終了後 mmap() システムコールを使用するユーザー層からの変更に備え CDMA レジスタメモリをアンマップします 9. 0x から開始するカーネルメモリ位置を 読み出し属性と書き込み属性を備えるユーザー層にマップします 10. 0x から開始するカーネルメモリの内容をユーザー層の転送先アレイにコピーします 11. ユーザー層からカーネルメモリをアンマップします 12. 転転送元アレイを転送先アレイと比較します 13. シリアルターミナルに比較結果が表示されます 比較結果が正常の場合 DATA Transfer is Successful というメッセージが表示されます エラーの場合 シリアルターミナルにエラーメッセージが表示されます SDK を使用して Linux CDMA アプリケーションを実行する ターゲットボード上で Linux を実行する詳細な手順は 第 6 章で説明されています Linux の実行に自信がない場合は この例を実行する前に第 6 章の例を実行してください Linux OS ベースのアプリケーションを実行する手順は次のとおりです ページの ターゲットボートで Linux をブートする ページの SDK を使用し アプリケーションを構築してそれをターゲットボードで実行する ターゲットボートで Linux をブートする ここで JTAG モードを使用して Zynq-7000 AP SoC ZC702 ターゲットボード上で Linux をブートします 注記 : その他のブートオプションは 第 6 章で説明されています 1. JTAG モードを使用して Linux をブートする場合は 次のボード接続および設定を確認してください a. 25 ページの サンプルプロジェクト : Hello World アプリケーションを実行する の説明に従って ジャ ンパー J27 および J28 が設定されていることを確認します b. 図 5-7 に示すとおりに SW16 スイッチが設定されていることを確認します c. Zynq SoC ボードからのイーサネットケーブルをネットワークに接続します d. Windows ホストマシンをネットワークに接続します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 54

55 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 e. 電源ケーブルをボードに接続します X-Ref Target - Figure Digilent 社製ケーブルを使用して Windows ホストマシンと SW10 スイッチを 56 ページの図 5-8 に示すように設定したターゲットボードを接続します Bit-1 は 0 図 5 7:SW16 スイッチの設定の確認 Bit-2 は 1 注記 : 0 = 開スイッチです 1 = 閉スイッチです ユーザーインターフェイスに従って 正しい JTAG モードを選択する必要があります JTAG モードは zc702 のスイッチ SW10 および zc706 のスイッチ SW4 によって制御されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 55

56 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 X-Ref Target - Figure USB ケーブルを Windows ホストマシンとターゲットボードのコネクタ J17 につなぎます シリアル転送に USB を使用する際はこのように接続します 4. 図 5-9 のようにイーサネットジャンパー J30 および J43 を変更します X-Ref Target - Figure 5-9 図 5 8:Digilent 社製 USB JTAG を使用するように設定された ZC702 の SW4 図 5 9: ジャンパー J30 および J43 の変更 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 56

57 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 5. ターゲットボードの電源をオンにします 6. SDK を起動し 第 2 章および第 3 章と同じワークスペースを開きます 7. シリアルターミナルが開かない場合は ボーレートを に設定したシリアル通信ユーティリティを開きます 注記 : これは Zynq デバイスで UART に設定されたボーレートです 8. [Xilinx Tools] [Program FPGA] [Program] をクリックし ビットストリームをダウンロードします 9. [Xilinx Tools] [XSDB console] をクリックしてザイリンクスシステムデバッガー (XSDB) ツールを開きます 10. XSDB プロンプトで次を実行します a. connect と入力して PS に接続します b. targets と入力してターゲットプロセッサのリストを取得します c. ta 2 と入力してプロセッサ CPU1 を選択します xsdb% targets 1 APU 2 ARM Cortex-A9 MPCore #0 (Running) 3 ARM Cortex-A9 MPCore #1 (Running) 4 xc7z020 xsdb% ta 2 xsdb% targets 1 APU 2* ARM Cortex-A9 MPCore #0 (Running) 3 ARM Cortex-A9 MPCore #1 (Running) 4 xc7z020 d. source C:/designs/edt_tutorial/edt_tutorial.sdk/tutorial_bd_wrapper_hw_platform_ 0/ps7_init.tcl と入力してから ps7_init と入力し PS を初期化します ( クロック PLL MIO DDR などの初期化 ) e. ps7_post_config と入力して PS と PL 間のレベルシフターを有効にし ファブリックポートリセットをクリアします f. dow <tutorial_download_path>/u-boot.elf と入力して PetaLinux U-Boot.elf をダウンロードします g. con と入力して U-Boot の実行を開始します シリアルターミナルに 次のような自動ブートカウントダウンメッセージが表示されます Hit any key to stop autoboot: 3 h. [Enter] をクリックします U-Boot からの自動ブートが停止し シリアルターミナルにコマンドプロンプトが表示されます i. XSDB プロンプトに stop と入力します U-Boot の実行が停止します j. dow -data image.ub 0x と入力し Linux カーネルイメージを 0x にダウンロードします k. con と入力して U-Boot の実行を開始します 11. シリアルターミナルのコマンドプロンプトに bootm 0x と入力します Linux OS が起動します 12. 必要に応じてシリアルターミナルで Zynq のログインとして root を パスワードとして root を入力し プロセッサのブートを完了させてください ブートが完了すると # prompt プロンプトがシリアルターミナルに表示されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 57

58 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 13. root@xilinx-zc _4:# プロンプトで ボードのイーサネット接続が設定されていることを確認します a. Zynq> プロンプトで次のコマンドを入力してボードの IP アドレスを確認します : ifconfig eth0 このコマンドは 現時点でアクティブなインターフェイスの詳細をすべて表示します 表示されるメッセージでは inet addr 値は Zynq SoC ボードに割り当てられている IP アドレスを示しています b. inet addr と netmask の値が存在しない場合 次のコマンドを使用してそれらを割り当てることができます c. root@xilinx-zc _4:# ifconfig eth0 inet d. root@xilinx-zc _4:# ifconfig eth0 netmask 次に Windows マシンの IP アドレス設定がボードの設定に一致するようにセットアップされていることを確認します ネットワーク接続を開いて ローカルエリア接続のプロパティを調整します a. XC702 ボードに接続されているローカルエリア接続を右クリックして [Properties] をクリックします b. [Local Area Connection] プロパティウィンドウが開いた状態で アイテムリストから [Internet Protocol Version 4 (TCP/IPv4)] を選択し [Properties] をクリックします c. [Use the following IP address] をクリックし 次のように値を設定します IP アドレス : サブネットマスク : d. [OK] をクリックして値を確定し [Close] をクリックします 15. Windows マシンのコマンドプロンプトで ping と入力し それに続いてボードの IP アドレスを入力して ボードとの接続を確認します ping 応答がループ内に表示されます この応答は Windows ホストマシンとターゲットボード間の接続が確立されていることを意味します 16. Ctrl + C キーを押して Windows ホストマシンのコマンドプロンプトでの ping 応答の表示を停止します ターゲットボードでの Linux のブートが終了し ホストマシンとターゲットボード間の接続が完了します SDK を使用し アプリケーションを構築してそれをターゲットボードで実行する 1. これで Linux がボード上で稼働するようになりました 次に CDMA を利用する Linux アプリケーションを作成します [File] [New] [Application Project] をクリックします 2. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name linux_cdma_app Hardware Platform Processor OS Platform Language system_hw_platform PS7_cortexa9_0 Linux Templates Available Templates Linux の空のアプリケーション C 3. [Finish] をクリックします New Project ウィザードが閉じ SDK によって linux_cdma_app プロジェクトが [Project Explorer] の下に作成されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 58

59 第 5 章 :AXI CDMA IP での HP スレーブポートの使用 4. [Project Explorer] で [linux_cdma_app] プロジェクトを展開して [src] ディレクトリを右クリックし [Import] を クリックして [Import] ダイアログボックスを開きます 5. [Import] ダイアログボックスで [General] を展開し [File System] をクリックします 6. [Next] をクリックします 7. linux_cdma_app.c ファイルを追加して [Finish] をクリックします SDK は自動的にアプリケーションを構築し linux_cdma_app.elf ファイルを生成します コンソールウィンドウでステータスを確認します 注記 : システムのサンプルアプリケーションソフトウェアファイルは linux_cdma_app.c です このファイルは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください 8. [linux_cdma_app] を右クリックし [Run As] [Run Configurations] をクリックして Run Configuration ウィザードを開きます 9. Run Configuration ウィザードで [Remote ARM Linux Application] を右クリックし [New] をクリックします 10. [Connection] ドロップダウンリストで [New] を選択し New Connection ウィザードを開きます 11. [SSH Only] タブをクリックして [Next] をクリックします 12. [Host Name] タブでターゲットボード IP を入力します 注記 : ターゲット IP を確認するには シリアルターミナルの Zynq> プロンプトで ifconfig eth0 と入力します ボードに割り当てられているターゲット IP がシリアルターミナルに表示されます 13. 接続の名前および説明を それぞれに対応するタブで設定します 14. [Finish] をクリックして接続を作成します 15. Run Configuration ウィザードで [Remote Absolute File Path for C/C++ Application] の下にある [Browse] をクリックします Select Remote C/C++ Application File ウィザードが開きます 16. 次を実行します a. ルートディレクトリを展開します Enter Password ウィザードが開きます b. ユーザー ID およびパスワード (root/root) を入力し [Save ID] および [Save Password] をオンにします c. [OK] をクリックします Windows ホストマシンとターゲットボード間の接続がすでに確立されているため ウィンドウにルートディレクトリの内容が表示されます d. パス名の / で右クリックし 新しいフォルダーを Apps という名前で作成します e. /Apps/linux_cdma_app.elf など アプリケーションへの絶対パスを指定します 17. [Apply] をクリックします 18. [Run] をクリックしてアプリケーションの実行を開始します 19. シリアルターミナルで CDMA 転送のステータスを確認します 転送が正常の場合 DMA Transfer is Successful というメッセージが表示されます エラーの場合 シリアルターミナルにエラーメッセージが表示されます 20. Linux アプリケーションのデバッグ終了後 SDK を閉じます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 59

60 第 6 章 Linux のブートおよび SDK でのデバック PetaLinux は Linux OS に加えて ザイリンクスのシリコンデバイスの完全なコンフィギュレーション ビルド および導入環境を含む 完全な Linux ディストリビューションです この章では PetaLinux ツールを使用して Zynq AP SoC ボード上で Linux OS をブートする手順を説明します また JTAG インターフェイスを使用してターゲットメモリ上で Linux によってコンパイル済みのイメージをダウンロードする方法を提供します この章の後半では コンパイル済みのイメージがロードされている次の非揮発性メモリをプログラムする方法について説明します これらのイメージは ボードをオンにした後に Linux の自動ブートに使用されます オンボード QSPI フラッシュ SD カード この章では ザイリンクスソフトウェア開発キット (SDK) のリモートデバッグ機能を使用して ターゲットボード上で動作する Linux アプリケーションをデバッグする方法についても説明します SDK ソフトウェアツールは Windows ホストマシンで実行します アプリケーションのデバッグの場合 Linux OS をすでに実行しているターゲットボードへのイーサネット接続が SDK によって確立されます 詳細は ザイリンクスの PetaLinux ウェブページ [ 参照 8] を参照してください 必要な環境 この章では ターゲットプラットフォームは Zynq ボードを指します ホストプラットフォームは Vivado ツールおよび Linux マシン ( 物理マシンまたは仮想マシンのいずれか ) にインストールされた PetaLinux を実行する Windows マシンを指します 注記 : この章のチュートリアルには 一般的なブートローダーである Das U-Boot が必要です これは 次にダウンロードするコンパイル済みのイメージに含まれます ザイリンクスの資料サイトから このガイドに関連する ZIP ファイルをダウンロードしてください 101 ページの このチュートリアルのデザインファイル を参照してください この ZIP ファイルには 次のファイルが含まれています BOOT.bin : bootgen で生成された FSBL および U-Boot イメージを含むバイナリイメージ cdma_app.c : 第 6 章で作成するシステム用のスタンドアロンアプリケーションソフトウェア helloworld.c : 第 3 章で作成したシステム用のスタンドアロンアプリケーションソフトウェア linux_cdma_app : 第 6 章で作成するシステム用の Linux OS ベースのアプリケーションソフトウェア README.txt : ZIP ファイルに関する著作権およびリリースの情報 u-boot.elf : BOOT.BIN イメージの作成に使用する U-Boot ファイル Image.ub : PetaLinux ビルドイメージ ( カーネルイメージ Ramdisk および dtb が含まれる ) fsbl.elf : BOOT.BIN イメージの作成に使用する FSBL イメージ Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 60

61 第 6 章 :Linux のブートおよび SDK でのデバック Zynq SoC ボード上で Linux をブートする このセクションでは 60 ページの 必要な環境 でダウンロードしたコンパイル済みのイメージを使用し ターゲットボード上で Linux をブートするフローについて説明します 注記 : カーネルイメージ U-Boot デバイスツリー ルートファイルなどのさまざまなイメージのコンパイルについては このガイドでは割愛します ブート方法 次の 2 通りの方法でブート可能です マスターブート方法 スレーブブート方法 マスターブート方法 マスターブート方法では QSPI NAND NOR フラッシュ および SD カードなどの異なる種類の非揮発性メモリにブートイメージを保存できます この方法で CPU は外部のブートイメージを非揮発性メモリからプロセッサシステム (PS) にロードして実行します マスターブート方法は さらにセキュアモードと非セキュアモードがあります 詳細は Zynq-7000 All Programmable SoC テクニカルリファレンスマニュアル (UG585) [ 参照 6] を参照してください ブートプロセスは プロセッシングシステム (PS) にある ARM Cortex-A9 CPU のうちの 1 つによって開始され オンチップ ROM コードを実行します このオンチップ ROM コードが FSBL ( 第 1 段階ブートローダー ) をロードします FSBL は次を実行します ハードウェアビットストリームがある場合は これで FPGA をコンフィギュレーションする MIO インターフェイスをコンフィギュレーションする DDR コントローラーを初期化する クロック PLL を初期化する Linux の U-Boot イメージを非揮発性メモリから DDR へロードして実行する U-Boot はカーネルイメージ ルートファイルシステムおよびデバイスツリーを非揮発性 RAM から DDR へロードし これらの実行を開始します ターゲットプラットフォームでの Linux のブートを終了させます スレーブブート方法 JTAG は スレーブブートモードでしか使用できません 外部のホストコンピューターがマスターとして動作し JTAG 接続を使用してブートイメージを OCM へロードします 注記 : ブートイメージをロードする間 PS の CPU はアイドルモードのままです スレーブブート方法でのブートは常に非セキュアモードです JTAG ブートモードでは CPU はセキュリティ関連のすべてのアイテムへのアクセスを無効にし JTAG ポートを有効にした直後に停止モードに遷移します CPU の実行を再開させる前に ブートイメージを DDR メモリにダウンロードする必要があります Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 61

62 第 6 章 :Linux のブートおよび SDK でのデバック JTAG から Linux をブートする 図 6-1 のフロー図は ターゲットプラットフォームで Linux をブートするためのプロセスを示しています X-Ref Target - Figure 6-1 図 6 1: ターゲットプラットフォームでの Linux ブートプロセス Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 62

63 第 6 章 :Linux のブートおよび SDK でのデバック JTAG モードで Linux をブートする 1. JTAG モードを使用して Linux をブートする場合は 次のボード接続および設定を確認してください a. 25 ページの サンプルプロジェクト : Hello World アプリケーションを実行する の説明に従って ジャ ンパー J27 および J28 が設定されていることを確認します b. 図 6-2 に示すとおりに SW16 スイッチが設定されていることを確認します c. Zynq All Programmable SoC ボードからのイーサネットケーブルをネットワークに接続します d. Windows ホストマシンをネットワークに接続します e. 電源ケーブルをボードに接続します X-Ref Target - Figure Digilent 社製ケーブルを使用して Windows ホストマシンと SW10 スイッチを 64 ページの図 6-3 に示すように設定したターゲットボードを接続します Bit-1 は 0 図 6 2:SW16 スイッチの設定の確認 Bit-2 は 1 注記 : 0 = 開スイッチです 1 = 閉スイッチです ユーザーインターフェイスに従って 正しい JTAG モードを選択する必要があります JTAG モードは zc702 のスイッチ SW10 および zc706 のスイッチ SW4 によって制御されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 63

64 第 6 章 :Linux のブートおよび SDK でのデバック X-Ref Target - Figure USB ケーブルを Windows ホストマシンとターゲットボードのコネクタ J17 につなぎます シリアル転送に USB を使用する際はこのように接続します 4. 図 6-4 のようにイーサネットジャンパー J30 および J43 を変更します X-Ref Target - Figure 6-4 図 6 3:Digilent 社製 USB JTAG を使用するように設定された ZC706 の SW4 図 6 4: ジャンパー J30 および J43 の変更 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 64

65 第 6 章 :Linux のブートおよび SDK でのデバック 5. ターゲットボードの電源をオンにします 6. SDK を起動し 第 2 章および第 3 章と同じワークスペースを開きます 7. シリアルターミナルが開かない場合は ボーレートを に設定したシリアル通信ユーティリティを開きます 注記 : これは Zynq デバイスで UART に設定されたボーレートです 8. [Xilinx Tools] [Program FPGA] [Program] をクリックし ビットストリームをダウンロードします 9. [Xilinx Tools] [XSDB console] をクリックしてザイリンクスシステムデバッガー (XSDB) ツールを開きます 10. XSDB プロンプトで次を実行します a. connect と入力して PS に接続します b. targets と入力してターゲットプロセッサのリストを取得します c. ta 2 と入力してプロセッサ CPU1 を選択します xsdb% targets 1 APU 2 ARM Cortex-A9 MPCore #0 (Running) 3 ARM Cortex-A9 MPCore #1 (Running) 4 xc7z020 xsdb% ta 2 xsdb% targets 1 APU 2* ARM Cortex-A9 MPCore #0 (Running) 3 ARM Cortex-A9 MPCore #1 (Running) 4 xc7z020 d. source C:/designs/edt_tutorial/edt_tutorial.sdk/tutorial_bd_wrapper_hw_platform_0/ ps7_init.tcl と入力してから ps7_init と入力して PS を初期化します ( クロック PLL MIO DDR などの初期化 ) e. ps7_post_config と入力し PS とプログラマブルロジック (PL) 間のレベルシフターを有効にしてファブリックポートリセットをクリアします f. dow <tutorial_download_path>/u-boot.elf と入力して PetaLinux U-Boot.elf をダウンロードします g. con と入力して U-Boot の実行を開始します シリアルターミナルに 次のような自動ブートカウントダウンメッセージが表示されます Hit any key to stop autoboot: 3 h. [Enter] をクリックします U-Boot からの自動ブートが停止し シリアルターミナルにコマンドプロンプトが表示されます i. XSDB プロンプトに stop と入力します U-Boot の実行が停止します j. dow -data image.ub 0x と入力し Linux カーネルイメージを 0x にダウンロードします k. con と入力して U-Boot の実行を開始します 11. シリアルターミナルのコマンドプロンプトに bootm 0x と入力します Linux OS が起動します 12. 必要に応じてシリアルターミナルで Zynq のログインとして root を パスワードとして root を入力し プロセッサのブートを完了させてください ブートが完了すると # prompt プロンプトがシリアルターミナルに表示されます 13. root@xilinx-zc _4:# プロンプトで ボードのイーサネット接続が設定されていることを確認します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 65

66 第 6 章 :Linux のブートおよび SDK でのデバック a. Zynq> プロンプトで次のコマンドを入力してボードの IP アドレスを確認します : ifconfig eth0 このコマンドは 現時点でアクティブなインターフェイスの詳細をすべて表示します 表示されるメッセージでは inet addr 値は Zynq SoC ボードに割り当てられている IP アドレスを示しています b. inet addr と netmask の値が存在しない場合 次のコマンドを使用してそれらを割り当てることができます root@xilinx-zc _4:# ifconfig eth0 inet root@xilinx-zc _4:# ifconfig eth0 netmask 次に Windows マシンの IP アドレス設定がボードの設定に一致するようにセットアップされていることを確認します ネットワーク接続を開いて ローカルエリア接続のプロパティを調整します a. XC702 ボードに接続されているローカルエリア接続を右クリックして [Properties] をクリックします b. [Local Area Connection] プロパティウィンドウが開いた状態で アイテムリストから [Internet Protocol Version 4 (TCP/IPv4)] を選択し [Properties] をクリックします c. [Use the following IP address] をクリックし 次のように値を設定します IP アドレス : サブネットマスク : d. [OK] をクリックして値を確定し ウィンドウを閉じます 15. Windows マシンのコマンドプロンプトで ping と入力し それに続いてボードの IP アドレスを入力して ボードとの接続を確認します ping 応答がループ内に表示されます この応答は Windows ホストマシンとターゲットボード間の接続が確立されていることを意味します 16. Ctrl + C キーを押して Windows ホストマシンのコマンドプロンプトでの ping 応答の表示を停止します ターゲットボードでの Linux のブートが終了し ホストマシンとターゲットボード間の接続が完了します 次のサンプルデザインでは SDK を使用して Linux アプリケーションをデバッグする方法を説明します サンプルデザイン : SDK リモートデバッグを使用して Linux アプリケーションをデバッグする このセクションでは SDK を使用してデフォルトの Linux hello world アプリケーションを作成し Windows ホストマシンから Linux アプリケーションをデバッグする手順を実行します 1. SDK が開かれていない場合は ここで開きます 2. [File] [New] [Application Project] をクリックします New Project ウィザードが開きます 3. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name linux_hello_world Use Default Location Hardware Platform Processor OS Platform Language オン system_hw_platform PS7_cortexa9_0 Linux Templates Available Templates Linux Hello World C Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 66

67 第 6 章 :Linux のブートおよび SDK でのデバック 4. [Finish] をクリックします New Project ウィザードが閉じ SDK によって linux_hello_world プロジェクトが [Project Explorer] の下に作成されます また 自動的にこのプロジェクトがコンパイルされて linux_hello_world.elf ファイルが生成されます 5. [linux_hello_world] を右クリックして [Debug as] [Debug Configurations] をクリックします Debug Configuration ウィザードが開きます 6. Debug Configuration ウィザードで [Remote ARM Linux Application] を右クリックし [New] をクリックします 7. [Connection] ドロップダウンリストで [New] をクリックします New Connection ウィザードが開きます 8. [SSH Only] タブをクリックして [Next] をクリックします 9. [Host Name] タブでターゲットボード IP を入力します 注記 : ターゲット IP を確認するには シリアルターミナルの Zynq> プロンプトで ifconfig eth0 と入力します ボードに割り当てられているターゲット IP がシリアルターミナルに表示されます 10. 接続の名前および説明を それぞれに対応するタブで設定します 11. [Finish] をクリックして接続を作成します 12. Debug Configuration ウィザードで [Remote Absolute File Path for C/C++ Application] の下にある [Browse] をクリックします Select Remote C/C++ Application File ウィザードが開きます 13. 次を実行します a. ルートディレクトリを展開し Enter Password ウィザードを開きます b. ユーザー ID およびパスワード (root/root) を入力し [Save ID] および [Save Password] をオンにします c. [OK] をクリックします 注記 : 表示される警告メッセージは [YES] をクリックして閉じても問題ありません Windows ホストマシンとターゲットボード間の接続がすでに確立されているため ウィンドウにルートディレクトリの内容が表示されます d. パス名の / で右クリックし 新しいフォルダーを Apps という名前で作成します e. [Remote Absolute File Path for C/C++ Application] の下に /Apps/linux_hello_world.elf とパスを入力します 14. [Apply] をクリックします 15. [Debug] をクリックします [Debug] ウィンドウが開きます ページの SDK を使用してソフトウェアをデバッグする に従ってデバッグを実行します 注記 : Linux アプリケーションの出力は Linux を実行するために使用したターミナルウィンドウではなく SDK コンソールに表示されます 17. Linux アプリケーションのデバッグ終了後 SDK を閉じます サンプルプロジェクト : QSPI フラッシュから Linux をブートする このサンプルプロジェクトでは次を実行します 1. 第 1 段階ブートローダーの実行ファイルを作成する 2. QSPI フラッシュ用に Linux のブート可能なイメージを作成する Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 67

68 第 6 章 :Linux のブートおよび SDK でのデバック 3. JTAG および U-Boot コマンドを使用し ブートイメージで QSPI フラッシュをプログラムする 4. QSPI フラッシュから Linux をブートする 第 1 段階ブートローダーの実行ファイルを作成する 1. SDK が開かれていない場合は ここで開きます 2. TCF (Target Communication Frame) (hw_server.exe) エージェントが Windows マシンで実行中であることを確認します 実行されていない場合 SDK で [Xilinx Tools] [XSDB Console] をクリックします 3. [XSDB Console] ウィンドウで Connect と入力します hw_server アプリケーションが開始されたことを示すメッセージが表示されます X-Ref Target - Figure 6-5 図 6 5 : [XSDB Console] : hw_server アプリケーションが開始されたことを示すメッセージ 4. SDK で [File] [New] [Application Project] をクリックします New Project ウィザードが開きます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 68

69 第 6 章 :Linux のブートおよび SDK でのデバック 5. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name fsbl Use Default Location Hardware Platform Processor OS Platform Language オン system_hw_platform PS7_cortexa9_0 スタンドアロン Board Support Package [Create New] をクリックして fsbl_bsp という名前にする Templates Available Templates Zynq FSBL C 6. [Finish] をクリックします New Project ウィザードが閉じます SDK によって fsbl アプリケーションプロジェクトおよび fsbl_bsp ボードサポートパッケージ BSP プロジェクトが [Project Explorer] の下に作成されます また 自動的にこのプロジェクトがコンパイルされて fsbl.elf ファイルが生成されます QSPI フラッシュ用に Linux のブート可能なイメージを作成する 1. SDK で [Xilinx Tools] [Create Zynq Boot Image] をクリックします Create Zynq Boot Image ウィザードが開きます 2. [FSBL ELF] タブで fsbl.elf へのパスを指定します 注記 : fsbl.elf は <project dir>/project/project.sdk/sdk/sdk_export/fsbl/debug にあります 60 ページの 必要な環境 でダウンロードしたファイルから fsbl.elf を使用することもできます 注記 : u-boot.elf uimage.bin devicetree.dtb および uramdisk.image.gz のファイルはこのガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください 3. ビットストリームファイルが存在する場合は それを追加します 4. U-Boot イメージの u-boot.elf を追加します 5. PetaLinux 出力イメージ (uimage.bin) を追加し 0x オフセットに指定します (image.ub : PetaLinux イメージは カーネルイメージ デバイスツリー blob および最小 rootfs で構成される ) 重要 : Bootgen コマンドには既知の問題があります このコマンドはファイル拡張子なしのファイルを受け入れません この問題を回避するには ダウンロードした uimage ファイルを uimage.bin に変更してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 69

70 第 6 章 :Linux のブートおよび SDK でのデバック 6. [Output Folder] タブで出力フォルダー名を指定します X-Ref Target - Figure [Create Image] をクリックします Create Zynq Boot Image ウィンドウで 指定した出力フォルダーに次のファイルが作成されます BOOT.bin 図 6 6 : [Create Zynq Boot Image] 注記 : 指定したフォルダー内に BOOT.bin ファイルがない場合は 上記手順をもう一度実行します 新しい BIF ファイルを作成するのではなく 1 回目に作成した既存の BIF ファイルをインポートします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 70

71 第 6 章 :Linux のブートおよび SDK でのデバック JTAG および U Boot コマンドを使用し ブートイメージで QSPI フラッシュをプログラムする JTAG および U-Boot コマンドを使用し ブートイメージで QSPI フラッシュをプログラムできます 1. ZC702 ボードの電源をオンにします 2. シリアルターミナルが開かない場合は ボーレートを に設定したシリアルターミナルを接続します 注記 : これは Zynq デバイスで UART に設定されたボーレートです 3. [Xilinx Tools] [XSDB Console] をクリックして XSDB ツールを開きます 4. XSDB プロンプトで次を実行します a. connect と入力して PS に接続します b. targets と入力してターゲットプロセッサのリストを取得します c. ta 2 と入力してプロセッサ CPU1 を選択します d. source <Project Dir>/project_1/project_1.sdk/SDK/SDK_Export/ system_hw_platform/ ps7_init.tcl と入力してから ps7_init と入力し PS を初期化します e. ps7_post_config と入力して PS と PL 間のレベルシフターを有効にし ファブリックポートリセットをク リアします f. dow u-boot.elf と入力して Linux U-Boot を QSPI フラッシュにダウンロードします g. dow -data BOOT.bin 0x と入力し Linux のブート可能なイメージを 0x のターゲット メモリにダウンロードします 注記 : 2 進数の実行ファイルを DDR メモリにダウンロードするだけです 2 進数の実行ファイルは DDR メモリのいずれのアドレスにもダウンロードできます h. con と入力して U-Boot の実行を開始します U-Boot がブートを開始します シリアルターミナルに 次のような自動ブートカウントダウンメッセージが表示されます Hit any key to stop autoboot: 3 5. [Enter] をクリックします U-Boot からの自動ブートが停止し シリアルターミナルに U-Boot コマンドプロンプトが表示されます 6. 次の手順に従って U-Boot をブート可能なイメージでプログラムします a. プロンプトに sf probe と入力して QSPI フラッシュを選択します b. sf erase 0 0x と入力してフラッシュデータを消去します このコマンドにより 16MB のオンボード QSPI フラッシュメモリが完全に消去されます c. sf write 0x xFFFFFF と入力して QSPI フラッシュにブートイメージを書き込みます ブート可能なイメージが既に DDR の 0x にコピーされていることに注意してください このコマンドにより ブート可能なイメージと同じサイズのデータが DDR から 0x0 の QSPI にコピーされました 16MB のフラッシュメモリが対象のこの例では 16MB のデータをコピーしたことになります ブート可能なイメージのサイズは引数を変更して調整できます 7. ボードへの電源を切断します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 71

72 第 6 章 :Linux のブートおよび SDK でのデバック QSPI フラッシュから Linux をブートする 1. QSPI フラッシュのプログラム後 ボードの SW16 スイッチを図 6-7 のように設定します X-Ref Target - Figure のボーレート設定を使用してシリアルターミナルを接続します 注記 : これは Zynq デバイスで UART に設定されたボーレートです 3. ボード電源をオンにします 図 6 7 : QSPI フラッシュから Linux をブートする際に必要なジャンパーの設定 Linux ブートメッセージがシリアルターミナルに表示されます ブート完了後 root@xilinx-zc _4:# プロンプトが表示されます ページの JTAG モードで Linux をブートする の説明に従ってボード IP アドレスの接続を確認します Linux アプリケーションの作成およびデバッグは 66 ページの サンプルデザイン : SDK リモートデバッグを使用して Linux アプリケーションをデバッグする を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 72

73 第 6 章 :Linux のブートおよび SDK でのデバック SD カードから Linux をブートする 1. 図 6-8 に示すように SW16 スイッチの設定を変更します X-Ref Target - Figure 6-8 図 6 8:SD カードから Linux をブートする際に必要なジャンパーの設定 2. ボードを 63 ページの JTAG モードで Linux をブートする の説明に従ってボードを設定します ページの 第 1 段階ブートローダーの実行ファイルを作成する の説明に従ってデザインの第 1 段階ブート ローダー (FSBL) を作成します 注記 : デフォルトの FSBL イメージを変更する必要がない場合 このガイドの ZIP ファイルに含まれる fsbl.elf ファイルをダウンロードして使用できます 101 ページの このチュートリアルのデザインファイル を参照してください 4. SDK で [Xilinx Tools] [Create Boot Image] をクリックし Create Zynq Boot Image ウィザードを開きます 5. fsbl.elf ビットファイル ( 存在する場合 ) および u-boot.elf を追加します 6. [Output folder] で出力フォルダーへのパスを指定します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 73

74 第 6 章 :Linux のブートおよび SDK でのデバック X-Ref Target - Figure 6-9 図 6 9 : [Create Zynq Boot Image] 7. [Create Image] をクリックします SDK によって BOOT.bin ファイルが指定のフォルダーに生成されます 8. BOOT.bin および image.ub を SD カードにコピーします 重要 : ファイル名は変更できません U-Boot は システムのブート中に SD カード内でこれらの名前でファイルを検索します 9. ボード電源を投入し シリアルターミナルに表示されるメッセージを確認します ターゲットボードで Linux のブートが完了すると Zynq> プロンプトが表示されます ページの JTAG モードで Linux をブートする の説明に従ってボード IP アドレスを設定し 接続を確認します Linux アプリケーションの作成およびデバッグは 66 ページの サンプルデザイン : SDK リモートデバッグを使用して Linux アプリケーションをデバッグする を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 74

75 第 7 章 SDK を使用したソフトウェアプロファイル この章では スタンドアロンボードサポートパッケージ (BSP) と第 6 章で作成した AXI CDMA 関連のアプリケーションに対応するプロファイル機能を有効にします システムデバッガーを使用した SDK でのアプリケーションのプロファイル プロファイルは 各ルーチンにおけるソフトウェアの実行時間を決定する方法です この情報を用いて コードの重要な部分 およびデザインでの最適なコード配置を判断できます 頻繁に呼び出されるルーチンは キャッシュメモリなど高速メモリに配置するのが最適です プロファイル情報を用いることで コードをハードウェアに配置可能かどうかも判断でき その結果全体的な性能が向上します ザイリンクスソフトウェア開発キット (SDK) でシステムデバッガーを使用してアプリケーションをプロファイルできます 1. プロファイルするアプリケーションを選択します 2. [Run] [Debug As] [Launch on Hardware (System Debugger)] をクリックします 3. アプリケーションが main で停止したら [Window] [Show View] [Other] [Debug] [TCF Profiler] をクリッ クして [TCF (Target Communication Frame) Profiler] ビューを開きます X-Ref Target - Figure 7-1 図 7 1:[TCF Profiler] ビュー Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 75

76 第 7 章 :SDK を使用したソフトウェアプロファイル 4. [Start] をクリックしてプロファイルを開始します あるいは [Profiler Configuration] ダイアログボックスで [Aggregate Per Function] をオンにすることもできます X-Ref Target - Figure 7-2 図 7 2 : [Profiler Configuration] ダイアログボックス 5. [Resume] をクリックして 引き続きアプリケーションを実行します [TCF Profiler] ビューでプロファイルデータを表示するには アプリケーションが完了するまで待つか 停止ボタンをクリックしてアプリケーションを停止させることができます X-Ref Target - Figure 7-3 図 7 3:[TCF Profiler] ビュー Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 76

77 第 7 章 :SDK を使用したソフトウェアプロファイル SDK でアプリケーションソフトウェアをプロファイルする 1. SDK を起動し 第 2 章および第 3 章と同じワークスペースを開きます 2. シリアルターミナルが開かない場合は ボーレートを に設定したシリアル通信ユーティリティを開きます 注記 : これは Zynq デバイスで UART に設定されたボーレートです 3. SDK で [File] [New] [Application Project] をクリックします New Project ウィザードが開きます 4. 次の表の情報に基づいて ウィザード画面で選択操作を行います ウィザード画面 システムプロパティ 設定または使用するコマンド Application Project Project Name cdma_app_profile Use Default Location Hardware Platform Processor OS Platform Language オン system_hw_platform PS7_cortexa9_0 スタンドアロン C Board Support Package [Create New] をクリックして cdma_app_profile_bsp という名前にする Templates Available Templates 空のアプリケーション 5. [Finish] をクリックします New Project ウィザードが閉じ SDK によって cdma_app アプリケーションプロジェクトおよび cdma_app_bsp BSP プロジェクトが [Project Explorer] の下に作成されます また 自動的に BSP が生成されます 6. [Project Explorer] で [cdma_app_profile] プロジェクトを展開して [src] ディレクトリを右クリックし [Import] をク リックして [Import] ダイアログボックスを開きます 7. [Import] ダイアログボックスで [General] を展開し [File System] をクリックします 8. [Next] をクリックします 9. cdma_app.c ファイルを追加して [Finish] をクリックします SDK は自動的にアプリケーションを構築し コンソールウィンドウにステータスを表示します 注記 : システムのアプリケーションソフトウェアのファイル名は cdma_app.c です このファイルは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください 10. [Project Explorer] で [cdma_app_profile_bsp] を右クリックし [Board Support Package Settings] をクリックして [Board Support Package Settings] ダイアログボックスを開きます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 77

78 第 7 章 :SDK を使用したソフトウェアプロファイル 11. [Board Support Package Settings] ダイアログボックスで 左側のナビゲーションペインにある [standalone] をクリックします リストで [enable_sw_intrusive_profiling] を選択し その値を [true] に設定します X-Ref Target - Figure 7-4 図 7 4:BSP 設定 : スタンドアロンコンフィギュレーション この設定により ソフトウェアの即効型 (intrusive) プロファイルが有効になります このプロファイル方法は評価対象のプログラムにコードを埋め込むことで実現するため 即効型ととらえらています 12. [Board Support Package Settings] ダイアログボックスの左側のナビゲーションペインで [drivers] の下にある [cpu_cortexa9] を選択します [extra_compiler_flags] の設定で 次のように [Value] 列に -pg と入力します X-Ref Target - Figure 7-5 図 7 5:BSP 設定 : cpu_cortexa9 の設定 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 78

79 第 7 章 :SDK を使用したソフトウェアプロファイル 13. [OK] をクリックします SDK は 新しいプロファイルオプションで再度 BSP の構築を開始します 14. [Project Explorer] で [cdma_app_profile] を右クリックし [C/C++ Build] をクリックして [Properties] ダイアログボックスを開きます 15. [Properties] ダイアログボックスが表示されたら [Tool Settings] タブをクリックします [ARM gcc compiler] を展開し [Profiling] をクリックしてから [Enable Profiling (-pg)] をオンにします X-Ref Target - Figure 7-6 図 7 6:[Properties] ダイアログボックスの [Tool Settings] タブ 16. プロパティリストで [Optimization] を選択し 最適化レベルを None (-O0) に設定します 17. プロパティリストで [Debugging] を選択し デバッグレベルを Default (-g) に設定します 18. [OK] をクリックします SDK はアプリケーションを再構築し cdma_app_profile.elf ファイルを生成します コンソールウィンドウでステータスを確認します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 79

80 第 7 章 :SDK を使用したソフトウェアプロファイル アプリケーションにプロファイルオプションを適用する ページの サンプルプロジェクト : Hello World アプリケーションを実行する の説明に従ってハードウェ アボードがセットアップされ 電源が投入されていることを確認してください 2. SDK で [Xilinx Tools] [Program FPGA] をクリックし ビットストリームパスが表示される [Program FPGA] ダ イアログボックスを開きます 3. [Program] をクリックし ビットストリームをダウンロードしてプログラマブルロジック (PL) ファブリックをプ ログラムします 4. [Project Explorer] で [cdma_app_profile] プロジェクトを右クリックし [Run As] [Run Configurations] をクリック して [Run Configuration] ダイアログボックスを開きます 5. [Run Configuration] ダイアログボックスで [Xilinx C/C++ application (GDB)] をダブルクリックして新しいコン フィギュレーションを作成します 6. [Profile Options] タブをクリックし 81 ページの図 7-7 のようにパラメーターを設定します a. [Enable Profiling] をオンにします b. [Sampling Frequency (Hz)] を に設定します サンプリング周波数は どの関数がその時点で実行されているかをプロファイルルーチンが周期的に確認するために使用する割り込み間隔です このルーチンは 割り込みごとにプログラムカウンターを確認し サンプリングを実行します c. [Histogram Bin Size (words)] を 4 に設定します ヒストグラムのビンのサイズは 現時点で実行されている関数を判断するために使用されるプログラムカウンター位置を確認する際の精度です d. [Scratch memory address to collect profile data] を 0x に設定します スクラッチメモリアドレスは BSP プロファイルがデータ収集に使用可能な DDR メモリの位置を示します アプリケーションプログラムはこの空間を使用できません Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 80

81 第 7 章 :SDK を使用したソフトウェアプロファイル X-Ref Target - Figure 7-7 図 7 7: プロファイルを有効にする 7. [Run] をクリックしてコンフィギュレーションを作成し 実行します 8. [Reset Status] ダイアログボックスで [OK] をクリックします 9. プロファイルが完了すると ダイアログボックスが開いて結果ファイルの位置が表示されます X-Ref Target - Figure [OK] をクリックします 図 7 8:[Profiling Results Saved] ダイアログボックス Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 81

82 第 7 章 :SDK を使用したソフトウェアプロファイル 11. [Project Explorer] で [cdma_app_profile] プロジェクトの下にある [Debug] を展開し [gmon.out] をダブルクリックして [Gmon File Viewer] ダイアログボックスを開きます X-Ref Target - Figure 7-9 図 7 9 : [Gmon File Viewer] ダイアログボックス 12. [OK] をクリックし ウィンドウの右側にある [gprof] タブでプロファイル結果 (gmon.out) を開きます 図 7-10 のように表示されます X-Ref Target - Figure 7-10 図 7 10 : gmon.out ファイルの表示 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 82

83 第 8 章 アクセラレータコヒーレンシポート (ACP) プロセッシングシステムのアクセラレーターコヒーレンシポート (ACP) はスヌープ制御ユニット (SCU) 上の AXI3 準拠の 64 ビットスレーブポートインターフェイスで プロセッサロジック (PL) とプロセシングシステム (PS) の Cortex-A9 MP-Core プロセッササブシステムを直接接続し キャッシュコヒーレントな非同期アクセスポイントとして機能します プロセッサは ACP 上のトランザクションを コヒーレントまたは非コヒーレントとマークできます ファブリック側の AXI マスターは AXI バスに関連する信号を用いてコヒーレントな読み出しトランザクションを ARUSERS[0] と ARCACHES[1] で 書き込みトランザクションを AWUSERS[0] と AWCACHES[1] で示します デバイスまたは厳しく順序付けられたトランザクションは常に非コヒーレントとして処理されます 注記 : デバイスまたは厳しく順序付けられたトランザクションは AXI マスターインターフェイスで生成されるタイプの転送です これらは 非コヒーレント かつバッファリング不可のトランザクションです 固定サイズで決まった数のトランザクションが常に生成されます はじめに 非コヒーレントなトランザクションは SCU を通過し 変更されずに AXI マスターインターフェイスへ渡されます ACP スレーブのコヒーレントな AXI トランザクションは 一部の属性が適宜変更されて AXI マスターインターフェイスで増加または減少します コヒーレントな書き込み要求が外部のマスターから ACP で受信されると SCU はコアの L1 データキャッシュでアドレスを確認します 存在する場合は コヒーレンシプロトコルがキャッシュの該当するラインをクリーニングして無効化し クリーニング後のデータを書き込み要求と結合させます 外部マスターからコヒーレントなメモリ領域への読み出し要求は SCU と関連する必要なデータがプロセッサの L1 キャッシュに格納されているかどうかを確認します L1 キャッシュに格納されている場合 SCU はそのデータを要求発行元のコンポーネントに直接返します 格納されていない場合 L2 キャッシュ内を検索して最後にメインメモリにアクセスします Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 83

84 第 8 章 : アクセラレータコヒーレンシポート (ACP) 図 8-1 に AXI インターコネクトを活用した AXI-4 準拠のマスターと ACP 64 ビットポート間の接続を示します X-Ref Target - Figure 8-1 図 8 1:AXI 4 準拠のマスターと ACP 64 ビットポート間の接続 ACP の要求 ACP に対して読み出しおよび書き込み要求を実行した場合の動作は その要求がコヒーレントかどうかによって次のように異なります コヒーレントな ACP 読み出し要求 ARVALID と共に ARUSER[0] = 1 および ARCACHE[1] = 1 が送信された場合 ACP の読み出し要求はコヒーレントです この場合 SCU はコヒーレンシを維持します データがいずれかの Cortex-A9 プロセッサにある場合 PS コアはそのプロセッサからデータを直接読み出して ACP に返します データがいずれの Cortex-A9 プロセッサにもない場合 ロックされている属性を除くすべての AXI のパラメーターと共に読み出し要求が L2 キャッシュまたはいずれの Cortex-A9 プロセッサ AXI マスターポートのメインメモリへ発行されます 非コヒーレントな ACP 読み出し要求 ARVALID と共に ARUSER[0] = 0 または ARCACHE[1] = 0 が送信された場合 ACP の読み出し要求は非コヒーレントです この場合 SCU はコヒーレンシを維持せず 読み出し要求はいずれか 1 つの SCU AXI マスターポート L2 キャッシュコントローラーまたは OCM へ直接転送されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 84

85 第 8 章 : アクセラレータコヒーレンシポート (ACP) コヒーレントな ACP 書き込み要求 AWVALID と共に AWUSER[0] = 1 および AWCACHE[1] = 1 が送信された場合 ACP の書き込み要求はコヒーレントです この場合 SCU はコヒーレンシを維持します データがいずれかの Cortex-A9 プロセッサの L1 キャッシュにある場合 PS のロジックは最初にその CPU のデータをクリーニングして無効化します データがいずれの Cortex-A9 プロセッサにもない場合 または既にクリーニングと無効化が実行されている場合 書き込み要求が L2 キャッシュまたはいずれかの Cortex-A9 プロセッサ AXI マスターポートのメインメモリへ発行されます 書き込み要求は ロックされている属性を除いて 対応するすべての AXI パラメーターにも発行されます 注記 : 書き込みパラメーターの設定によっては トランザクションを L2 キャッシュに割り当てることもできます 非コヒーレントな ACP 書き込み要求 AWVALID と共に AWUSER[0] = 1 または AWCACHE[1] = 0 が送信された場合 ACP の書き込み要求は非コヒーレントです この場合 SCU はコヒーレンシを維持せず 書き込み要求はいずれか 1 つの SCU AXI マスターポートに直接転送されます ACP の制約 アクセラレータコヒーレンシポート (ACP) には次の制約があります コヒーレントなメモリへ排他的にアクセスできない コヒーレントなメモリへロック属性を有効にしてアクセスできない 長さ = 3 サイズ = 3 および書き込みストローブ の書き込みトランザクションを実行すると CPU のキャッシュラインが破損する ACP から OCM へのアクセスを連続すると ほかの AXI マスターからのアクセスができなくなることがある ほかのマスターからアクセスできるようにするには ACP から OCM への帯域幅を OCM の最大帯域幅よりも小さく設定する必要があります 具体的には バーストサイズを 64 ビットワード x8 未満に抑えることで可能です 注記 : PS プロセッサコアを使用すると 3 番目の制約 ( キャッシュラインの破損 ) を検出できます この IP を有効にすると キャッシュを破損する可能性のあるトランザクションをザイリンクス ACP アダプターが監視し 書き込み要求発行元のマスターにエラー応答を返します 書き込みトランザクションは ACP インターフェイスに送信されるため キャッシュ破損の可能性は残りますが 問題発生の可能性がマスターに通知されるので適切に対処できます ACP アダプターには CPU への割り込み信号を生成する機能もあり この信号をソフトウェアで使用して問題発生の可能性を検出できます ACP の詳細は 次の資料を参照してください Zynq-7000 All Programmable SoC テクニカルリファレンスマニュアル (UG585) [ 参照 6] The Effect and Technique of System Coherence in ARM Multicore Technology 著者 : John Goodacre (Senior Program Manager ARM Processor Division) [ 参照 11] ARM Cortex-A9 MPCore Technical Reference Manual セクション 2.4 Accelerator Coherency Port [ 参照 12] Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 85

86 第 9 章 Linux 用のカスタム IP とデバイスドライバーの作成 この章では Create and Package New IP ウィザードを使用して IP を作成します また ザイリンクス Zynq AP SoC デバイス用に新規作成された IP を含むシステムを開発します この IP 用に実行中のカーネルに動的にロード可能なモジュールとして Linux ベースのデバイスドライバーを開発します さらに Zynq SoC ZC702 ボード上のシステムで実行する Linux ベースのアプリケーションソフトウェアを開発します 必要な環境 この章では ターゲットプラットフォームは ZC702 ボードを指します ホストプラットフォームは Vivado Design Suite ツールを実行する Windows マシンのことです Linux ベースのデバイスドライバーの開発およびカーネルのコンパイルに求められる要件は次のとおりです Linux ベースワークステーションこれを使用して IP 用にカーネルおよびデバイスドライバーを構築します CodeSourcery ツールチェーン : ターゲットアーキテクチャのクロス開発用に GNU ツールチェーンを導入した Eclipse ベースの統合開発環境 (IDE) です ツールに関連する情報およびインストールは ザイリンクスの Zynq ツール Wiki ページ [ 参照 9] を参照してください カーネルソースコードおよび構築環境 : ザイリンクスの Zynq Linux Wiki ページ [ 参照 10] を参照してください このページには Zynq SoC FPGA に固有の Linux カーネルに関する詳細が記載されています カーネルソースファイルのダウンロードだけでなく Zynq SoC FPGA 向けに Linux カーネルを構築するための情報もここから入手できます 注記 : xilinx-14.4-build というタグが含まれたカーネルソースファイルと U-Boot ファイルをザイリンクスの GitHub ウェブサイト [ 参照 13] からダウンロードできます デバイスドライバーソフトウェアファイル (blink.c) および対応するヘッダーファイル (blink.h) : これらのファイルは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください アプリケーションソフトウェア (linux_blinkled_apps.c) および対応するヘッダーファイル (blink.h) : これらのファイルは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください カーネルおよびデバイスドライバーのコンパイルを省略したい場合は このセクションで必要なコンパイル済みのイメージを使用してください これらのイメージは このガイドで提供されている ZIP ファイルから入手できます 101 ページの このチュートリアルのデザインファイル を参照してください Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 86

87 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 注意 : ペリフェラル IP の LKM (Loadable Kernel Module) は ベースカーネルイメージを生成する同じカーネル構築プロセスの一部として構築する必要があります カーネルまたは LKM 構築プロセスを省略したい場合は このセクション向けに既にコンパイルされているカーネルおよび LKM モジュール向けのイメージを使用してください ( このガイドで提供されている ZIP ファイルから入手可能 ) 101 ページの このチュートリアルのデザインファイル を参照してください ペリフェラル IP の作成 このセクションでは Create and Package New IP ウィザードを使用して AXI4-Lite 準拠のスレーブペリフェラル IP フレームワークを作成します また このペリフェラル IP フレームワークに機能およびポート割り当てを追加します 作成するペリフェラル IP は AXI4-Lite 準拠のスレーブ IP です これには 28 ビットカウンターが含まれます このカウンターの 4MSB ビットは ペリフェラル IP の 4 つの出力ポートを駆動します 図 9-1 にこのブロック図を示します X-Ref Target - Figure 9-1 図 9 1: ペリフェラル IP のブロック図 上記のブロック図に記載されているコンフィギュレーションレジスタの詳細は 次のとおりです レジスタ名相対アドレス幅アクセスタイプ説明 制御レジスタ 0x0000_ ビット読み出し / 書き込みカウンターの開始 / 停止 フィールド名ビットタイプリセット値説明 制御ビット 0 R/W 0x0 1 : カウンターの開始 2 : カウンターの停止 Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 87

88 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 サンプルプロジェクト : ペリフェラル IP の作成 このセクションでは AXI4-lite 準拠のスレーブペリフェラル IP を作成します ページの サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する の説明に従って 新しいプロジェクトを作成します 2. Vivado デザインが開いた状態で [Tools] [Create and Package IP] をクリックします [Next] をクリックして続 行します 3. [Create a new AXI4 peripheral] をオンにしてから [Next] をクリックします 4. ペリフェラルの詳細を次のように入力します ウィザード画面 システムプロパティ 設定または使用するコマンド Peripheral Details Name Blink Version 1.0 Display Name Description IP Location Overwrite existing Blink_v1.0 My new AXI IP C:/designs/ip_repro オフ 5. [Next] をクリックします 6. [Add Interfaces] ウィンドウでデフォルト設定を選択し [Next] をクリックします 7. [Create Peripheral] ウィンドウで [Edit IP] をオンにして [Finish] をクリックします 新規 IP 生成プロセスの完了 後 [Package IP] ビューが開きます (88 ページの図 9-2) X-Ref Target - Figure 9-2 図 9 2:[Package IP] ビュー Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 88

89 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 8. [Sources] [Hierarchy] [Design Sources] で [blink_v1_0] を右クリックし [Open File] をクリックします ZC702 ボードの外部 LED にマップするために 出力ポートを作成する Verilog コードを追加する必要があります blink_v1_0.v が開いた状態で //Users to add ports here の行に移動し その行の下に次のコードを追加します //Users to add ports here output wire [3:0] leds, //User ports ends 9. AXI バスインターフェイスへのインスタンスのインスタンシエーションを見つけ 次のコードを追加してポート接続をマップします.S_AXI_RREADY(s00_axi_rready),.LEDs(leds) ); 10. blink_v1_0.v を保存して閉じます 11. [Sources] [Hierarchy] [Design Sources] [blink_v1_0] で [blink_v1_0_s00_axi_inst - blink_v1_0_s00_axi] を右クリックし [Open File] をクリックします 次に ZC702 ボードの外部 LED にマップするために 出力ポートを作成する Verilog コードを追加し レジスタ 0 が書き込まれたときに LED を点滅させるロジックコードも作成します 12. blink_v1_0_s00_axi.v が開いた状態で //Users to add ports here の行に移動し その行の下に次のコードを追加します //Users to add ports here output wire [3:0] LEDs, //User ports ends 13. AXI4Lite 信号のセクションを見つけ カウンターとして使用するカスタムレジスタを追加します ここでは 追加したコードを赤でハイライトしています // AXI4LITE signals reg [C_S_AXI_ADDR_WIDTH-1 : 0] axi_awaddr; reg axi_awready; reg axi_wready; reg [1 : 0] axi_bresp; reg axi_bvalid; reg [C_S_AXI_ADDR_WIDTH-1 : 0] axi_araddr; reg axi_arready; reg [C_S_AXI_DATA_WIDTH-1 : 0] axi_rdata; reg [1 : 0] axi_rresp; reg axi_rvalid; // add 28-bit register to use as counter reg [27:0] count; 14. 各セクションで I/O 接続割り当てを見つけます そこでは カウンターの下位 4 ビットを LED に割り当てます ここでは 追加したコードを赤でハイライトしています // I/O Connections assignments assign S_AXI_AWREADY= axi_awready; assign S_AXI_WREADY= axi_wready; assign S_AXI_BRESP= axi_bresp; assign S_AXI_BVALID= axi_bvalid; assign S_AXI_ARREADY= axi_arready; assign S_AXI_RDATA= axi_rdata; assign S_AXI_RRESP= axi_rresp; assign S_AXI_RVALID= axi_rvalid; // assign MSB of count to LED's assign LEDs = count[27:24]; Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 89

90 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 15. ファイルの下の方で Add user logic here という記述を見つけます slv_reg0 が 0x1 に設定されている間 カウントをインクリメントする次のコードを追加します このレジスタが設定されていない場合 カウンターはインクリメントしません ここでは 追加したコードを赤でハイライトしています // Add user logic here // on positive edge of input clock posedge S_AXI_ACLK ) begin //if reset is set, set count = 0x0 if ( S_AXI_ARESETN == 1'b0 ) begin count <= 28'b0; end else begin //when slv_reg_0 is set to 0x1, increment count if (slv_reg0 == 2'h01) begin count <= count+1; end else begin count <= count; end end end // User logic ends 16. blink_v1_0_s00_axi.v を保存して閉じます 17. [Package IP - blink] タブを開きます [Packaging Steps] で [Ports and Interfaces] をクリックします 18. [Merge Changes from Ports and Interfaces Wizard] リンクをクリックします X-Ref Target - Figure 9-3 図 9 3:[Merge Changes from Ports and Interfaces Wizard] リンク Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 90

91 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 19. ウィンドウが更新されて LED 出力ポートを含まれていることを確認します X-Ref Target - Figure [Packaging Steps] で [Review and Package] をクリックします [Review and Package] ウィンドウの下部で [Re-Package IP] をクリックします パッケージングが完了したことを示すダイアログボックスが開き プロジェクトを閉じるかどうかを尋ねます 21. [OK] をクリックします 図 9 4:[Package IP] タブ : [Ports and Interfaces] ページ 注記 : 実行したカスタムコア作成プロセスは IP 作成プロセスに含まれるサンプル Verilog を使用した単純なものです カスタムプロセッサ IP コアのさらに複雑なデバッグのコツやヒントについては ザイリンクスアンサー [ 参照 7] を参照してください この他に役立つ参考資料として GitHub Zynq Cookbook : How to Run BFM Simulation ウェブページ [ 参照 14] があります Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 91

92 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 PS の GP マスターポートを用いてペリフェラル IP を統合する ここで ペリフェラル IP をスレーブとして Zynq SoC プロセッシングロジック (PL) にインスタンシエートすることによって ZC702 ボード用のシステムを作成します その後 それをプロセッシングシステム (PS) の汎用 (GP) マスターポートを介して PS プロセッサに接続します 図 9-5 にシステムのブロック図を示します X-Ref Target - Figure 9-5 このシステムにおける接続は次のとおりです 図 9 5: ブロック図 ペリフェラル IP は PS 汎用マスターポート 0 (M_AXI_GP0) に接続されています PS CPU はこの接続を使用し ペリフェラル IP レジスタをコンフィギュレーションします ペリフェラル IP の 4 つの出力ポートはオンボード LED (DS15 DS16 DS17 および DS18) に接続されています このシステムでは アプリケーションコードを実行すると LED の点滅開始または停止の選択を求めるメッセージがシリアルターミナルに表示されます シリアルターミナルで開始を選択すると 4 つの LED すべてが点滅を開始します 停止を選択すると 4 つの LED すべてが点滅を停止して以前の状態に保持されます Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 92

93 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 PS の GP マスターポートを用いてペリフェラル IP を統合する このセクションでは 88 ページの サンプルプロジェクト : ペリフェラル IP の作成 で作成した AXI4-Lite 準拠のカスタムスレーブペリフェラル IP を接続します ページの サンプルプロジェクト : Zynq SoC の新規エンベデッドプロジェクトを作成する で既に作成した Vivado プロジェクトを開きます 2. カスタム IP を既存のデザインに追加します [Diagram] ウィンドウを右クリックして [Add IP] をクリックします 3. 検索ボックスに begin と入力します [Blink_v1.0] が表示されます その IP をダブルクリックしてデザイ ンに追加します 4. [Run Connection Automation] をクリックして自動ポート接続を実行します 5. デフォルトで [All Automation] をオンにした状態で [OK] をクリックして接続を実行します 新しい IP は自動的に接続されますが LED 出力ポートは接続されません 6. leds ポートを右クリックして [Make External] をクリックします X-Ref Target - Figure 9-6 図 9 6:LED ポートを外部に設定 7. Flow Navigator で [RTL Analysis] に移動して [Elaborated Design] をクリックします 画面の上部に エンベデッドデザインが古く デザインソースが変更されていることを示すメッセージが表示されます 8. [Reload] をクリックします デザインに追加した 更新されているカスタム IP コアを含めるために デザインを再合成する必要があります Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 93

94 第 9 章 : Linux 用のカスタム IP とデバイスドライバーの作成 9. エラボレートされたデザインを開いてから [I/O Ports] ウィンドウをクリックして [All Ports] [leds] を展開します X-Ref Target - Figure 9-7 図 9 7:I/O ポート 10. LED ポートを次のように設定します ポート名 サイト I/O 規格 Leds[3] LVCMOS18 P17 Leds[2] LVCMOS18 P18 Leds[1] LVCMOS18 W10 Leds[0] LVCMOS18 V7 図 9-8 に [I/O Ports] ウィンドウで完了した LED ポート設定を示します X-Ref Target - Figure 9-8 図 9 8:LED ポート設定 11. [Generate Bitstream] をクリックします 12. [Save Project] ダイアログボックスが開きます チェックボックスがオンになっていることを確認してから [Save] をクリックします 13. 合成が古いことを示すメッセージが表示された場合は [Yes] をクリックします 14. ビットストリームの生成が完了したら 22 ページの SDK へエクスポートする の説明に従ってハードウェアをエクスポートしてザイリンクスソフトウェア開発キット (SDK) を起動します Zynq 7000 AP SoC : エンベデッドデザインチュートリアル 94