AK1573

Transcription

1 AK1573/AK1573B/AK1573C Frequency Synthesizer with Integrated VCO 1. 概要 AK1573 は VCO(Voltage Controlled Oscillator) を内蔵した Integer-N 型の周波数シンセサイザです 8 段階に切り替え可能なチャージポンプ リファレンス分周器 プログラマブル分周器 デュアルモジュラスプリスケーラ (P/P+1) および低位相雑音の VCO で構成され 小型 低消費電流 低雑音を特長としています VCO からの信号を分周する VCO 出力分周器を内蔵しており 広い出力周波数範囲を実現します AK1573 は 外付けのループフィルタと組み合わせることにより 完全な Phase Locked Loop を実現します レジスタへのアクセスは 3 線式のシリアルインターフェースで制御し 電源電圧は 2.7V to 3.3V で動作します 2. 特長 Normalized Phase Noise -223dBc/Hz VCO Phase Noise -86dBc/Hz@10kHz -112dBc/Hz@100kHz 電源電圧 : 2.7V to 3.3 V Output AK mA AK1573B 44mA AK1573C 46mA プログラマブルなチャージポンプ電流 高速引き込みモードによるファーストロック機能 アナログ / デジタルロックディテクト機能 アンロック時のミュート機能 パッケージ : 24 pin QFN (0.5mm ピッチ 4mm 4mm 0.75mm) 動作温度 : -40 C to 85 C 周波数範囲とオプション AK1573 AK1573B AK1573C VCO Frequency [MHz] 1480 to to to 3000 Divide by to to to 3000 Divide by to to to 1500 Divide by to to to 750 Divide by to to to 375 Divide by to to to Divide by to to to Divide by to to to

2 3. オーダリングガイド - AK pin QFN (4.0mm x 4.0mm, 0.5mm pitch) - AK1573B 24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch) - AK1573C 24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch) - AKD1573 AK1573 評価ボード - AKD1573B AK1573B 評価ボード - AKD1573C AK1573C 評価ボード 4. アプリケーション 防災無線システム各種無線機器セルラー基地局 - 2 -

3 5. 目次 1. 概要 特長 オーダリングガイド アプリケーション 目次 ブロック図と機能説明 ブロック図 機能説明 ピン配置と機能説明 絶対最大定格 推奨動作条件 電気的特性 デジタルDC 特性 シリアルインターフェースタイミング アナログ特性 ループフィルタ接続図 標準特性例 レジスタマップ 機能説明 ロック検出 周波数設定 高速引込みモード VCO パワーアップシーケンス 外部接続回路例 アプリケーションノート インターフェース回路 パッケージ 外形寸法図 マーキング 改訂履歴

4 VREF1 PDN1 VREF2 PDN2 PVDD PVSS CPVDD CPVSS VCOVDD VCOVSS OAVSS TEST1 TEST2 6. ブロック図と機能説明 6.1. ブロック図 REFIN REFIN Buffer R COUNTER 14 bit PHASE FREQUENCY DETECTOR CHARGE PUMP BIAS CP LD LOCK DETECT FAST COUNTER SWALLOW COUNTER 6 bit PROGRAMMABLE COUNTER 13 bit TANK Loop Filter PRESCALER 8/9, 16/17, 32/33, 64/65 VCNT CLK DATA Digital Control Interface N COUNTER SCAP LE LDO VBG 1, 1/2, 1/4, 1/8, 1/16, 1/32, 1/64 RFOUT_P RFOUT_N Figure.1 Block Diagram 6.2. 機能説明 R counter ブロック PFD(Phase Frequency Detector) Charge Pump N counter VCO (Voltage Controlled Oscillator) VCO Divider 機能説明リファレンス信号をR 分周し 位相周波数比較器 (PFD) に出力します 位相周波数比較器です R counterおよびn counterから入力された信号の位相差に応じた信号を出力します PFDからの信号に応じた電流を掃出し もしくは引込します プリスケーラ Swallow CounterおよびProgrammable Counter から構成され VCOから入力された信号をN 分周し PFDに出力します 電圧制御発振器です VCNT pinに入力される電圧に応じた周波数の信号で発振します VCOの信号を分周し 出力バッファに出力します 1, 2, 4, 8, 16, 32, 64 分周が可能です - 4 -

5 7. ピン配置と機能説明 No. Pin Name I/O Pin function Power Down Description 1 BIAS AI チャージポンプ電流設定用 pin 27kΩ(TYP) の抵抗を介してグラウンドへ接続してください 2 VREF2 AO 内部基準電圧 (VBG) 出力 pin L 470nFのコンデンサを介してグラウンドへ接続してください 3 VCNT AI VCO 周波数制御用電圧入力 pin 4 SCAP AO VCOバイアス安定用接続 pin L 100pFのコンデンサを介してグラウンドへ接続してください 5 VCOVSS G VCO 用グラウンドpin 6 VCOVDD P VCO 用電源 pin 7 TEST1 DI テスト pin1 Pull Down グラウンドに接続して下さいシュミットトリガ入力 8 TEST2 DI テスト pin2 Pull Down グラウンドに接続して下さいシュミットトリガ入力 パワーダウンpin PDN1= L でデバイ 9 PDN1 DI スがパワーダウンし かつレジスタ シュミットトリガ入力 は保持されません 10 OAVSS G ローカルバッファ用グラウンドpin 11 RFOUT_P AO ローカル信号出力 pin オープンコレクタ 12 RFOUT_N AO ローカル信号相補出力 pin インダクタ 抵抗を介して VDDに接続してください 13 PVDD P プリスケーラ /LDO 用電源 pin 14 PVSS G プリスケーラ /LDO 用グラウンドpin 15 VREF1 AO 内部 LDO 用出力 pin L 220nFのコンデンサを介してグラウンド接続してください 16 REFIN DI リファレンス信号入力 pin 17 PDN2 DI LDO/VBGを除くブロックのパワーダウンpinです PDN2= L でデバイスがパワーダウンしますが レジス シュミットトリガ入力 タは保持されます 18 CLK DI シリアルクロック入力 pin シュミットトリガ入力 19 DATA DI シリアルデータ入力 pin シュミットトリガ入力 20 LE DI ロードイネーブル入力 pin 21 LD DO ロック検出出力 pin L 22 CVPSS G チャージポンプ用グラウンドpin 23 CP AO チャージポンプ出力 pin Tri-State 24 CPVDD P チャージポンプ用電源 pin AI: Analog input pin AO: Analog output pin AIO: Analog I/O pin DI: Digital input pin DO: Digital output pin P: Power supply pin G: Ground pin * パワーダウン時とは 電源投入後 PDN1 pin = PDN2 pin = L の状態です * 裏面中央の露出パッド (Exposed Pad) はグラウンドに接続して下さい - 5 -

6 TEST1 7 TEST2 8 PDN1 9 OAVSS 10 RFOUT_P 11 RFOUT_N CPVDD 23 CP 22 CPVSS 21 LD 20 LE 19 DATA BIAS 1 VREF2 2 VCNT 3 SCAP 4 VCOVSS 5 VCOVDD 6 18 CLK 17 PDN2 16 REFIN 15 VREF1 14 PVSS 13 PVDD Figure.2 パッケージ pin 配置 8. 絶対最大定格 (24-pin QFN(0.5mm pitch, 4mm 4mm) Parameter Symbol Min. Max. Unit Description 電源電圧 VDD V * 1, 2 グラウンドレベル VSS 0 0 V 電圧基準レベル, * 3 アナログ入力電圧 VAIN VSS-0.3 VDD+0.3 V * 1, 4, 6 デジタル入力電圧 VDIN VSS-0.3 VDD+0.3 V * 1, 5, 6 入力電流 IIN ma 保存温度 Tstg C Note * 1. 電圧は全て接地 pin 基準 : 0V * 2. CPVDD / PVDD / VCOVDD pins が該当します * 3. CPVSS / PVSS / VCOVSS / OAVSS pins が該当します * 4. VCNT / REFIN pins が該当します * 5. CLK / DATA / LE / PDN1 / PDN2 / TEST1 / TEST2 pins が該当します * 6. 最大値は絶対最大定格 3.6V を超えてはいけません これらの値を超えた条件で使用した場合 デバイスを破壊することがあります また通常の動作は保証されません - 6 -

7 9. 推奨動作条件 Parameter Symbol Min. Typ. Max. Unit Description 動作温度 Ta C 電源電圧 VDD V CPVDD / PVDD / VCOVDD pins が対象です 10. 電気的特性 デジタルDC 特性 Parameter Symbol Condition Min. Typ. Max. Unit Description 高レベル入力電圧 Vih 0.8 VDD V * 1 低レベル入力電圧 Vil 0.2 VDD V * 1 高レベル入力電流 1 Iih1 Vih =VDD=3.3V -1 1 A * 2 高レベル入力電流 2 Iih2 Vih =VDD=3.3V A * 3 低レベル入力電流 Iil Vil = 0V, VDD=3.3V -1 1 A * 1 高レベル出力電圧 Voh Ioh = -500 A VDD-0.4 V * 4 低レベル出力電圧 Vol Iol = 500 A 0.4 V * 4 Note * 1. CLK / DATA / LE / PDN1 / PDN2 pins が該当します * 2. CLK / DATA / LE / PDN1 / PDN2 pins が該当します * 3. TEST1 / TEST2 pins が該当します * 4. LD pin が該当します シリアルインターフェースタイミング < 書き込みタイミング > Tcsu LE pin (Input) Tlesu Tle Tch Tcl CLK pin (Input) Tsu Thd DATA pin (Input) D19 D18 6 D0 A3 A2 A1 A0 Figure.3 Serial Interface Timing Parameter Symbol Min. Typ. Max. Unit Description クロックLレベルホールド時間 Tcl 25 ns クロックHレベルホールド時間 Tch 25 ns クロックセットアップ時間 Tcsu 10 ns データセットアップ時間 Tsu 10 ns データホールド時間 Thd 10 ns LEセットアップ時間 Tlesu 10 ns LEパルス幅 Tle 25 ns - 7 -

8 10.3. アナログ特性 特記なき場合 VDD=2.7 to 3.3V, 40 C<Ta<85 C, BIAS 抵抗 =27kΩ の規定です 裏面 TAB は VSS に接続した状態でテストされます Parameter Min. Typ. Max. Unit Description REFIN 特性 0.4 VDD Vpp Frefin < 200MHz 入力感度 Vpp Frefin 200MHz 入力周波数 MHz 最大許容プリスケ-ラ出力周波数 300 MHz 設計保証値 位相周波数比較器 位相周波数比較器周波数 104 MHz 設計保証値 チャージポンプ チャージポンプ最大値 2800 μa チャージポンプ最小値 350 μa Icp TRI-STATEリーク電流 1 na Ta=25 C, Vcpo=VDD/2 Vcpo : CP pin 電圧 Sink/Source 電流ミスマッチ * % Vcpo=VDD/2, Ta=25 C Icp 対 Vcpo* % 0.5 Vcpo VDD-0.5, Ta=25 C VCO MHz AK1573 Operating Frequency Range MHz AK1573B MHz AK1573C VCO tuning Sensitivity fvco 0.02 MHz/V fvco: 発振周波数 Phase Noise 10kHz offset -86 dbc/hz VCOI bit = 1.6GHz(AK1573) 100kHz offset -112 dbc/hz VCOI bit = 2.1GHz(AK1573C) 1MHz offset -133 dbc/hz VCOI bit = 1 OUTLV[2:0] bits MHz offset -151 dbc/hz VCOI bit = 1 Normalized Phase Noise -223 dbc/hz * 3 Output Buffer OUTPUT AK1573B) OUTPUT 6 dbm OUTLV[2:0] bits = dbm OUTLV[2:0] bits = dbm OUTLV[2:0] bits = dbm OUTLV[2:0] bits = 001 出力周波数 30 MHz 設計保証値 Regulator VREF1 立ち上がり時間 10 ms Note * 1. Sink/Source 電流ミスマッチ : [( Isink - Isource ) / {( Isink + Isource )/2}] * 100 [%] * 2. Icp 対 Vcpo:[{1 / 2 * ( I1 - I2 )} / {1/2*( I1 + I2 )}] * 100 [%] * 3. PLLループをロックさせた状態で測定を行い 以下の式より算出 REFIN = 120MHz, F PFD = 10MHz (PN total = PN synth - 10 Log F PFD - 20 Log N) PN total : Normalized Phase Noise PN synth : 帯域内位相雑音 F PFD : PFD 比較周波数 - 8 -

9 Parameter Min. Typ. Max. Unit Description 消費電流 IDD1 10 OUTLV[2:0] bits = 001 VCOI bits = OUTLV[2:0] bits = 011 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = OUTLV[2:0] bits = 001 VCOI bits = OUTLV[2:0] bits = 011 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = OUTLV[2:0] bits = 001 VCOI bits = OUTLV[2:0] bits = 011 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = OUTLV[2:0] bits = 111 VCOI bits = @2.1GHz(AK1573C) DIV[2:0} bits ma ma ma ma IDD ma BIAS pin 接続チャージポンプ出力電流設定用抵抗 PDN1 pin = "L", PDN2 pin = "L" (Full power down) PDN1 pin = "H", PDN2 pin = "H" DIV[2:0] bits = 000 PRE[1:0] bits = 00 * オープンコレクタの電流 OUTLV[2:0] bits はレジスタマップ D[9:7] 参照 PDN1 pin = "H", PDN2 pin = "H" DIV[2:0] bits 000 PRE[1:0] bits = 00 PDN1 pin = "H", PDN2 pin = "L" (power down except VBG / LDO) BIAS 抵抗 kω 1 番 PIN (BIAS) に接続 Icp I1 I2 Isink Isource I2 I1 0.5 CPVDD/2 CPVDD-0.5 Vcpo Figure.4 Charge Pump Characteristics Voltage vs Current - 9 -

10 10.4. ループフィルタ接続図 PFD Up CP Loop filter R3 Down C1 R2 C3 Timer C2 VCNT Figure.5 Loop Filter Schematic

11 VDD=3.0V, Ta=25 C, BIAS 抵抗 =27kΩ です 11. 標準特性例 AK1573 Figure 6 Output power vs. Output frequency (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) Output frequency=1600mhz, VCOI bit= 1 (d) Output frequency=2000mhz, VCOI bit= 1 Figure 7 Current vs. OUTLV[2:0] bits REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits =

12 (a) VCOI bit = 0 (b) VCOI bit = 1 Figure 8 Current vs. Output frequency REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = 111, DIV[2:0] bits = 000 (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) VCOI bit = 1, DIV[2:0] bits = 001 (d) VCOI bit = 1, DIV[2:0] bits =

13 (e) VCOI bit = 1, DIV[2:0] bits = 011 (f) VCOI bit = 1, DIV[2:0] bits = 100 (g) VCOI bit = 1, DIV[2:0] bits = 101 Figure 9 VCO Phase Noise vs. Output frequency OUTLV[2:0] bits = 111 Figure 10 VCO Phase Noise vs. Offset frequency Output frequency = MHz, VCOI bit = 1, OUTLV[2:0] bits =

14 Figure 11 VCO Tuning Sensitivity Figure 12 VCO Tuning Sensitivity (a) Output frequency = 1500MHz (b) Output frequency = 1600MHz (c) Output frequency = 2100MHz Figure 13 Closed loop Phase Noise REFIN frequency = 120MHz, R counter = 12, Prescaler = 8/9 Loop Filter : C1 = 33pF, C2 = 1500pF, C3 = N/A, R2 = 10kΩ, R3 = 0Ω

15 AK1573B Figure 14 Output power vs. Output frequency (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) Output frequency=1800mhz, VCOI bit= 1 (d) Output frequency=2600mhz, VCOI bit= 1 Figure 15 Current vs. OUTLV[2:0] bits REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits =

16 (a) VCOI bit = 0 (b) VCOI bit = 1 Figure 16 Current vs. Output frequency REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = 111, DIV[2:0] bits = 000 (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) VCOI bit = 1, DIV[2:0] bits = 001 (d) VCOI bit = 1, DIV[2:0] bits =

17 (e) VCOI bit = 1, DIV[2:0] bits = 011 (f) VCOI bit = 1, DIV[2:0] bits = 100 (g) VCOI bit = 1, DIV[2:0] bits = 101 (h) VCOI bit = 1, DIV[2:0] bits = 110 Figure 17 VCO Phase Noise vs. Output frequency OUTLV[2:0] bits = 111 Figure 18 VCO Tuning Sensitivity Figure 19 VCO Tuning Sensitivity

18 AK1573C Figure 20 Output power vs. Output frequency (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) Output frequency=2100mhz, VCOI bit= 1 (d) Output frequency=3000mhz, VCOI bit= 1 Figure 21 Current vs. OUTLV[2:0] bits REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits =

19 (a) VCOI bit = 0 (b) VCOI bit = 1 Figure 22 Current vs. Output frequency REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = 111, DIV[2:0] bits = 000 (a) VCOI bit = 0, DIV[2:0] bits = 000 (b) VCOI bit = 1, DIV[2:0] bits = 000 (c) VCOI bit = 1, DIV[2:0] bits = 001 (d) VCOI bit = 1, DIV[2:0] bits =

20 (e) VCOI bit = 1, DIV[2:0] bits = 011 (f) VCOI bit = 1, DIV[2:0] bits = 100 (g) VCOI bit = 1, DIV[2:0] bits = 101 (h) VCOI bit = 1, DIV[2:0] bits = 110 Figure 23 VCO Phase Noise vs. Output frequency OUTLV[2:0] bits = 111 Figure 24 VCO Tuning Sensitivity Figure 25 VCO Tuning Sensitivity

21 12. レジスタマップ Name Data Address A/B C/P D19 to D0 Ref/Pres Function D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Address A/B Don t care B [12] B [11] B [10] B [9] B [8] B [7] B [6] B [5] B [4] B [3] B [2] B [1] B [0] A [5] A [4] A [3] A [2] A [1] A [0] 0x01 C/P Don t care Don t care Don t care Don t care Don t care Don t care Don t care Don t care Don t care Don t care Don t care CP2 [2] CP2 [1] CP2 [0] Don t care Don t care Don t care CP1 [2] CP1 [1] CP1 [0] 0x02 Ref/Pres CALTM [3] CALTM [2] CALTM CALTM [1] [1] PRE [1] PRE [0] R [13] R [12] R [11] R [10] R [9] R [8] R [7] R [6] R [5] R [4] R [3] R [2] R [1] R [0] 0x03 Function Don t care Don t care LDCNT SEL FAST EN CPHiZ LD DIV[2] DIV[1] DIV[0] MTLD OUTLV [2] OUTLV [1] OUTLV [0] Don t care Don t care VCOI FAST [3] FAST [2] FAST [1] FAST [0] 0x04 Software Reset Don t care 0x

22 レジスタ書き込み注意点 1PDN1 pin = H かつ LDO 出力 (VREF1 pin) 立ち上がり後 レジスタへのアクセスが可能になります 2<Address0x02> <Address0x03> は <Address0x01> 書き込み時に 各回路へ反映されます 3<Address0x04> は単独で書き込み可能です 2PDN1 pin 解除後のレジスタ値は初期値が不定です 確定させるためには全アドレスへの書込みが必要です レジスタ書き込み設定例 ( 例 1) 電源立ち上げ時 1 PDN1 pin = L, PDN2 pin = L 2 AVDD, PVDD, CPVDD 立上げ注 ) 各電源は同時に立ち上げてください 3 PDN1 pin = H, PDN2 pin = L VBG/LDO パワーオン 4 (<Address0x01>, <Address0x02>, <Address0x03>,) <Address0x04> 書き込み 5 PDN1 pin = H, PDN2 pin = H 全回路パワーオン 6 (<Address0x02>, <Address0x03> 書き込み ) 7 <Address0x01> 書き込み ( 例 2) 周波数を変更する場合 1 <Address0x01> プログラマブル分周器 (A カウンタ B カウンタ ) の設定 ( 例 3) チャージポンプ電流を変更する場合 (2 ワード書き込みが必要 ) 1 <Address0x02> チャージポンプの電流設定 2 <Address0x01> プログラマブル分周器 (A カウンタ B カウンタ ) の設定 ( 例 4) リファレンス分周数を変更する場合 (2 ワード書き込みが必要 ) 1 <Address0x03> プリスケーラの分周数 リファレンス分周器の設定 2 <Address0x01> プログラマブル分周器 (A カウンタ B カウンタ ) の設定

23 <Address0x01 : N Counter> D[18:6] D[5:0] B[12:0]:B(Programmable) カウンタの分周設定 B(Programmable) カウンタの分周設定を行います 設定範囲は次の表に従います B[12:0] Programmableカウンタ分周数 備考 0 - 設定禁止 1 - 設定禁止 2 - 設定禁止 3 3 : : A[5:0]:A(Swallow) カウンタの分周設定 A(Swallow) カウンタの分周設定を行います 設定範囲は次の表に従います A[5:0] Swallowカウンタ分周数 備考 : : A[5:0] bits, B[12:0] bits は 次の条件を満たす事が必要です B[12:0] bits 3, B[12:0] bits A[5:0] bits また A[5:0] bits, B[12:0] bits と分周数の関係は 14. 周波数設定 をご参照ください N 分周値 = P B + A となります P : プリスケール値 ( 8 or 16 or 32 or 64 ) *VCO キャリブレーションと高速引き込みモードが完了するまで 周波数の再設定 (Address 0x01 の再書き込み ) は禁止です VCO キャリブレーションの詳細は 16. VCO 章 高速引き込みモードの詳細は 15. 高速引き込みモード 章をご参照ください <Address0x02 : C/P> D[8:6] D[2:0] CP2[2:0] : 高速引き込みモード時のチャージポンプ電流値設定 CP1[2:0] : 通常状態のチャージポンプ電流値設定 AK1573 はチャージポンプ電流の設定値を CP1, CP2 として 2 種類設定できます CP1 は通常状態のチャージポンプ電流設定値となります CP2 は高速引き込みモード時に反映されます チャージポンプ電流は下記数式で決定されます チャージポンプ電流 [μa]=icp_min [μa] {(CP1[2:0] or CP2[2:0] bits 設定値 ) + 1} Icp_min [μa] = 9450 / BIAS pin 接続抵抗 [kω]

24 チャージポンプ電流設定値 unit:μa BIAS CP1[2:0], CP2[2:0] 33kΩ 27kΩ 22kΩ <Address0x03 : Ref/Pres> D[19:16] CALTM[3:0] : VCO キャリブレーション精度設定 VCO の自走周波数のキャリブレーションの精度を設定します CALTM[3:0] bits の値を大きくすると キャリブレーションの精度は向上しますが キャリブレーション時間は長くなります 0 から 10 の範囲で以下の式に従った整数値を設定してください 11 以上は設定禁止です 詳細は 16. VCO をご参照ください CALTM[3:0] bits 10 log(b[12:0] bits) / log(2) キャリブレーション時間はおおよそ次の値となります キャリブレーション時間 = 1 / F PFD 11 2 ^ CALTM[3:0] bits D[15:14] PRE[1:0] : プリスケーラ分周設定 00: P=8 01: P=16 10: P=32 11: P=64 最大プリスケーラ出力周波数は 300MHz です RF 入力周波数 / P 300MHz となるように P 値を設定してください

25 D[13:0] R[13:0] : 14bit Reference Counter R カウンタの分周設定を行います 設定範囲は次の表に従います R[13:0] Divide Ratio 0 設定禁止 注 ) 最大 PFD 周波数は104MHzです <Address0x04 : Function> D[17] LDCNTSEL : Lock Detect Precision デジタルロック検出モード時の判定回数を設定します 詳細は 13. ロック検出 をご参照ください ロック検出回数 0: 15 1: 31 アンロック検出回数 0: 3 1: 7 D[16] D[15] D[14] FASTEN : 高速引き込みモード設定高速引き込みモードの有効 / 無効設定を行います 0: 高速引き込みモード無効 1: 高速引き込みモード有効高速引き込みモードの詳細は 15. 高速引き込みモード をご参照ください CPHIZ : チャージポンプ出力 TRI-STATE 設定チャージポンプ出力を Tri-State に設定します 0: 通常出力 1: Tri-State LD : ロック検出機能切替え設定 LD pin( ロック検出 pin) の機能を設定します 詳細は 11. ロック検出 をご参照ください 0: デジタルロックディテクトモード 1: アナログロックディテクトモード

26 D[13:11] DIV[2:0] : VCO 出力分周器動作設定 VCO 発振出力と VCO 出力分周器出力を選択します 0: VCO 出力を選択します 1: 2 分周期出力を選択します 2: 4 分周期出力を選択します 3: 8 分周期出力を選択します 4: 16 分周期出力を選択します 5: 32 分周期出力を選択します 6: 64 分周期出力を選択します 7: 設定禁止 D[10] D[9:7] MTLD : UNLOCK 時 Local power 設定アンロック時の Local power を抑える機能を設定します 0: アンロック時にもオープンコレクタ電流を変えない 1: アンロック時にオープンコレクタ電流を最小設定にし Local power を抑えます LD bit = 1 の時には MTLD bit = 0 にしてください OUTLV[2:0] : オープンコレクタ出力電流設定差動オープンコレクタ出力のバイアス電流値を設定します オープンコレクタ出力バイアス電流設定値 OUTLV[2:0] バイアス電流値 (ma) D[4] VCOI : VCO コア電流の設定 VCO コア電流を設定します 0: 低消費電流モード 1: 通常

27 D[3:0] FAST[3:0] : FAST カウンタ時間設定 高速引き込みモードの有効時間を設定します FAST カウンタ設定値 =3 + FAST[3:0] bits 4 タイマー時間の詳細は 15. 高速引き込みモード をご参照ください TIMER[3:0] タイマーカウント値 <Address0x05 : Software Reset> <Address0x05> を書込むと レジスタおよびキャリブレーション結果を除くすべての内部フリップフロップが初期化されます レジスタおよびキャリブレーション結果を除くフリップフロップは PDN1 pin = H, PDN2 pin = L 状態において初期化されます PDN1 / PDN2 pins を同時に立ち上げたり PDN2 pin = H 固定で使用したりする場合には 内部フリップフロップは初期化されません この場合には Software Reset を用いて初期化する必要があります

28 13. 機能説明 ロック検出 ロックディテクトは < Address0x04 > の LD bit により出力の方法が選択されます LD bit = 1 にした場合は Phase Frequency Detector より位相比較の結果がそのまま出力されます ( 本 LSI ではこれをアナログロック検出と呼びます ) LD bit = 0 に設定した場合は内部ロジックに従い ロックディテクト信号が出力されます ( 本 LSI ではこれをデジタルロック検出と呼びます ) デジタルロック検出の方法は以下の通りです 周波数設定をした際 LD pin はアンロック状態 (= L ) となります デジタルロック検出は位相誤差が =REFIN 周期以下の状態が続けて N 回検出されると LD pin = H となります アンロックは LD pin = H の状態から位相誤差 T 以上が N 回続けて検出されると LD pin = L となります 判定回数 N は < Address0x04> の LDCNTSEL bits で設定できます LDP 設定値とカウント回数 N アンロック ロック 0: カウント回数 15 回 1: カウント回数 31 回ロック アンロック 0: カウント回数 3 回 1: カウント回数 7 回 ロックディテクト信号は以下に従います リファレンスクロック 位相比較周波数信号 発振周波数の分周クロック T/2 Phase detector の出力波形 LD pin 出力 サンプルできないので無視される 有効 無視 無視 有効 無視 N 回のサンプル無視 (T/2 以下 ) を検出で LD pin = H になる R counter = 1 の場合 リファレンスクロック 位相比較周波数信号 発振周波数の分周クロック T Phase detector の出力波形 LD pin 出力 サンプルできないので無視される 有効 サンプルできないので無視される 有効 無視 N 回のサンプル無視 (T 以下 ) を検出で LD pin = H になる R counter > 1 の場合 Figure 26.Digital Lock Detect Operations

29 アンロック ロック Unlock(LD pin= L ) Flag=0 Phase Error < T No Yes Flag=Flag+1 No Flag>N Yes Lock(LD pin= H ) ロック アンロック Lock(LD pin= H ) Address2 write Flag=0 Phase Error > T No Yes Flag=Flag+1 No Flag>N Yes Unlock(LD pin= L )

30 13.2. 周波数設定 < シンセサイザの設定 > AK1573 では 次に示す計算式で周波数を設定します 設定周波数 = PFD 比較周波数 (P B + A) P : プリスケーラ設定値 (Address0x02:Pre[1:0] bits 参照 ) B :B (Programmable) カウンタ設定値 (Address0x01:B[12:0] bits 参照 ) A :A (Swallow) カウンタ設定値 (Address0x01:A[5:0] bits 参照 ) 設定値計算例 PFD 比較周波数 =200kHz で 設定周波数 =2100MHz を実現する場合 AK1573 を下記のように設定してください [AK1573 設定 ] P=8 (Address0x02:Pre[1:0] bits = 0) B=1312 (Address0x01:B[12:0] bits = 1312) A=4 (Address0x01:A[5:0] bits = 4) 設定周波数 = 200k ( ) = 2100MHz ( 注意 ) 連続分周数下限について AK1573 では 分周数を連続で変更できる下限値が決められています 分周数を連続で変更できる B カウンタ設定値はプリスケーラ分周設定に依存し 次式で算出される範囲となります B P-1 次に示す連続分周数下限以下の設定は 連続設定できません *P=8 (8/9 分周 ) 設定の場合 P B[12:0] A[5:0] 分周数 分周は設定できません 連続分周数下限 56 分周以上は連続設定が可能です : : : : : : : :

31 *P=16 (16/17 分周 ) 設定の場合 P B A 分周数 分周は設定できません 連続分周数下限 240 分周以上は連続設定が可能です : : : : : : : : *P=32 (32/33 分周 ) 設定の場合 P B A 分周数 分周は設定できません 連続分周数下限 992 分周以上は連続設定が可能です : : : : : : : : *P=64 (64/65 分周 ) 設定の場合 P B A 分周数 分周は設定できません 連続分周数下限 4032 分周以上は連続設定が可能です : : : : : : : :

32 13.3. 高速引込みモード AK1573 では <Address0x04> の FASTEN bit = 1 に設定することで 高速引き込みモードが有効になります 高速引き込みモード動作 FASTEN bit = 1 設定時に A カウンタ B カウンタの設定 (<Address0x01> 書き込み ) を行うと キャリブレーション実施後 高速引き込みモードとなります 高速引き込みモードは <Address0x04> の FAST[3:0] bits で設定されたタイマー区間だけ有効になり チャージポンプ電流が CP2[2:0] bits 設定になります タイマー区間終了後は CP1[2:0] bits 設定に戻ります キャリブレーションについては 16.VCO をご参照ください タイマー区間 動作モード 通常状態キャリブレーション高速引き込み状態通常状態 チャージポンプ電流設定 CP1[2:0] bits 設定 Hi-Z CP2[2:0] bits 設定 CP1[2:0] bits 設定 周波数切り替え <Address0x01> 書き込み Figure 27. 高速引き込みモードタイミングチャート タイマー時間 < Address0x04> の FAST[3:0] bits で設定します 時間計算は次の数式に従います PFD 比較周波数周期 (3 + 4 FAST[3:0] bits 設定 )

33 13.4. VCO キャリブレーション AK1573 の VCO は 低位相雑音と低感度 (KVCO) および広い発振周波数範囲を実現するために 複数のバンドに分割されており 周波数設定時に最適なバンドを選択するキャリブレーションを実施します キャリブレーションは <Address0x01> のデータ書き込み時の LE 信号の立ち上がりをトリガーとして開始されます キャリブレーション時にはコントロール電圧は IC 内部で遮断され 内部の基準電圧に接続されます また キャリブレーション中 チャージポンプ出力は Tri-State となります キャリブレーションを正しく実行するためには内部バイアスが安定している必要があります このため <Address0x01> 書き込みは LDO 出力 (VREF1 pin) 安定後 PDN2 pin の立ち上がりから <Address0x01> 書き込みまで 10μs 以上待つ必要があります (SCAP pin 接続コンデンサが 100pF の場合 ) キャリブレーション時間は CALTM[3:0] bits により設定可能で 下記の計算式に従って 0 から 10 の範囲で設定できます 11 以上は設定禁止です キャリブレーション時間 1 / PFD 比較周波数 11 2 ^ CALTM[3:0] bits CALTM[3:0] bits を大きくすると キャリブレーションの精度は上がりますが キャリブレーションに要する時間は長くなります 十分なキャリブレーション精度を実現するため CALTM[3:0] bits は下記の計算式で算出される値に設定してください CALTM[3:0] bits 10 - log(b[12:0] bits) / log(2) また VCO キャリブレーションと高速引き込みモードが完了するまで 周波数の再設定は禁止です 低消費電流モード <Address0x04> の VCOI bit = 0 に設定すると低消費電流モードとなり VCO コア電流が減少します 通常モードと比較して低消費電流モードでは 位相雑音特性は劣化しますが 消費電流が削減できます

34 14. パワーアップシーケンス 1. 推奨立上げシーケンス PVDD AVDD CPVDD PDN1 レジスタ書込み可能 内部 LDO OFF ON 10μs 10ms レジスタ書込み <0x04> <0x03> <0x02> <0x01> <0x01> PDN2 Synth /VCO PDN Unstable Active Figure 28-1 Power-up sequence 2. PDN1 / PDN2 pins 同時立上げ時 PVDD AVDD CPVDD PDN1 レジスタ書込み可能 内部 LDO OFF ON 10ms レジスタ書込み <0x05> <0x04> <0x03> <0x02> <0x01> PDN2 Synthe VCO PDN Un-stable Active Figure 28-2 Power-up sequence * 電源立ち上げ後のレジスタは初期値が不定です 確定させるためには 全アドレスへの書き込みが必要です * PDN1 pin の立ち上がりから LDO pin の立ち上がりまで約 10ms かかります * PDN1 / PDN2 pin を同時に立ち上げた場合は 内部シーケンス回路の初期値が不定となりレジスタ値を確定するまでデバイスの動作は不定となります

35 15. 外部接続回路例 Figure 29 Typical Evaluation Board Schematic Table 1. Ref. Value Ref. Value Ref. Value Ref. Value C1 Loop Filter C7 100pF C13 100pF R3 Loop Filter C2 Loop Filter C8 100pF C14 100pF R1 27kΩ C3 Loop Filter C9 100pF C15 10nF R5 100Ω C4 470nF C10 100pF L1 2.2uH R6 100Ω C5 100pF C11 10nF L2 2.2uH R7 51Ω C6 10nF C12 220nF R2 Loop Filter R8 51Ω * パッケージ裏面中央の露出パッド (Exposed Pad) は グラウンドへの接続を推奨いたします * TEST1 / TEST2 pinsはオープンでも電気的特性に影響はありませんが グラウンドへの接続を推奨い たします * RFOUT_P / RFOUT_N pins は Load を介して 電源電圧 VDD の供給が必要です この時の電源電圧は IC に供給する VDD と同電位にしてください * RFOUT pin をシングル出力で使用する場合 使用しないポートは 100pF の後 50Ω で終端してくださ い

36 16. アプリケーションノート 差動シングル変換出力 AK1573 は差動出力です 外部接続回路例はシングル取出しですが 疑似バランを利用し差動 - シングル変換を行って出力を取出すことも可能です 同じ消費電流でも より大きなパワーを取出すことが可能です ただし疑似バランは周波数依存があるため 取出したい周波数ごとに接続する値を調整する必要があります 弊社評価ボードを使用した場合の参考値を以下に示します VDD AK1573 R10 C21 RFOUT_N L11 C22 Signal Output RFOUT_P R11 C20 L10 L12 VDD Figure 30 Lumped Element Balun Circuit Frequency Range [MHz] C20 [pf] C21 [pf] C22 [pf] L10 [nh] L11 [nh] L12 [nh] R10 [Ω] R11 [Ω] 2150 to to to to to to to to to to to to to to to to

37 17. インターフェース回路 Pin R0 Pin 名称 I/O 番号 (Ω) 9 PDN1 I PDN2 I CLK I DATA I LE I 300 Cur ( A) デジタル入力 pin 機能 R0 7 TEST1 I 300 デジタル入力 pin Pull-Down 8 TEST2 I 300 R0 100k 21 LD O デジタル出力 pin 3 VCNT I 100 アナログ入力 pin 16 REFIN I 300 R0-37 -

38 Pin R0 Cur Pin 名称 I/O 番号 (Ω) ( A) 1 BIAS IO 300 アナログ入出力 pin 2 VREF2 IO SCAP IO VREF1 IO 300 機能 R0 23 CP O アナログ出力 pin 11 RFOUT_P O RF オープンコレクタ出力 pin 12 RFOUT_N O

39 18. パッケージ 外形寸法図 Figure 31 外形寸法図 注 ) パッケージ裏面中央の露出パッド (Exposed Pad) は グラウンドへの接続を推奨いたします

40 18.2. マーキング a. 形状 : QFN b. Pin 数 : 24-pin c. 1 pin 表示 : 丸印 d. 品番 : XXXX (4 桁または 5 桁 ) AK1573 : 1573 AK1573B : 1573B AK1573C : 1573C e. 日付コード : YWWL (4 桁 ) Y : 西暦年下 1 桁 (2015 年 -> 5, 2016 年 -> 6 ) WW : 週 L : 製品毎に同一週ウェハー LOTの区別 (A, B, C ) LOT 毎にAから付番 XXXX(d) YWWL(e) (c)

41 19. 改訂履歴 Date (Y/M/D) Revision Reason Page Contents 15/08/03 00 初版

42 重要な注意事項 0. 本書に記載された弊社製品 ( 以下 本製品 といいます ) および 本製品の仕様につきましては 本製品改善のために予告なく変更することがあります 従いまして ご使用を検討の際には 本書に掲載した情報が最新のものであることを弊社営業担当 あるいは弊社特約店営業担当にご確認ください 1. 本書に記載された情報は 本製品の動作例 応用例を説明するものであり その使用に際して弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません お客様の機器設計において当該情報を使用される場合は お客様の責任において行って頂くとともに 当該情報の使用に起因してお客様または第三者に生じた損害に対し 弊社はその責任を負うものではありません 2. 本製品は 医療機器 航空宇宙用機器 輸送機器 交通信号機器 燃焼機器 原子力制御用機器 各種安全装置など その装置 機器の故障や動作不良が 直接または間接を問わず 生命 身体 財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用されることを意図しておらず 保証もされていません そのため 別途弊社より書面で許諾された場合を除き これらの用途に本製品を使用しないでください 万が一 これらの用途に本製品を使用された場合 弊社は 当該使用から生ずる損害等の責任を一切負うものではありません 3. 弊社は品質 信頼性の向上に努めておりますが 電子製品は一般に誤作動または故障する場合があります 本製品をご使用頂く場合は 本製品の誤作動や故障により 生命 身体 財産等が侵害されることのないよう お客様の責任において 本製品を搭載されるお客様の製品に必要な安全設計を行うことをお願いします 4. 本製品および本書記載の技術情報を 大量破壊兵器の開発等の目的 軍事利用の目的 あるいはその他軍事用途の目的で使用しないでください 本製品および本書記載の技術情報を輸出または非居住者に提供する場合は 外国為替及び外国貿易法 その他の適用ある輸出関連法令を遵守し 必要な手続を行ってください 本製品および本書記載の技術情報を国内外の法令および規則により製造 使用 販売を禁止されている機器 システムに使用しないでください 5. 本製品の環境適合性等の詳細につきましては 製品個別に必ず弊社営業担当までお問合せください 本製品のご使用に際しては 特定の物質の含有 使用を規制する RoHS 指令等 適用される環境関連法令を十分調査のうえ かかる法令に適合するようにご使用ください お客様がかかる法令を遵守しないことにより生じた損害に関して 弊社は一切の責任を負いかねます 6. お客様の転売等によりこの注意事項に反して本製品が使用され その使用から損害等が生じた場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください 7. 本書の全部または一部を 弊社の事前の書面による承諾なしに 転載または複製することを禁じます