PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

Transcription

1 The World Leader in High Performance Signal Processing Solutions PLL アン ドゥ トロア ( その 1) PLL( 位相ロック ループ ) 回路の基本と各部動作 アナログ デバイセズ株式会社石井聡

2 PLL アン ドゥ トロア 3 部作の構成 1. PLL( 位相ロック ループ ) 回路の基本と各部動作 2. 設計ツール ADIsimPLL(ADIsimCLK) を用いた PLL 回路構成方法 3. PLL( 位相ロック ループ ) 回路でのトラブルとその解決技法 2

3 ーその 1 ー Agenda 1. PLLの使われ方 2. PLLの基本構成 3. VCOとN 分周カウンタ 4. PFD( 位相比較器 ) とチャージ ポンプ 5. 応答特性を決定づけるLoop Filter 6. PLLの周波数構成 : インテジャー Nと フラクショナルN 3

4 1. PLL の使われ方 4

5 PLL の使われ方 : 無線通信 基準発振源 PLL IC は周波数変換の信号源 ミキサ ミキサ 5

6 PLL の使われ方 :AD/DA コンバータのクロック 基準発振源 PLL IC はクロック生成源 ADC 変換クロック ADC 6

7 バックプレーン PLL の使われ方 : 光ネットワークのラインカード 基準周波数 ラインカード フレーマ /FEC シリアライザ クロック生成同期 周波数変換 クロック分配 光モジュール以降 SONET/SDH/PDH 網 フレーマ /FEC デシリアライザ CDR PLL IC はビットタイミング生成源 7

8 PLL の使われ方 : ジッタのクリーニング REFin 参照周波数 ( ジッタが多い つまり周波数が安定していない ) ADF 4001 ループフィルタ VCXO RFout ジッタがクリーニングされたクロック信号 ジッタにより SSB ノイズが増大 PLL IC はジッタクリーナ 高安定な XTAL ベースの発振器 ( 周波数が微調整できる ) ジッタ低減による SSB ノイズの低下 f f ジッタの多いクロック信号ジッタ クリーニングしたクロック信号 8

9 2. PLL の基本構成 9

10 PLL の一番基本的な考え方 PLL Phase Locked Loop 位相ロックループ OP アンプはフィードバック ( 帰還回路 ) で出力電圧を 入力電圧で制御 する PLL もフィードバック ( 帰還回路 ) で出力周波数を 入力周波数で制御 する 帰還システム とみれば同じシステム 10

11 実際の PLL IC の構成 (ADF4116/7/8) 11

12 PLL(Phase Locked Loop) の基本的な構成 REFin 参照周波数 PFD CP LF VCO RFout 1/N 12 PLL は基本的に以下の 5 要素 1. VCO : Voltage Controlled Oscillator ( 電圧制御発振器 ) 2. N Divider ( プログラマブル分周器 ) 3. PFD : Phase Frequency Detector ( 位相比較器 ) 4. CP : Charge Pump ( チャージ ポンプ ) 5. LF : Loop Filter ( ループ フィルタ ) 一般的な PLL IC の構成範囲

13 3. VCO と N 分周カウンタ 13

14 高周波信号を発生させる VCO( 電圧制御発振器 ) REFin 参照周波数 PFD CP LF VCO RFout 1/N PLLは基本的に以下の5 要素 1. VCO : Voltage Controlled Oscillator ( 電圧制御発振器 ) 2. N Divider ( プログラマブル分周器 ) 3. PFD : Phase Frequency Detector ( 位相比較器 ) 4. CP : Charge Pump ( チャージ ポンプ ) 5. LF : Loop Filter ( ループ フィルタ ) 14

15 高周波信号を発生させる VCO( 電圧制御発振器 ) VCO 制御電圧 V tune 電圧量 VCO K V [Hz/V] 発振周波数 f 周波数量 f VCO 感度 K V [Hz/V] V tune 電圧で出力周波数を制御 入出力特性が直線に近い方が PLL 設計が容易 伝達関数として K V Hz/V( 周波数 / 電圧 ) が得られれる 15

16 周波数を N(=PB+A) だけ分周する N 分周器 REFin 参照周波数 PFD CP LF VCO RFout 1/N PLLは基本的に以下の5 要素 1. VCO : Voltage Controlled Oscillator ( 電圧制御発振器 ) 2. N Divider ( プログラマブル分周器 ) 3. PFD : Phase Frequency Detector ( 位相比較器 ) 4. CP : Charge Pump ( チャージ ポンプ ) 5. LF : Loop Filter ( ループ フィルタ ) 16

17 周波数を N(=PB+A) だけ分周する N 分周器 f IN 周波数量 1/N ( 無単位 ) f OUT 周波数量 プリスケーラ P A カウンタ B カウンタ 17 パルス スワロー分周器と呼ばれる構成 N=PB + A F OUT = Fin (PB + A) ただし B > A 伝達関数として1/N( 分周比 無単位 ) が得られる

18 4. PFD( 位相比較器 ) とチャージ ポンプ 18

19 PFD(Phase Frequency Detector; 位相比較器 ) とチャージ ポンプ REFin 参照周波数 PFD CP LF VCO RFout 1/N PLLは基本的に以下の5 要素 1. VCO : Voltage Controlled Oscillator ( 電圧制御発振器 ) 2. N Divider ( プログラマブル分周器 ) 3. PFD : Phase Frequency Detector ( 位相比較器 ) 4. CP : Charge Pump ( チャージ ポンプ ) 5. LF : Loop Filter ( ループ フィルタ ) 19

20 位相を比較し 位相差に比例したパルスを出力 位相差量 ( 周波数差を積分したもの ) パルス幅に応じた電流 ( 電圧 ) 量 InA Δt InB 前段が PFD ( 位相比較器 ) OUT 後段がチャージ ポンプ PFD(Phase Frequency Detector) 位相比較器は 2 つの入力信号の位相を比較し差分を出力チャージ ポンプ PFD の位相差に比例した電圧 ( または電流 ) を出力 (ADI 製品は電流出力 ) 20

21 PFD とチャージ ポンプの実際の構成 エッジトリガ F/F PFD( 位相比較器 ) パルス幅量 チャージ ポンプ +I out 電流源 REFin から 位相差量 ( 周波数差を積分したもの ) パルス幅に応じた電流量 VCO から エッジトリガ F/F パルス幅量 -I out 電流源 21

22 パルス平均量は位相差に比例する ( 位相差は周波数差の積分量 ) Δθ = 2π Δt fin InA +I CP /4mA Source 位相比較感度 K P (ma/rad) K P [ma/rad] OUT InB 0 ma Δθ 位相差量 ( 周波数差を積分したもの ) 前段が PFD ( 位相比較器 ) 後段がチャージ ポンプ -I CP /4mA Sink -2π 0 +2π rad パルス幅に応じた電流量 ( 位相差に比例 ) 22 伝達関数として K P ma/rad( 電流 / 位相 ) が得られる 位相差に比例 : 理論解析では 周波数差 でなく 位相差 に着目する

23 5. 応答特性を決定づける Loop Filter 23

24 閉帰還応答特性を決定づける Loop Filter REFin 参照周波数 PFD CP LF VCO RFout 1/N 24 PLL は基本的に以下の 5 要素 1. VCO : Voltage Controlled Oscillator ( 電圧制御発振器 ) 2. N Divider ( プログラマブル分周器 ) 3. PFD : Phase Frequency Detector ( 位相比較器 ) 4. CP : Charge Pump ( チャージ ポンプ ) 5. LF : Loop Filter ( ループ フィルタ ) チャージ ポンプからのパルスを平滑化して直流にするだけではない!

25 閉帰還応答特性を決定づける Loop Filter PFD 入力 この部分が LF に相当 25 チャージ ポンプ出力 チャージ ポンプ出力 ( デジタル パルス ) パルス幅に応じた電流 ( 平均値 ) 量 LF H(s)[V/mA] ( 基本はローパス フィルタの構造 ) 直流電圧量 VCO 制御電圧 ( アナログ信号 ) V tune 位相比較器パルス出力をVCO 制御電圧 V tune に変換基本的には位相特性が補償されたLPF 伝達関数として H(s) V/mA( 電圧 / 電流 ) が用いられる

26 閉帰還応答特性を決定づける Loop Filter( つづき ) この部分が LF に相当 ループ特性を決めるラグ リード フィルタ REF スプリアス低減のローパス フィルタ 伝達関数として得られる H(s) V/mA( 電圧 / 電流 ) は 周波数特性 ( 振幅と位相 ) がある 26

27 ご紹介程度 Loop Filter の周波数特性 ( 振幅 ) 低域では利得が大きい ( 直流では無限大 ) ループ特性を決めるラグ リード フィルタ この辺の理論的な話は別途 理論編 にて説明 REF スプリアス低減のローパス フィルタ出力 27

28 ご紹介程度 Loop Filter の周波数特性 ( 位相 ) ループ特性を決めるラグ リード フィルタ 低域で位相が 90 ( 電流が積分される ) 帰還の安定性 ( 位相余裕 ) をこのあたりで決める この辺の理論的な話は別途 理論編 にて説明 REF スプリアス低減のローパス フィルタ出力 28

29 6. PLL の周波数構成インテジャー N とフラクショナル N 29

30 PLL の周波数関係 ( インテジャー N 型 ) たとえば R = 2000 R = 2000 より PFD = 10kHz VCO 制御電圧 PFD CP LF VCO RFout 1/R REFin N = PB + A PFD=REFin/R 位相比較器チャージポンプ PLL IC 内部 たとえば REFin = 20MHz 1/N N = BP + A たとえば P = 12, B = 2000, A = 328 とすると N = ループフィルタ RC 回路 MHz N = N = PFD = 10kHz MHz MHz N = RFout = REFin/R N = REFin/R (PB + A) RFout=PFD (BP + A) PFD = 10kHz MHz N = 24328

31 インテジャー N のパルス スワロー カウンタの動作 ただし B > A P+1 分周 P+1 分周 P+1 分周 P 分周 P 分周 1, 2,, A A カウンタ カウント値 1, 2,, B Bカウンタカウント値 A (P+1) (B A) P A/B カウンタの前段に高速分周カウンタを用意する A カウンタと B カウンタは高速動作できない N = AP+A + BP AP = BP + A 31

32 PLL の周波数関係 ( フラクショナル 端数の N 型 ) たとえば R = 4 R = 4 より PFD = 5MHz VCO 制御電圧 PFD CP LF VCO RFout 1/R REFin たとえば REFin = 20MHz 位相比較器チャージポンプ PLL IC 内部 1/N 1/N, 1/(N+1) フラクショナル分周器 ループフィルタ RC 回路 235 MHz N = 47 N = /500 PFD = 5MHz MHz 245 MHz N = 49 N = INT + FRAC/MOD INT, FRAC, MODを設定 PFD=REFin/R RFout = PFD (INT + FRAC/MOD) MHz N = 48 PFD = 5MHz ここを生成可能

33 フラクショナル ( 端数の )N 型 PLL シンセサイザの動作 PFDfreq PFD CP LF VCO RFout PLL IC 内部 1/N, 1/(N+1) フラクショナル分周器 この中で ΣΔ でさらにシャッフルされる N = 48 とすれば N = 49 になる 1/N, 1/(N+1) INT, FRAC, MOD を設定 N 分周 N 分周 N 分周 N+1 分周 N+1 分周 PWM N 分周を (MOD FRAC ) 回 N+1 分周を FRAC 回 1 シーケンスは MOD 回の分周動作つまり これで 1 周期とも考えられる ( この揺らぎがノイズの原因になる ) 33

34 フラクショナル N 分周器の動作 この中で ΣΔ でさらにシャッフルされる N = 48 とする RF N 分周 N 分周 N 分周 N+1 分周 N+1 分周 PFD = 5MHz とする FRAC = 328 とする 27dB 改善 MOD = 500 とする N (MOD FRAC) + (N + 1) FRAC DIV = MOD = N + FRAC/MOD = /500 PFD = 5MHzでRFout = MHzが得られる 位相ノイズ = ノイズ フロア + 10log f PFD + 20log Nから INT-N PFD = 10k & N = dB FRAC-N PFD = 5M & N = dB でノイズ フロアが上昇 (FRAC-Nの方が小さい) 位相ノイズ量が低減比較周波数が高く設定可能ループ帯域幅はRF 周波数ステップに依存しない ( 広く取れる ) ループ帯域を > f STEP /10 にできる f 34

35 フラクショナル N よりインテジャー N 型が良好なケース 非常に低いスプリアス レベルが要求される場合 フラクショナル N 型特有のスプリアス ノイズが出てくる 周波数固定で位相雑音が重要な場合 位相雑音性能 ( ノイズ フロア ) は ADF4106/7/8/ADF4150 が最高 (2013 年 12 月時点 ) 多チャネル用途では 位相 (SSB) ノイズ特性はフラクショナル N の方が比較的良好 ( フラクショナル N にはノイズ シェーピング機能もある ) 大切な公式 位相 (SSB) ノイズ = ノイズ フロア + 10log f PFD + 20log N 35 位相雑音性能データシートに記載

36 まとめ PLL はフィードバック ( 帰還回路 ) で出力周波数を 入力周波数で制御 する PLL の各ブロック要素を説明した インテジャー N 型 PLL とフラクショナル N 型 PLL がある それぞれの周波数設定の考え方を示した 36

37