PowerPlay Early Power Estimator User Guide

PowerPlay Early Power Estimator User Guide 101 Innovation Drive San Jose, CA 95134 www.altera.com UG-01070-4.0 Document last updated for Altera Complete Design Suite version: Document publication date: 11.0 May 2011 Subscribe

2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. PowerPlay Early Power Estimator User Guide May 2011 Altera Corporation

1. PowerPlay Early Power Estimator........................................................................... 1 1............................................................................. 1 2................................................................. 1 2 2. PowerPlay Early Power Estimator........................................................................... 2 1 PowerPlay Early Power Estimator........................................................................... 2 1..................................................................... 2 2 FPGA................................................ 2 2 PowerPlay Early Power Estimator............................................ 2 2.................................................................. 2 3................................................................ 2 3 FPGA................................................ 2 3.............................................................. 2 3 FPGA................................................ 2 5 3. PowerPlay Early Power Estimator Main....................................................................... 3 1 Input Parameter........................................................................ 3 2 Thermal Power......................................................................... 3 4 Power Supply Current................................................................... 3 6 Thermal Analysis....................................................................... 3 7................................................ 3 9.............................................................. 3 9 Logic..................................................................... 3 12 RAM...................................................................... 3 16 DSP...................................................................... 3 20 I/O....................................................................... 3 23 PLL....................................................................... 3 27 Clock..................................................................... 3 29 HSDI...................................................................... 3 31 XCVR..................................................................... 3 33 IP........................................................................ 3 37 Report.................................................................... 3 39............................ 3 39.................................................... 3 39.................................................................... 3 40................................................ 3 40 4. PowerPlay Early Power Estimator......................................................................... 4 1............................................................................... 4 2................................................................................... 4 3......................................................................... 4 4

iv............................................................................ Info 1............................................................ Info 1............................................................................ Info 2

1. PowerPlay Early Power Estimator このユーザーガイドでは Arria II Cyclone III Cyclone IV HardCopy III HardCopy IV Stratix III Stratix IV および Stratix V デバイス ファミリに 対 する PowerPlay Early Power Estimator (EPE) のサポートについて 説 明 します このユーザーガイドでは FPGA デザインの 任 意 のステージでこのツールを 使 用 する 方 法 についてステップごと の 指 示 を 提 供 します また 熱 解 析 および FPGA の 消 費 電 力 に 影 響 を 及 ぼす 要 因 につ いても 説 明 されています デバイス リソース 動 作 周 波 数 トグル レートおよ びその 他 のパラメータを 入 力 することで Microsoft Excel ベースの PowerPlay EPE スプ レッドシートまたは Quartus II ソフトウェアの PowerPlay Power Analyzer ツールを 使 用 して FPGA の 消 費 電 力 を 見 積 もることができます 1 アルテラは この 計 算 結 果 を 消 費 電 力 の 見 積 りにのみ 使 用 し 仕 様 ( 規 格 )として 使 用 しないことを 推 奨 しています 消 費 電 力 の 計 算 結 果 は デバイスの 実 際 のデザ インや 動 作 条 件 環 境 などにより 大 きく 影 響 されますので デバイス 動 作 中 の 実 際 の 消 費 電 力 を 確 認 することが 重 要 です f 利 用 可 能 なデバイス リソース サポートされる I/O 規 格 その 他 のデバイス 機 能 に ついて 詳 しくは 該 当 するデバイス ファミリ ハンドブックを 参 照 してください f MAXデバイスおよび 他 のAltera CPLD 用 のPowerPlay EPEのサポートについて 詳 しくは PowerPlay Early Power Estimator for Altera CPLDs User Guide を 参 照 してください デザインを 作 成 する 前 またはデザイン プロセス 中 に 消 費 電 力 の 見 積 りを 実 行 Quartus II ソフトウェアが 生 成 する PowerPlay EPE ファイルを 使 用 して デバイス リソースの 情 報 を Quartus II ソフトウェアから PowerPlay EPE スプレッドシートに インポート デザインの 暫 定 的 な 熱 解 析 を 実 行 表 1-1 に サポートされているデバイス ファミリおよびこのユーザーガイドに 記 載 されている PowerPlay EPE スプレッドシートのバージョンを 示 します Arria II GX Arria II GZ Cyclone III Cyclone III LS Cyclone IV HardCopy III HardCopy IV Stratix III Stratix IV Stratix V PowerPlay EPE 9.1 10.1 9.1 9.1 9.1 10.0

1 2 PowerPlay Early Power Estimator 1 ご 使 用 のEPEスプレッドシートはQuartus IIソフトウェアのバージョンに 対 応 しなけれ ばなりません 例 えば Quartus II ソフトウェア v9.1 で PowerPlay EPE ファイルを 生 成 する 場 合 バージョン 9.1 の EPE スプレッドシートを 使 用 する 必 要 があります PowerPlay EPE スプレッドシートにおけるパワー モデルには 暫 定 的 または 最 終 的 なものがあります 暫 定 的 なパワー モデルは 変 更 される 場 合 があります 暫 定 的 なパワー モデルは シミュレーション 結 果 プロセス データ およびその 他 の 既 知 のパラメータによって 作 成 されています 最 終 的 なパワー モデルは 実 際 のデ バイスに 対 する 相 関 に 基 づいて 作 成 されています パワー モデルが 最 終 的 なものに なったら パワー モデルへの 変 更 はそれ 以 上 行 われないと 考 えられます 表 1-2 に このユーザーガイドで 説 明 したサポートされているデバイス ファミリ のパワー モデルのステータスが 記 載 されています Arria II Cyclone III Cyclone III LS Cyclone IV HardCopy III HardCopy IV Stratix III Stratix IV Stratix V 表 1-3 アルテラの 各 デバイスのサポートされている 機 能 を 示 します Logic RAM DSP I/O PLL Clock HSIO XCVR IP Arria II v v v v v v v v v Cyclone III v v v v v v v Cyclone III LS v v v v v v v Cyclone IV E v v v v v v v Cyclone IV GX v v v v v v v v HardCopy III v v v v v v v v HardCopy IV v v v v v v v v v Stratix III v v v v v v v v Stratix IV v v v v v v v v v Stratix V v v v v v v v v v

2. PowerPlay Early Power Estimator PowerPlay EPE スプレッドシートには 以 下 のものが 必 要 です Quartus II ソフトウェアをサポートする Windows オペレーティング システム Microsoft Excel 2003 または Microsoft Excel 2007 Quartus II ソフトウェア バージョン 9.1 以 降 (インポート 用 ファイルを 生 成 する 場 合 ) f サポートされるオペレーティング システムについて 詳 しくは アルテラ ウェブ サイトでの オペレーティング システム サポート のページを 参 照 してくださ い PowerPlay Early Power Estimator アルテラ デバイス 用 の PowerPlay EPE スプレッドシートは アルテラ ウェブサイ トの PowerPlay Early Power Estimators (EPE) & 消 費 電 力 解 析 のページで 提 供 されています 契 約 条 件 を 読 んで I Agree をクリックすると Microsoft Excel ファイル (.xls または.xlsx) をダウンロードできます デフォルトでは Microsoft Excel 2003 および Microsoft Excel 2007 のマクロ セキュリ ティ レベルは High に 設 定 されます マクロ セキュリティ レベルが High に 設 定 されると マクロが 自 動 的 に 実 行 不 可 になります PowerPlay EPE スプレッドシート 内 の 機 能 を 正 確 に 動 作 させるには マクロをイネーブルしなければなりません Microsoft Excel 2003 のマクロ セキュリティ レベルを 変 更 するには 次 の 手 順 を 実 行 してください 1. Tools メニューの Options をクリックします 2. Security タブで Macro Security をクリックします 3. Security ダイアログ ボックスの Security Level タブで Medium を 選 択 します Ok をクリックします 4. Options ウィンドウの Ok をクリックします 5. PowerPlay EPE スプレッドシードを 一 度 閉 じてから 再 度 開 きます 6. マクロが 含 まれているスプレッドシートを 開 くたびに マクロを 実 行 するかどう かたずねるポップアップ ウィンドウが 表 示 されます Enable Macros をクリック します Microsoft Excel 2007 のマクロ セキュリティ レベルを 変 更 するには 次 の 手 順 を 実 行 してください 7..xlsx ファイルの 左 上 隅 にある Office ボタンをクリックします 8. メニューの 下 で Excel Options ボタンをクリックします

2 2 PowerPlay Early Power Estimator 9. 左 側 の Trust Center ボタンをクリックします そして Trust Center Settings ボタン をクリックします 10. Trust Center ダイアログ ボックスで Marco Settings ボタンをクリックします Disable all macros with notification をオフにします 11. PowerPlay EPE スプレッドシードを 一 度 閉 じてから 再 度 開 きます 12. Office リボンの 下 にセキュリティ 警 告 が 表 示 されます Options をクリックします 13. Microsoft Office Security Options ダイアログ ボックスで Enable this content をオ ンにします PowerPlay EPE スプレッドシートを 使 用 して デザイン サイクルの 任 意 時 点 での 消 費 電 力 を 見 積 ることができます デザインを 開 始 していない 場 合 またはデザイン が 完 了 していない 場 合 に PowerPlay EPE スプレッドシートを 使 用 して 消 費 電 力 を 見 積 ることができます 完 全 なデザインの 消 費 電 力 を 見 積 もるには PowerPlay EPE ス プレッドシートを 使 用 してもかまいませんが Quartus II ソフトウェアの PowerPlay Power Analyzer を 使 用 することが 推 奨 されています これは PowerPlay Power Analyzer が 正 確 な 配 線 および 各 種 の 動 作 モードをより 正 確 に 解 析 できるためです 表 2-1 に FPGA デザインを 開 始 する 前 に PowerPlay EPE スプレッドシートを 使 用 す る 場 合 の 利 点 と 欠 点 を 示 します FPGA FPGA デザインを 開 始 する 前 に PowerPlay EPE スプレッドシートで 消 費 電 力 を 見 積 る には 以 下 のステップを 実 行 します 1. PowerPlay EPE スプレッドシートの Main ワークシートで Family Device および Package のドロップダウン リストから ターゲットのファミリ デバイスおよ びパッケージを 選 択 します 2. PowerPlay EPE の 各 ワークシートに 値 を 入 力 します PowerPlay EPE スプレッドシー トのワークシートごとに クロックや PLL(Phase-Locked Loop)などの 異 なる 消 費 電 力 セクションが 表 示 されます 3. Total カラムに 消 費 電 力 の 見 積 りが 表 示 されます 消 費 電 力 情 報 を PowerPlay EPE スプレッドシートに 手 動 で 入 力 するか Quartus II ソフ トウェアで 生 成 される PowerPlay EPE ファイルを 読 み 込 むことができます PowerPlay EPE スプレッドシートの 現 在 の 値 をすべて 消 去 することもできます

PowerPlay Early Power Estimator 2 3 PowerPlay EPE スプレッドシートを 使 用 するには デバイス リソース 動 作 周 波 数 トグル レート その 他 のパラメータを 入 力 します 既 存 のデザインがない 場 合 デ ザインで 使 用 するデバイス リソース 数 を 見 積 って その 情 報 を PowerPlay EPE スプ レッドシートに 入 力 する 必 要 があります 詳 細 は 2 ページの FPGA デザイン 開 始 前 の 消 費 電 力 の 見 積 り を 参 照 してください Reset をクリックすると ユーザーが 入 力 した PowerPlay EPE スプレッドシートの 値 をすべてリセットできます 1 Reset 機 能 を 使 用 するには スプレッドシートのマクロを 有 効 にしなければなりませ ん スプレッドシートのマクロが 有 効 になっていない 場 合 ユーザーが 入 力 した 値 をすべて 手 動 でリセットする 必 要 があります PowerPlay EPE スプレッドシートの 適 切 なセクションに 値 を 手 動 で 入 力 できます 白 い 影 なしのセルは 入 力 セルであり 変 更 可 能 です 各 セクションには デザイン に 基 づいてモジュール 名 を 指 定 できるカラムがあります FPGA のデザインが 部 分 的 に 完 成 しているときに Quartus II ソフトウェアが 生 成 する PowerPlay EPE ファイル (<revision name>_early_pwr.csv) を PowerPlay EPE スプレッド シートにインポートすることができます <revision name>_early_pwr.csv からの 情 報 を PowerPlay EPE スプレッドシートにインポートした 後 最 終 的 なデザインのデバイ ス リソース 見 積 り 数 を 反 映 するようにスプレッドシートを 編 集 できます 表 2-2 に 部 分 的 に 完 成 している FPGA デザインに 対 して PowerPlay EPE スプレッ ドシートを 使 用 する 場 合 の 利 点 と 欠 点 を 示 します FPGA FPGA Quartus II PowerPlay Early Power Estimator FPGA のデザインが 部 分 的 に 完 成 している 場 合 に PowerPlay Early Power Estimator スプ レッドシートで 消 費 電 力 を 見 積 るには ファイルをインポートすることができます ファイルをインポートすることにより 情 報 を 手 動 で 入 力 する 場 合 に 費 やされる 時 間 と 労 力 が 節 約 されます インポートした 後 で 値 を 手 動 で 変 更 することもできます PowerPlay EPE ファイルを 生 成 するには 以 下 のステップを 実 行 します 1. 部 分 的 に 完 成 した FPGA デザインを Quartus II ソフトウェアでコンパイルします 2. Project メニューで Generate PowerPlay Early Power Estimator File をクリックして Quartus II ソフトウェアで <revision name>_early_pwr.csv を 生 成 します

2 4 PowerPlay Early Power Estimator PowerPlay EPE スプレッドシートにデータをインポートするには 以 下 のステップを 実 行 します 3. PowerPlay EPE スプレッドシートで Import Quartus II File をクリックします 4. Quartus II ソフトウェアで 生 成 された PowerPlay EPE ファイルに 移 動 し Open をク リックします ファイルには <revision name>_early_pwr.csv という 名 前 が 付 いてい ます 5. 確 認 ウィンドウで OK をクリックし 処 理 を 続 行 します 6. ファイルがインポートされたら OK をクリックします OK をクリックすると インポートの 完 了 を 確 認 することになります インポート 中 にエラーが 発 生 した 場 合.err ファイルに 詳 細 が 記 録 されます 1 PowerPlay EPE のスプレッドシート 内 の 情 報 を 変 更 する 前 に PowerPlay EPE ファイルを PowerPlay EPE スプレッドシートにインポートする 必 要 があり ます また ファイルをインポートした 後 すべての 情 報 を 確 認 する 必 要 があります Quartus II ソフトウェアからファイルをインポートすると Quartus II ソフトウェアで 指 定 された Main ワークシートのすべての 値 が 入 力 されます これらのパラメータに は 以 下 が 含 まれます Family Device Package Temperature grade Power characteristics Core voltage (V) Ambient (T A ) or junction (T J ) temperature ( C) Heat sink Airflow Custom θ SA or Custom θ JA Board thermal model Ambient or junction temperature Heat sink Airflow Custom θ SA or Custom θ JA Board thermal model はオプションのパラメータです パラメータについて 詳 しくは 1 ペー ジの Main ワークシート を 参 照 してください PowerPlay EPE スプレッドシートにインポートされたクロック 周 波 数 値 (f MAX ) は Quartus II ソフトウェアで 指 定 された f MAX 値 と 同 じです それぞれのデザイン 要 件 に 合 わせて PowerPlay EPE スプレッドシートの f MAX 値 とトグル パーセントを 手 動 で 編 集 できます

PowerPlay Early Power Estimator 2 5 デザインが 完 成 した 場 合 アルテラでは Quartus II ソフトウェアの PowerPlay Power Analyzer を 使 用 することが 推 奨 されています PowerPlay Power Analyzer で デバイス の 消 費 電 力 についての 最 も 正 確 な 見 積 りが 提 供 されます PowerPlay Power Analyzer で は 配 置 配 線 情 報 の 他 に シミュレーション ユーザー モード およびデフォル トのトグル レート アサインメントを 使 用 して 消 費 電 力 が 決 定 されます f 消 費 電 力 の 見 積 もり PowerPlay Power Analyzer の 使 用 方 法 および Quartus II ソフト ウェアによる PowerPlay EPE ファイルの 生 成 について 詳 しくは Quartus II ハンド ブック Volume 3 の PowerPlay Power Analysis の 章 を 参 照 してください

2 6 PowerPlay Early Power Estimator

3. PowerPlay Early Power Estimator この 章 では PowerPlay EPE スプレッドシートの 各 ワークシートに 関 する 情 報 を 提 供 します PowerPlay EPE スプレッドシートでは アーキテクチャ 機 能 に 基 づいて 各 ワークシートに 情 報 を 入 力 することができます また 各 アーキテクチャ 機 能 の 消 費 電 力 を 小 計 し 各 セクションにワット(W)で 表 示 することもできます 各 アーキテ クチャ 機 能 は 次 のワークシートに 記 載 されています 1 ページの Main ワークシート 12 ページの Logic ワークシート 16 ページの RAM ワークシート 20 ページの DSP ワークシート 23 ページの I/O ワークシート 27 ページの PLL ワークシート 29 ページの Clock ワークシート 31 ページの HSDI ワークシート 33 ページの XCVR ワークシート 37 ページの IP ワークシート 39 ページの Report ワークシート Main PowerPlay EPE スプレッドシートの Main ワークシートには デザインの 消 費 電 力 と 電 流 の 見 積 りが 要 約 されています Main ワークシートには 全 熱 消 費 電 力 熱 解 析 および 電 源 サイズ 情 報 が 表 示 されます 図 3-1 に PowerPlay EPE スプレッドシートの Main ワークシートを 示 します

3 2 PowerPlay Early Power Estimator PowerPlay EPE Main Thermal Analysis information Power Supply Sizing information Input Parameter information Thermal Power information 情 報 の 精 度 は 入 力 した 情 報 に 依 存 します また 消 費 電 力 は 入 力 したトグル レー トによって 大 きく 異 なる 場 合 もあります 次 の 項 では PowerPlay EPE スプレッド シートの Main ワークシート 内 の 各 セクションについて 説 明 します 必 要 なパラメータは ジャンクション 温 度 を 手 動 で 入 力 するか 自 動 的 に 計 算 するか によって 異 なります 表 3-1 に PowerPlay Early Power Estimator スプレッドシートの Input Paramerer セク ションで 入 力 する 必 要 がある 値 を 示 します( 図 3-1を 参 照 ) Family Device Package

PowerPlay Early Power Estimator 3 3 Temperature Grade Power Characteristic V CCL Voltage (V) Junction Temp, T J ( C) Ambient Temp, T A ( C) Heat Sink Typical Maximum Maximum Stratix III V CCL -4L 0.9 V 1.1 V V CCL 1.1 V V CCL User Entered T J 40 C 125 C Auto Computed T J Estimated Theta J A Custom Theta J A θ JA (None) (Custom) (15 mm Low Profile 23 mm Medium Profile 28 mm High Profile)Auto Computed T J Estimated Theta J A None θ SA Custom θ SA ( C/W) Custom Custom θ SA ( C/W) θ SA

3 4 PowerPlay Early Power Estimator Airflow Custom θ JA ( C/W) Custom θ SA ( C/W) Board Thermal Mode lfm linear-feet per minute m/s 1 100 lfm (0.5 m/s) 200 lfm (1.0 m/s) 400 lfm (2.0 m/s) Still Air Auto Computed T J Estimated Theta J A C/W Auto Computed T J Custom Theta J A 1 Auto Computed T J Custom Theta J A Auto Computed T J Estimated Theta J A Heat Sink Custom Custom θ SA None (Conservative) Typical Board JEDEC (2s2p) Auto Computed T J Estimated Theta J A None (Conservative) Typical Board JEDEC (2s2p) JESDEC51 9 JEDEC 2s2p 2 熱 消 費 電 力 とはデバイス 内 で 放 散 される 電 力 のことです 全 熱 消 費 電 力 は W 単 位 で 示 され デバイスで 使 用 されるすべてのリソースの 熱 消 費 電 力 を 合 計 したものです 全 熱 消 費 電 力 には 待 機 時 およびダイナミック 消 費 電 力 の 最 大 消 費 電 力 が 含 まれま す 1 全 熱 消 費 電 力 には I/O セクションの 熱 コンポーネントのみが 含 まれ 外 部 における リファレンス 電 圧 終 端 抵 抗 などの 熱 消 費 電 力 は 含 まれません

PowerPlay Early Power Estimator 3 5 図 3-2 に 全 熱 消 費 電 力 ( 単 位 W)とデバイスのスタティック 消 費 電 力 (P STATIC )を 示 します バージョン 11.0 以 降 の EPE スプレッドシートで P STATIC は I/O スタ ティック 消 費 電 力 を 含 むすべての 機 能 ブロックからのスタティック 消 費 電 力 が 含 ま れています 各 ワークシートの 熱 消 費 電 力 が 表 示 されます ワークシートの 熱 消 費 電 力 の 計 算 方 法 を 確 認 するには 選 択 されたワークシートを 表 示 するボタンをク リックします Main Thermal Power 表 3-2 に 図 3-2 に 示 す PowerPlay EPE スプレッドシート 内 の Thermal Power セク ションの 情 報 が 記 載 されています Logic RAM DSP I/O ALM (adaptive logic module) Logic RAM RAM DSP DSP I/O I/O I/O I/O

3 6 PowerPlay Early Power Estimator HSDI PLL Clock XCVR PCS and HIP P STATIC TOTAL I/O SERDES HSDI PLL phase-locked loops PLL Clock XCVR N/A (PCS) PCI Express (PCIe ) IP PCS and HIP N/A I/O I/O I/O I/O I/O P STATIC Power Supply Current Power Supply Current(A) セクションには すべての 電 源 から 引 き 出 される 電 流 の 見 積 りが 示 されます 図 3-3 に 電 源 電 流 の 推 定 値 の 例 を 示 します

PowerPlay Early Power Estimator 3 7 Main Power Supply Current 1 ICCIO 値 には I/O を 通 してオフチップ 終 端 抵 抗 に 流 れ 込 む 電 流 がすべて 含 まれていま す そのため ICCIO 値 は レポートされる I/O 熱 消 費 電 力 より 高 くなる 可 能 性 があ ります このオフチップ 電 流 はオフチップで 熱 として 放 散 され デバイス 温 度 計 算 では 考 慮 されないためです 1 場 合 によっては レポートされた 電 源 電 流 はユーザー モードの 電 流 要 件 より 大 き い 場 合 もあります これは 一 部 の 電 源 (デバイス ファミリに 応 じて)のパワー アップ 時 に 必 要 とされる 電 流 によるものです アルテラは Report ワークシートの Power Supply Current (A) セクションに 示 された 要 件 を 満 たすように 電 源 を 計 画 するこ とを 推 奨 しています ここで Min Current Requirement( 最 小 電 流 要 件 )(A) および User Mode Current Requirement(ユーザー モード 電 流 要 件 )(A) が 表 示 されます f 電 源 レールは デバイス ファミリによって 異 なります デバイスがサポートする 電 源 ピンおよび 推 奨 動 作 範 囲 について 詳 しくは 各 デバイス ハンドブックの デ バイス データシート の 章 を 参 照 してください 図 3-4 に Main ワークシートの Thermal Analysis セクションを 示 します このセク ションには ジャンクション 温 度 (T J ) ジャンクションから 周 囲 までの 総 熱 抵 抗 (θ JA ) および 最 大 許 容 周 囲 温 度 (T A ) の 値 が 含 まれています ユーザーガイドにリスト されていない 熱 パラメータ 値 の 詳 細 については Details ボタンをクリックしてくだ さい

3 8 PowerPlay Early Power Estimator PowerPlay EPE Thermal Analysis 表 3-3 に PowerPlay EPE スプレッドシートの Main ワークシート 内 の Thermal Analysis セクションの 情 報 が 表 示 されます Junction Temp, T J ( C) θ JA Junction-Ambient Maximum Allowed T A ( C) Details C/W 1 ジャンクション 温 度 を 直 接 入 力 するか または 提 供 される 情 報 に 基 づいてジャンク ション 温 度 を 自 動 的 に 計 算 することができます ジャンクション 温 度 を 入 力 するに は Input Parameters セクションで User Entered T J を 選 択 します ジャンクション 温 度 を 自 動 的 に 計 算 するには Input Parameters セクションで Auto Computed T J を 選 択 します ジャンクション 温 度 (T J )を 自 動 的 に 計 算 する 場 合 は デバイスの 周 囲 温 度 空 気 流 量 ヒート シンク ソリューション およびボードの 熱 モデルを 考 慮 して T J ( 単 位 C)を 決 定 します ジャンクション 温 度 は デバイス 条 件 と 熱 条 件 に 基 づいて 見 積 られる 動 作 時 ジャンクション 温 度 です デバイスは 熱 源 と 見 なすことができ ジャンクション 温 度 はデバイスでの 温 度 です デバイスの 温 度 は 計 測 箇 所 に 関 係 なく 一 定 であると 単 純 化 することができます 実 際 には 温 度 はデバイスの 各 部 で 異 なります 異 なる 経 路 を 通 じてデバイスから 電 力 が 放 散 する 可 能 性 があります システムの 熱 特 性 に 応 じて さまざまな 経 路 が 大 量 の 電 力 を 放 散 します デバイスにヒート シ ンクを 使 用 しているかどうかによって 電 力 の 放 散 経 路 の 重 要 性 が 異 なります

PowerPlay Early Power Estimator 3 9 ヒート シンクを 使 用 していない 場 合 電 力 は 主 にデバイスから 大 気 中 に 放 散 しま す これはジャンクションから 周 囲 までの 熱 抵 抗 と 呼 ぶことができます この 場 合 ジャンクションから 周 囲 までの 熱 抵 抗 経 路 には 重 要 なものが 2 つあります デバイスからケースを 通 過 して 大 気 中 に 放 散 する 経 路 デバイスからボードを 通 過 して 大 気 中 に 放 散 する 経 路 図 3-5 に ヒート シンクがない 場 合 の 熱 放 散 の 様 子 を 示 します Case JA Device Board Thermal Representation without Heat Sink PowerPlay EPE スプレッドシートで 使 用 するモデルでは 電 力 はケースとボードを 通 して 放 散 されます θ JA の 値 は ケースを 通 過 する 経 路 とボードを 通 過 する 経 路 を 考 慮 して 異 なる 空 気 流 量 オプションで 計 算 されています 図 3-6 に ヒート シンクがない 場 合 の PowerPlay EPE スプレッドシートの 熱 モデル を 示 します PowerPlay EPE T J Power (P) JA Heat Source T A 周 囲 温 度 は 変 化 しませんが ジャンクション 温 度 は 熱 特 性 によって 変 化 します そ のため ジャンクション 温 度 の 計 算 は 繰 り 返 し 行 われます 全 消 費 電 力 は 式 3 1 に 示 すように θ JA 周 囲 温 度 およびジャンクション 温 度 に 基 づいて 計 算 されます 3 1. = ----------------- θ ヒート シンクを 使 用 する 場 合 電 力 は 主 に デバイスからケース サーマル イ ンタフェース 材 料 およびヒート シンクを 通 して 放 散 されます また ボードを 通 過 する 経 路 もあります ボードを 通 過 する 経 路 は 大 気 への 経 路 に 比 べてほとんど 影 響 ありません

3 10 PowerPlay Early Power Estimator 図 3-7 に ヒート シンクがある 場 合 の 熱 放 散 図 を 示 します Heat Sink SA Thermal interface material CS Case JC Device Board JA BOTTOM Thermal Representation with Heat Sink PowerPlay EPE スプレッドシートで 使 用 するモデルでは 電 力 はボードを 通 して ま たはケースとヒート シンクを 通 して 放 散 させることができます ジャンクション からボードまでの 熱 抵 抗 (θ JA BOTTOM )は ボードを 通 過 する 経 路 の 熱 抵 抗 のことを 指 します ジャンクションから 周 囲 までの 熱 抵 抗 (θ JA TOP )は ケース サーマル インタフェース 材 料 およびヒート シンクを 通 過 する 経 路 の 熱 抵 抗 のことを 指 し ます 図 3-8 に PowerPlay EPE スプレッドシートの 熱 モデルを 示 します PowerPlay EPE T J T J Power (P1) Power (P2) JC JA BOTTOM T C T A Heat Source CS T S SA T A PowerPlay EPE スプレッドシートの 熱 モデルで θ JA BOTTOM を 考 慮 する 場 合 は Board Thermal Model を JEDEC (2s2p) または Typical Board に 設 定 します それ 以 外 の 場 合 は Board Thermal Model オプションを None (conservative) に 設 定 します この 場 合 ボー ドを 通 過 する 経 路 は 消 費 電 力 には 考 慮 されず より 慎 重 な 熱 消 費 電 力 の 見 積 りが 得 られます θ JA TOP は ジャンクションからケースまでの 熱 抵 抗 (θ JC ) ケースからヒート シン クまでの 熱 抵 抗 (θ CS ) およびヒート シンクから 周 囲 までの 熱 抵 抗 (θ SA )を 加 算 して 算 出 されます ( 式 3 2)

PowerPlay Early Power Estimator 3 11 3 2. θ JA TOP = θ JC + θ CS + θ SA Input Parameters セクションで 選 択 したデバイス パッケージ 空 気 流 量 および ヒート シンク ソリューションに 基 づいて PowerPlay EPE スプレッドシートが θ JA TOP を 算 出 します 低 背 中 背 または 高 背 タイプのヒート シンクを 使 用 する 場 合 は Still Air( 無 風 ) または 100 lfm (0.5 m/s) 200 lfm (1.0 m/s) および 400 lfm (2.0 m/s) の 空 気 流 量 率 の 値 から 空 気 流 量 を 選 択 します カスタム ヒート シンクを 使 用 する 場 合 は カス タム θ SA の 値 を 入 力 します カスタム θ SA の 値 に 空 気 流 量 を 考 慮 に 入 れる 必 要 があり ます したがって Airflow パラメータはこのケースでは 適 用 できません これらの 値 についてはヒート シンク メーカに 問 い 合 わせてください 周 囲 温 度 は 変 化 しませんが ジャンクション 温 度 は 熱 特 性 によって 変 化 します ジャ ンクション 温 度 が 変 化 すると ジャンクション 温 度 の 計 算 に 使 用 するデバイスの 熱 特 性 に 影 響 するため ジャンクション 温 度 の 計 算 は 繰 り 返 し 行 われます 全 消 費 電 力 は ページ 9 の 式 3 1 に 示 すように θ JA 周 囲 温 度 およびジャンク ション 温 度 に 基 づいて 計 算 されます

3 12 PowerPlay Early Power Estimator Logic PowerPlay EPE スプレッドシートの Logic ワークシートの 各 行 は 個 々のデザイン モジュールを 表 します デザイン モジュールごとに 以 下 のパラメータを 入 力 して ください 組 み 合 わせルック アップ テーブル(ALUT) 数 フリップ フロップ 数 クロック 周 波 数 ( 単 位 MHz) レジスタの 数 トグル レート 平 均 ファンアウト バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)についてはロジック のワークシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレ ポートのワークシートに 含 まれています 図 3-9 に PowerPlay EPE スプレッドシートの Logic ワークシートの 例 を 示 します PowerPlay EPE Logic

PowerPlay Early Power Estimator 3 13 表 3-4 に PowerPlay EPE スプレッドシートの Logic ワークシートの 一 般 的 な 設 定 が 記 載 されています High-Speed Tile Usage High-Speed Tile Usage Typical Design Typical highperformance design Atypical high-performance design Typical design 10% Typical high-performance design Atypical high-performance design 90 PowerPlay EPE Main P STATIC PowerPlay EPE Logic HardCopy III HardCopy IV Stratix III Stratix IV Stratix V 表 3-5 に PowerPlay EPE スプレッドシートの Logic ワークシートで 指 定 する 必 要 が ある 値 を 示 します Module #Combinational ALUTs/#LUTs #FFs Clock Freq (MHz) ALUT LUT Quartus II Compilation Report Resource Usage Summary ALUT Arria II GX HardCopy III HardCopy IV Stratix III Stratix IV Stratix V ALM 2 ALUT ALUT ALUT ALUT ALM 2 Quartus II Compilation Report Resource Usage Summary Register ALUT Dedicated logic registers PowerPlay EPE Clock MHz 100 MHz 12.5% LUT 1 1,250 100 12.5%

3 14 PowerPlay Early Power Estimator Toggle% Average Fanout Thermal Power (W) Routing Thermal Power (W) Block Thermal Power (W) Total User Comments 0 100% 12.5% 16 50% VCC T TFF 100% 図 3-10 LUT W 100 Quartus II PowerPlay Power Analyzer ALM W PowerPlay EPE 100 Quartus II PowerPlay Power Analyzer W 図 3-10 に 4 ビット カウンタの 例 を 示 します 4 V CC V CC V CC V CC TFF TFF TFF TFF clock PRN T Q cout0 PRN T Q cout1 PRN T Q cout2 PRN T Q cout3 CLRN CLRN CLRN CLRN cout0 OUTPUT cout0 cout1 OUTPUT cout1 cout2 OUTPUT cout2 cout3 OUTPUT cout3

PowerPlay Early Power Estimator 3 15 LSB 出 力 cout0 を 持 つ 最 初 の TFF は クロック サイクルごとに 信 号 がトグルする ため トグル レートは 100% です また 出 力 cout1 を 持 つ 2 番 目 の TFF は 2 ク ロック サイクルおきにのみ 信 号 がトグルするため トグル レートは 50% です その 結 果 出 力 cout2 を 持 つ 3 番 目 の TFF 出 力 cout3 を 持 つ 4 番 目 の TFF のトグ ル レートは それぞれ 25% と 12.5% です したがって この 4 ビット カウンタ の 平 均 トグル レートは (100 + 5 + 25 + 12.5)/4 = 46.875% です f サポートされるデバイス ファミリのロジック ブロックのコンフィギュレーショ ンについて 詳 しくは 該 当 するデバイス ハンドブックの ロジック アレイ ブ ロックおよびアダプティブ ロジック モジュール の 章 を 参 照 してください

3 16 PowerPlay Early Power Estimator RAM PowerPlay EPE スプレッドシートの RAM ワークシートの 各 行 は RAM ブロックのタ イプ データ 幅 RAM の 深 さ( 該 当 する 場 合 ) RAM モード およびポート パラ メータが 同 じデザイン モジュールを 表 します デザインの RAM ブロックの 一 部 ま たはすべてのコンフィギュレーションが 異 なる 場 合 は それぞれの 行 に 情 報 を 入 力 します 各 デザイン モジュールに 実 装 する RAM のタイプ RAM ブロック 数 お よび RAM ブロック モードを 入 力 します また PowerPlay EPE スプレッドシートの RAM ワークシートの 各 行 は 物 理 的 に 複 数 の RAM ブロック 上 に 実 装 可 能 な 論 理 RAM モジュールを 表 しています PowerPlay EPE スプレッドシートは 入 力 された 論 理 インスタンスの 幅 と 深 さに 基 づいて 可 能 な 限 り 最 も 電 力 効 率 に 優 れた 方 法 で 最 少 の 物 理 RAM ブロックを 用 いて 各 論 理 RAM モジュールを 実 装 します 1 RAM ブロック モードを 選 択 するには Quartus II コンパイラで RAM を 実 装 する 方 法 を 設 計 者 は 知 っている 必 要 があります 例 えば ROM が 2 ポートで 実 装 される 場 合 トゥルー デュアル ポート メモリと 見 なされ ROM とは 見 なされません シン グル ポート 実 装 と ROM 実 装 では ポート A のみが 使 用 されます シンプル デュ アル ポート 実 装 とトゥルー ポート 実 装 では ポート A とポート B が 使 用 されま す バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)については RAM ワー クシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレポー トのワークシートに 含 まれています 図 3-11 に PowerPlay EPE スプレッドシートの RAM ワークシートを 示 します PowerPlay EPE RAM

PowerPlay Early Power Estimator 3 17 表 3-6 に PowerPlay EPE スプレッドシートの RAM ワークシートで 指 定 する 必 要 があ る 値 を 示 します Module RAM Type #RAM Blocks Data Width RAM Depth RAM Mode Port A Clock Freq (MHz) RAM RAM RAM Quartus II Compilation Report Type Compilation Report Fitter Resource Section RAM Summary RAM MHz RAM RAM Quartus II Compilation Report MLAB M9K M144K Compilation Report Fitter Resource Section RAM Summary RAM RAM RAM Quartus II Compilation Report Port A Width Port B Width Compilation Report Fitter Resource Section RAM Summary A B RAM RAM RAM Quartus II Compilation Report Port A Depth Port B Depth Compilation Report Fitter Resource Section RAM Summary Single-Port Simple Dual-Port True Dual-Port ROM Quartus II RAM Quartus II RAM Quartus II Compilation Report Mode Compilation Report Fitter Resource Section RAM Summary RAM / 1 RAM 2 / ROM RAM RAM A MHz RAM

3 18 PowerPlay Early Power Estimator Port A Enable % Port A Write % Port B Clock Freq (MHz) Port B Enable % Port B R/W Toggle% Suggested FF Usage RAM A 0 100% 25% RAM RAM A 1R/1W RAM A RAM A RAM ROM 0 100% 50% RAM B MHz RAM B RAM ROM RAM MLAB RAM B 0 100% 25% B RAM ROM RAM MLAB RAM RAM RAM B RAM RAM B B B RAM ROM RAM MLAB 0 100% 50% 1 50% MLAB RAM MLAB Logic PowerPlay EPE RAM MLAB

PowerPlay Early Power Estimator 3 19 Valid Width/Mode Thermal Power (W) Routing Thermal Power (W) Block Thermal Power (W) Total User Comments RAM RAM RAM Data Width W 100 Quartus II PowerPlay Power Analyzer RAM W RAM Quartus II PowerPlay Power Analyzer W RAM f サポートされるデバイス ファミリのロジック ブロックのコンフィギュレーショ ンについて 詳 しくは 該 当 するデバイス ハンドブックの メモリ ブロック の 章 を 参 照 してください

3 20 PowerPlay Early Power Estimator DSP DSP セクションの 各 行 は DSP デザイン モジュールを 表 します モジュールのす べてのインスタンスで コンフィギュレーション クロック 周 波 数 トグル レー ト およびレジスタ 使 用 率 は 同 じ 行 では 同 一 です 一 部 (または すべて)の DSP またはマルチプライヤ インスタンスでコンフィギュレーションが 異 なる 場 合 は 別 の 行 に 情 報 を 入 力 する 必 要 があります DSP またはマルチプライヤ モジュールご とに 以 下 の 情 報 を 指 定 します コンフィギュレーション インスタンスの 数 クロック 周 波 数 ( 単 位 MHz) データ 出 力 のトグル レート 入 力 と 出 力 がラッチされるかどうか モジュールがパイプライン 化 されるかどうか バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)については DSP ワー クシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレポー トのワークシートに 含 まれています 図 3-12に PowerPlay EPE スプレッドシートの DSP ワークシートを 示 します PowerPlay EPE DSP

PowerPlay Early Power Estimator 3 21 表 3-7 に PowerPlay EPE スプレッドシートの DSP ワークシートで 指 定 する 必 要 がある 値 を 示 します Module Configuration # of Instances Clock Freq (MHz) Toggle % Reg Inputs? Reg Outputs? Pipe lined? Thermal Power (W) Routing Thermal Power (W) Block DSP DSP DSP DSP 4 9 9 FPGA DSP 4 1. DSP DSP 2. DSP DSP 3. DSP Mult 4. PowerPlay EPE MHz DSP 0 50% 12.5% 50% 0 0 1 1 DSP DSP DSP Yes ALM LUT No DSP DSP Yes ALM LUT No DSP W 100 DSP W

3 22 PowerPlay Early Power Estimator Thermal Power (W) Total User Comments W DSP f サポートされるデバイス ファミリの DSP ブロックのコンフィギュレーションについ て 詳 しくは DSP ブロック 可 変 精 度 DSP ブロック または エンベデッド マルチプライヤ の 章 を 参 照 してください

PowerPlay Early Power Estimator 3 23 I/O I/O セクションの 各 行 は I/O ピンの I/O 規 格 入 力 終 端 電 流 強 度 または 出 力 終 端 データ レート クロック 周 波 数 出 力 イネーブルのスタティック および 容 量 性 負 荷 が 同 じデザイン モジュールを 表 します デザイン モジュールごとに 以 下 のパラメータを 入 力 します I/O 規 格 入 力 終 端 電 流 強 度 / 出 力 終 端 スルーレート 差 動 出 力 電 圧 (VOD)の 設 定 入 力 出 力 および 双 方 向 ピンの 数 I/O データ レート クロック 周 波 数 (f MAX )( 単 位 MHz) ピンの 平 均 トグル レート 出 力 イネーブルのスタティック 確 率 負 荷 の 容 量 バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)については I/O ワー クシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレポー トのワークシートに 含 まれています 図 3-13 に PowerPlay EPE スプレッドシートの I/O ワークシートを 示 します PowerPlay EPE I/O

3 24 PowerPlay Early Power Estimator 1 PowerPlay EPE スプレッドシートを 使 用 する 際 終 端 抵 抗 を 推 奨 する I/O 規 格 (SSTL HSTL 高 速 トランシーバ ロジック )でデザインを 設 計 する 場 合 に 外 部 終 端 抵 抗 を 使 用 することが 想 定 されています デザインで 外 部 終 端 抵 抗 を 使 用 しない 場 合 は 終 端 された I/O 規 格 と 同 じ V CCIO と 電 流 強 度 を 持 つ LVTTL/LVCMOS I/O 規 格 を 選 択 しま す 例 えば 16 ma の 電 流 強 度 を 有 する SSTL-2 Class II I/O 規 格 を 使 用 する 場 合 PowerPlay EPE スプレッドシートで I/O 規 格 に 2.5 V を 選 択 し 電 流 強 度 に 16 ma を 選 択 する 必 要 があります 1 チップ 内 終 端 (OCT:On-Chip Termination)を 使 用 するには EPE スプレッドシートで Current Strength/Output を 選 択 します I/O 信 号 の 消 費 電 力 として 示 される 値 には 熱 および 外 部 I/O 消 費 電 力 が 含 まれてい ます 全 熱 電 力 は 各 電 源 レールのデバイスでの 熱 消 費 電 力 を 合 計 したものです ( 式 3 3 を 参 照 ) 3 3. thermal power = thermal PVCC + thermal PPD + thermal PIO 図 3-14 に I/O 消 費 電 力 を 示 します I CCIO 電 源 レールには 熱 P IO と 外 部 P IO の 両 方 が 含 まれています I/O V CC V CCPD V CCIO I CC I CCPD I CCIO Stratix III Device Thermal P VCC Thermal P PD Thermal P IO External P IO VREF ピンはわずかな 電 流 ( 通 常 10 μa 未 満 )しか 消 費 しないので 汎 用 I/O ピンの 消 費 電 力 と 比 較 した 場 合 は 無 視 できます したがって PowerPlay EPE スプレッドシー トの 計 算 には VREF ピンの 電 流 は 含 まれていません 表 3-8 に PowerPlay EPE スプレッドシートの I/O ワークシートの I/O 電 源 レール 情 報 を 示 します Power Rails I/O

PowerPlay Early Power Estimator 3 25 Voltage (V) Current (A) V A 表 3-9 に PowerPlay EPE スプレッドシートの I/O ワークシートで 指 定 する 必 要 があ る 値 を 示 します Module I/O Standard Input Termination Current Strength/ Output Termination Slew Rate V OD Setting #Input Pins #Output Pins #Bidir Pins Data Rate I/O I/O I/O I/O SSTL HSTL PowerPlay EPE I/O LVTTL/LVCMOS I/O I/O ( On-Chip Termination [R T OCT] On-Chip Termination [R D OCT]) ( On-Chip Termination [R S OCT] V OD 1 1 1 1 I/O I/O I/O I/O I/O SDR DDR I/O 1 1 SDR Single Data Rate2 DDR Double Data Rate DDR SDR 2 Quartus II

3 26 PowerPlay Early Power Estimator Clock Freq (MHz) Toggle % OE % Load (pf) Thermal Power (W) Routing Thermal Power (W) Block Thermal Power (W) Total Supply Current (A) I CC Supply Current (A) I CCPD Supply Current (A) I CCIO User Comments MHz 100 MHz 12.5% I/O 1 1,250 100 12.5 2 0 200% DDR SDR 2 Quartus II 12.5% I/O I/O I/O I/O 0 100% pf I/O Load W 100 Quartus II PowerPlay Power Analyzer I/O W I/O Quartus II PowerPlay Power Analyzer W V CC V CCPD V CCIO f サポートされるデバイス ファミリの I/O 規 格 終 端 方 法 について 詳 しくは 該 当 する デバイス ハンドブックの I/O 機 能 の 章 を 参 照 してください

PowerPlay Early Power Estimator 3 27 PLL アルテラの FPGA デバイスは 一 般 的 な 使 用 のための PLL を 備 えています 専 用 のト ランスミッタまたはレシーバを 使 用 している 場 合 LVDS PLL を 使 用 してシリアルま たはデシリアル 変 換 を 実 行 するには PLL ワークシートで LVDS PLL を 指 定 し 消 費 電 力 情 報 を 入 力 します 1 PLL がソース シンクロナス SERDES ハードウェアをドライブする 場 合 は LVDS PLL と 呼 ばれます LVDS PLL は LVDS クロック ツリーおよびダイナミック フェー ズ アラインメント(DPA)バスを 電 圧 制 御 発 振 器 (VCO) 周 波 数 でドライブしま す LVDS PLL で LVDS ハードウェアのみをドライブする 場 合 は 適 切 な VCO 周 波 数 を 入 力 し 出 力 周 波 数 を 0 MHz で 指 定 します また LVDS PLL でピンまたはコアにク ロックをドライブする 場 合 出 力 周 波 数 としてそのクロック 周 波 数 を 指 定 します PowerPlay EPE スプレッドシートの PLL ワークシートの 各 行 には デバイスの 1 個 以 上 の PLL が 示 されます PLL ごとに 最 大 出 力 周 波 数 と VCO 周 波 数 を 入 力 します ま た 各 PLL が LVDS 左 / 右 またはトップ / ボトムのいずれの PLL であるかについて も 指 定 します バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)については PLL ワー クシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレポー トのワークシートに 含 まれています PowerPlay EPE PLL 図 3-15 に PowerPlay EPE スプレッドシートを 示 します 表 3-10 に PowerPlay EPE スプレッドシートの PLL ワークシートで 指 定 する 必 要 があ る 値 を 示 します

3 28 PowerPlay Early Power Estimator Module PLL Type PLL PLL Left/Right Top/Bottom LVDS PLL # PLL Blocks VCO PLL # DPA Buses DPA DPA LVDS PLL Output Freq (MHz) VCO Freq (MHz) Total Power (W) User Comments PLL f MAX MHz Quartus II Compilation Report Output Frequency Compilation Report Fitter Resource Section PLL Usage Output Frequency PLL SERDES LVDS PLL VCO VCO MHz VCO Quartus II Compilation Report Nominal VCO frequency Compilation Report Fitter Resource Section PLL Summary Nominal VCO frequency VCO V CCA V CCD W f サポートされるデバイス ファミリの I/O 規 格 終 端 方 法 について 詳 しくは 該 当 する デバイス ハンドブックの クロック ネットワークおよび PLL の 章 を 参 照 して ください

PowerPlay Early Power Estimator 3 29 Clock アルテラの FPGA デバイスは グローバル リージョナルまたはペリフェラル ク ロック ネットワークをサポートしています 両 者 の 消 費 電 力 の 差 は 大 きくないた め PowerPlay EPE スプレッドシートではグローバル クロックとリージョナル ネットワークを 区 別 しません PowerPlay EPE スプレッドシートの Clock ワークシートの 各 行 には クロック ネッ トワークまたは 個 別 のクロック ドメインが 示 されます デザイン モジュールごと に 以 下 のパラメータを 入 力 します クロック 周 波 数 ( 単 位 MHz) 使 用 される 各 クロック ネットワークの 合 計 ファンアウト グローバル クロック イネーブルの 割 合 ローカル クロック イネーブルの 割 合 バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)についてはクロッ ク ワークシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポー ト で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシート のレポートのワークシートに 含 まれています 図 3-16 に PowerPlay EPE スプレッドシートを 示 します PowerPlay EPE Clock 表 3-11 に PowerPlay EPE スプレッドシートの Clock ワークシートで 指 定 する 必 要 が ある 値 を 示 します Domain Clock Freq (MHz) Total Fanout RAM DSP I/O Quartus II Compilation Report Fan-out Compilation Report Fitter Resources Section Global & Other Fast Signals Fan-out

3 30 PowerPlay Early Power Estimator Global Enable % Local Enable % Total Power (W) User Comments f High ALM LAB LAB W サポートされるデバイス ファミリの I/O 規 格 終 端 方 法 について 詳 しくは 該 当 する デバイス ハンドブックの クロック ネットワークおよび PLL の 章 を 参 照 して ください

PowerPlay Early Power Estimator 3 31 HSDI サポートされるデバイス ファミリ(ページ 2 の 表 1-3 を 参 照 )は 高 速 差 動 I/O 規 格 とインタフェース 可 能 な 専 用 回 路 を 備 えています 専 用 のトランスミッタおよ びトランシーバは それぞれシリアライザ ブロックおよびデシリアライザ ブ ロックを 備 えています PowerPlay EPE スプレッドシートの HSDI ワークシートは レ シーバとトランスミッタの 部 分 に 分 かれています 1 PowerPlay EPE スプレッドシートの HSDI ワークシートで 計 算 される 消 費 電 力 は トラ ンスミッタ シリアライザ ブロックまたはレシーバ デシリアライザ ブロック のみ 対 象 となります トランスミッタおよびレシーバは ALTLVDS メガファンクショ ンを 使 用 して 実 装 されます I/O バッファの 消 費 電 力 は I/O ワークシートで 計 算 さ れ PLL の 消 費 電 力 は PLL ワークシートで 計 算 されます PowerPlay EPE スプレッドシートの HSDI ワークシートの 各 行 には それぞれのレシー バ ドメインまたはトランスミッタ ドメインが 示 されます トランスミッタ ドメ インおよびレシーバ ドメインには 以 下 のパラメータを 入 力 します データ レート( 単 位 Mbps) トランスミッタ ドメインおよびレシーバ ドメイン 内 のチャネル 数 トランスミッタ ドメイン 内 のシリアライゼーション ファクタ レシーバ ドメイン 内 のデシリアライゼーション ファクタ トランスミッタ ドメインおよびレシーバ ドメインのトグル レート 1 レシーバの 消 費 電 力 は DPA 回 路 を 使 用 するか 否 かに 関 係 なく 一 定 です バージョン 11.0 以 降 の EPE スプレッドシートで 省 電 力 (W)については HSDI ワー クシートに 追 加 されます 39 ページの 各 機 能 ブロックの 省 電 力 のレポート で 示 すように より 詳 細 な 情 報 については リンクは EPE スプレッドシートのレポー トのワークシートに 含 まれています 図 3-17 に PowerPlay EPE スプレッドシートの HSDI ワークシートの 例 を 示 します

3 32 PowerPlay Early Power Estimator PowerPlay EPE HSDI 表 3-12 に PowerPlay EPE スプレッドシートの HSDI ワークシートで 指 定 する 必 要 がる 値 を 示 します TX/RX Module Data Rate (Mbps) # of Channels Serialization Factor/ Deserialization Factor Toggle % Total Power User Comments f Mbps 0 156 1 10 0 100% 50% W サポートされるデバイス ファミリの I/O 規 格 終 端 方 法 について 詳 しくは 該 当 する デバイス ハンドブックの 高 速 差 動 I/O インタフェース の 章 を 参 照 してくださ い

PowerPlay Early Power Estimator 3 33 XCVR サポートされるデバイス ファミリ(ページ 2 の 表 1-3 を 参 照 )は 専 用 のエンベ デッド 回 路 トランシーバ チャネルを 備 えています この 項 はサポートされるデバ イス ファミリをターゲットとしたデザインにのみ 適 用 できます 1 Stratix V デバイスの 場 合 Quartus II ソフトウェア 10.0 でトランシーバに 対 して PowerPlay EPE ファイルを 生 成 する 機 能 はディセーブルされました この 機 能 は 将 来 の Quartus II ソフトウェア リリースに 実 装 される 予 定 です この 情 報 を 手 動 で 入 力 する 必 要 があります このセクションで 計 算 される 消 費 電 力 は 使 用 されるチャネル およびクロック コントロール ユニット(CCU)で 使 用 されるすべての 回 路 を 含 む トランシーバ ブロックを 対 象 にしています トランシーバは ALTGX メガファンク ションを 使 用 して 実 装 されます トランシーバの I/O バッファと PLL の 消 費 電 力 はこ のセクションに 含 まれます トランスミッタとレシーバは 100Ω 終 端 を 想 定 してい ます XCVR ワークシートの 各 行 には それぞれのトランシーバ ドメインが 示 されます 各 トランシーバ ドメインに 以 下 のパラメータを 入 力 します チャネル 数 使 用 されるプロトコル 選 択 された V CCA および V CCH_GXB 電 圧 (HardCopy IV GX Stratix IV GX および Stratix V の み) 選 択 された V CCL_GXB V CCR および V CCT 電 圧 トランシーバ ブロックの 動 作 モード データ レート( 単 位 Mbps) V OD 設 定 プリエンファシス 設 定 値 アダプティブ 離 散 補 正 エンジン (ADCE) パラレル データ バスの 幅 特 定 のモードでは バイト シリアライザ レート マッチ FIFO 設 定 および 8B/10B エンコーダが 使 用 されているかどうかを 指 定 しなければなりません

3 34 PowerPlay Early Power Estimator 図 3-18 に PowerPlay EPE スプレッドシートを 示 します. PowerPlay EPE XCVR 表 3-13 に PowerPlay EPE スプレッドシートの XCVR ワークシートで 指 定 する 必 要 があ るパラメータを 示 します Module # of Channels Protocol V CCA Voltage V CCH _ GXB Voltage V CCL_GXB, V CCR, and V CCT Voltage Operation Mode Data Rate (Mbps) 1 2 PLL V CCA HardCopy IV GX Stratix IV GX Stratix V V CCH _ GXB HardCopy IV GX Stratix IV GX Stratix V V CCL_GXB V CCR V CCT Receiver and Transmitter Receiver only Transmitter only Mbps

PowerPlay Early Power Estimator 3 35 V OD Setting Pre-Emphasis Setting Pre-Tap Pre-Emphasis Setting First Post-Tap Pre-Emphasis Setting Second Post-Tap ADCE Parallel Data Width Byte Serializer Used Rate Match FIFO Used 8B10B Encoder Used Channel Power (W) CCU Power (W) XCVR Power (W) PCS/HIP Power User Comments GXB PMA V OD 100Ω pre-emphasis pre-tap setting XCVR Page Mode detailed pre-emphasis first post-tap XCVR Page Mode detailed pre-emphasis second post-tap setting XCVR Page Mode detailed On Off ADCE XCVR Page Mode detailed GXB PCS GXB PCS XCVR Page Mode detailed SERDES Double-width Single-width XCVR Page Mode detailed FIFO XCVR Page Mode detailed 8B/10B / XCVR Page Mode detailed GXB PMA GXB PMA W GBX PLL W CCU W GXB PCS GXB PCS PCIe IP

3 36 PowerPlay Early Power Estimator f サポートされるデバイス ファミリの I/O 規 格 終 端 方 法 について 詳 しくは 該 当 する デバイス ハンドブックの トランシーバ アーキテクチャ の 章 を 参 照 してくだ さい

PowerPlay Early Power Estimator 3 37 IP EPE スプレッドシートのバージョン 11.0 以 降 には IP ワークシートを 紹 介 します IP ワークシートが 自 動 的 に 簡 単 に 一 般 的 に 使 用 される IP デザインのリソース 使 用 率 を 記 入 する IP デザイン 入 力 機 能 であり 自 動 的 に 選 択 された IP のための 適 切 なリ ソースを 割 り 当 て 電 力 消 費 を 計 算 します IP ワークシートの 各 行 には それぞれの IP ドメインが 示 されます EPE スプレッド シートのバージョン 11.0 では サポートされている IP は さまざまな 構 成 ( 例 え ば x9 x18 の x36 の そして x72)の DDR2 と DDR3 QDR II および RLDRAM II などを 含 む 外 部 メモリ インタフェース(EMI)IP です このような Interlaken PCI Express (PCIe ) Gen3 Gen 2 および Gen1 XAUI SRIO SDI 10GE 40GE と 100 GE などのトランシーバプロトコルは EPE スプレッドシートの 将 来 のリリースで サポートされます 各 IP ドメインに 以 下 のパラメータを 入 力 します IP タイプ ビット 単 位 のデータ 幅 MHz 単 位 のクロック 周 波 数 イネーブルの 割 合 ワット 単 位 の 全 消 費 電 力 図 3-19 に PowerPlay EPE スプレッドシートの IP ワークシートの 例 を 示 します PowerPlay EPE IP 表 3-14に PowerPlay EPEスプレッドシートのIPワークシートで 指 定 する 必 要 があるパ ラメータを 示 します

3 38 PowerPlay Early Power Estimator Module IP Data Width (Bits) Clock Freq (MHz) Enable % Total Power (W) User Comments f IP IP MegaWizard Plug-In Manager MHz 0 600 Mhz IP 0% 100% IP 詳 細 は アルテラ ウェブサイトの Altera s External Memory Interface Solution Center 資 料 ページでのを 参 照 してください

PowerPlay Early Power Estimator 3 39 Report Report ワークシートでは PowerPlay EPE スプレッドシートからのすべての 情 報 およ び 消 費 電 力 の 見 積 もり 結 果 を 示 します Power Supply Current (A) セクションでは 電 源 についての 推 奨 事 項 を 表 示 します デザインで 使 用 されるデバイスのすべての 電 源 要 件 は Min Current Requirement (A) および User Mode Current Requirement (A) のカラ ムで 説 明 されています EPE スプレッドシートのバージョン 11.0 以 降 のためには User Mode Current Requirement (A) カラムには 各 FPGA の 電 圧 レールに 対 して 別 々にスタティック 消 費 電 力 およびダイナミック 電 流 をレポートします この 強 化 により 電 圧 レールあた りの 消 費 電 力 に 関 する 詳 細 な 情 報 を 提 供 し デザインを 変 更 するために およに 電 力 を 節 約 するために この 情 報 を 使 用 することができます 図 3-20 に 各 電 圧 レールでのスタティック 消 費 電 力 およびダイナミック 電 流 を 区 別 するレポート パネルの 例 を 示 しています Power Supply Current EPE スプレッドシートのバージョン 11.0 以 降 には Thermal Power (W) セクションは 各 機 能 ブロックからの 省 電 力 をレポートする Power Saving のカラムに 拡 張 されてい ます また この Power Saving フィールドは 保 存 されている 電 力 量 を 表 示 する 各 機 能 ブロックのワークシートに 示 されています 図 3-21 に Thermal Power セクションで 各 機 能 ブロックのための 省 電 力 化 のレポート の 例 を 示 しています Thermal Power

3 40 PowerPlay Early Power Estimator 一 部 のデバイス ファミリでは パワーアップ 電 流 が I/O ワークシートに 載 っている ダイナミック 電 流 より 大 きな 場 合 もあります 例 えば Stratix III および Stratix IV デバ イスの 場 合 I/O ワークシートでの V CCPD または I CCPD の 電 流 値 は Main ワークシート での Power Supply Current (A) セクションに 乗 っている ICCPD 電 流 値 と 異 なります ICCPD の 値 は V CCPD 電 源 レールのパワーアップ 電 流 要 件 です I/O ワークシートで は ユーザー モードの 電 流 要 件 が 表 示 されています 1 アルテラは 使 用 される 各 電 圧 源 の V CCPD 電 源 レールに 必 要 な 最 小 電 流 を 提 供 します ただし 提 供 される 値 は その 電 圧 源 を 使 用 するバンクの 数 に 依 存 しません パワーアップ 電 流 を 見 積 もるには Report ワークシートを 使 用 して 最 小 電 流 要 件 をユーザー モード 電 流 要 件 と 比 較 をします 電 源 がユーザー モード 要 件 を 超 える パワーアップ 電 源 を 有 する 場 合 は 最 小 電 流 要 件 がユーザー モード 電 流 より 高 い ことがあります 例 えば Stratix III と Stratix IV デバイスの V CCPD 電 源 レール および Stratix IV デバイスの V CCIO 電 源 レールです Quartus II ソフトウェア V9.0 SP2 以 降 から PowerPlay EPE スプレッドシートおよび PowerPlay Power Analyzer はデバイスで 使 用 される 各 電 圧 源 の 最 小 電 流 要 件 を 示 すよう になっています V CCIO の 場 合 表 示 される I CCIO の 最 小 電 流 要 件 およびデザインで 使 用 される 各 電 圧 レールの 電 流 値 は 同 じです V CCPD の 場 合 表 示 される I CCPD の 最 小 電 流 要 件 およびデザインで 使 用 される 各 電 圧 レールの 電 流 値 は 同 じです これらの 値 は デバイス 内 のすべての I/O ピンが 同 じ 電 圧 レールによって 給 電 される ことに 基 づいています したがって 最 小 電 流 要 件 は V CCIO および V CCPD に 使 用 される 各 電 圧 レールに 繰 り 返 されます デバイスおよびデザインの 使 用 状 況 に 基 づいて I CCIO および I CCPD の 最 小 電 流 要 件 をよ り 正 確 に 見 積 もるには 次 の 式 を 使 用 することができます (V CCIO 電 圧 によって 給 電 される I/O ピンの 数 )/(デバイス 内 の I/O ピンの 総 数 ) ( 最 小 電 源 電 流 ) (1.10) (V CCPD 電 圧 によって 給 電 される I/O ピンの 数 )/(デバイス 内 の I/O ピンの 総 数 ) ( 最 小 電 源 電 流 ) (1.10) デザインで 使 用 される V CCIO 電 圧 および V CCPD 電 圧 ごとにこれらの 式 を 使 用 します V CCIO / V CCPD によって 給 電 される I/O ピンの 数 は 特 定 の 電 圧 によって 給 電 される I/O バンクにある 使 用 される I/O ピンおよび 未 使 用 I/O ピンの 両 方 を 表 します 最 小 電 源 電 流 は 消 費 電 力 見 積 もりツールで 示 された I CCIO および I CCPD の 値 です 1.10 のスケーリング 係 数 は 追 加 のガードバンドとして 提 供 されており 消 費 電 力 の 見 積 もりに 含 める 必 要 があります

4. PowerPlay Early Power Estimator PowerPlay EPE に 表 示 される 見 積 り 値 は 多 くの 要 因 によって 影 響 を 受 けます 特 に PowerPlay EPE スプレッドシートでシステムが 確 実 に 正 しくモデル 化 されることを 保 証 するためには トグル レート 空 気 流 量 温 度 ヒート シンクを 正 確 に 入 力 する 必 要 があります PowerPlay EPE スプレッドシートで 指 定 するトグル レートは 表 示 されるダイナ ミック 消 費 電 力 に 大 きく 影 響 する 可 能 性 があります 正 確 な 見 積 りを 得 るには 現 実 的 なトグル レートを 入 力 する 必 要 があります 現 実 的 なトグル レートを 特 定 する には FPGA が 受 け 取 る 入 力 の 種 類 とそれがトグルする 頻 度 を 知 っている 必 要 があり ます デザインが 完 成 されていない 場 合 正 確 な 見 積 もりを 出 すには デザインの 個 々の モジュールを 機 能 別 に 分 離 して リソースのトグル レートと 併 せてリソース 使 用 率 を 見 積 ります これを 達 成 する 最 も 簡 単 な 方 法 は 以 前 のデザインを 利 用 して 同 様 の 機 能 を 持 つモジュールのトグル レートを 見 積 ることです 図 4-1 での 入 力 データはデータ 送 信 用 にエンコードされ トグル レートは 約 50% です Mod Input Data Decoder RAM Filter Modulator Encoder このケースでは 以 下 の 見 積 りを 行 う 必 要 があります データ トグル レート Mod 入 力 のトグル レート デコーダ モジュール RAM フィルタ モジュレータおよびエンコーダのリ ソースの 見 積 り デコーダ モジュール RAM フィルタ モジュレータおよびエンコーダのトグ ル レート これらの 見 積 りは 多 くの 方 法 で 行 うことができます これまでに 同 様 のモジュール で ほぼ 同 じトグル レートのデータ 入 力 を 使 用 したことがある 場 合 は その 情 報 を 利 用 できます 一 部 のブロックで MATLAB シミュレーションを 使 用 できる 場 合 は トグル レート 情 報 を 取 得 できます 一 部 のモジュールで HDL を 使 用 できる 場 合 は それらのモジュールをシミュレートできます

4 2 PowerPlay Early Power Estimator HDL が 完 成 している 場 合 トグル レートを 算 出 する 最 良 の 方 法 はデザインをシ ミュレートすることです トグル レートの 見 積 りの 正 確 さは 入 力 ベクタの 精 度 に よって 異 なります したがって シミュレーション カバレッジが 高 いかどうかを 判 断 すれば トグル レート 情 報 がどの 程 度 正 確 であるかを 評 価 できます Quartus II ソフトウェアでは シミュレーション ツールから 情 報 を 提 供 すると デ ザインで 使 用 する 各 リソースのトグル レートを 算 出 することができます デザイン は 多 くの 様 々なツールを 使 用 してシミュレートでき 情 報 は Signal Activity ファイル (.saf)により Quartus II ソフトウェアに 渡 すことができます Quartus II PowerPlay Power Analyzer は 最 も 正 確 な 消 費 電 力 の 見 積 りを 提 供 します Quartus II ソフトウェ アからコンマ 区 切 り 値 ファイル(.csv)を PowerPlay EPE スプレッドシートにイン ポートして デザイン 完 成 後 の 消 費 電 力 を 見 積 ることができます PowerPlay EPE スプレッドシートでは デバイスの 空 気 流 量 を 指 定 することができま す この 値 は 熱 解 析 に 影 響 し デバイスの 消 費 電 力 に 大 きく 影 響 する 場 合 がありま す 正 確 な 見 積 りを 得 るには 空 気 流 量 を 供 給 するファンの 出 力 ではなく FPGA で の 空 気 流 量 を 正 しく 算 出 する 必 要 があります 多 くの 場 合 空 気 流 量 を 供 給 するファンの 近 くにはデバイスを 配 置 できません 空 気 流 量 の 経 路 はデバイスに 達 する 前 にボードの 長 さを 横 断 する 可 能 性 が 高 く デバイ スに 対 する 実 際 の 空 気 流 量 は 減 少 します 図 4-2 では ファンはボードの 端 に 配 置 さ れています FPGA での 空 気 流 量 は ファンにおける 空 気 流 量 より 弱 くなります F A N FPGA 遮 断 された 空 気 流 量 も 考 慮 する 必 要 があります 図 4-3 では FPGA からの 空 気 流 量 を 遮 断 しているデバイスがあるため FPGA に 対 する 空 気 流 量 は 大 幅 に 減 少 します また ファンからの 空 気 流 量 が FPGA に 達 するまでに ボード 上 のコンポーネントや その 他 のデバイスを 冷 却 することもよくあります F A N Device FPGA

PowerPlay Early Power Estimator 4 3 カスタム ヒート シンクを 使 用 する 場 合 は 空 気 流 量 を PowerPlay EPE スプレッド シートに 直 接 入 力 する 必 要 はありませんが デバイスでの 空 気 流 量 を 把 握 したうえ で ヒート シンクの θ SA を 入 力 する 必 要 があります ほとんどのヒート シンクで は ヒート シンクの 上 に 空 気 を 流 れやすくするフィンが 配 置 されています 図 4-4 に ヒート シンク 付 き FPGA を 示 します F A N Heat Sink Fins Heat Sink FPGA FPGA 上 にヒート シンクを 配 置 するときは フィンの 向 きを 空 気 流 量 の 向 きと 一 致 させる 必 要 があります 図 4-5の 上 面 図 に フィンの 正 しい 向 きを 示 します F A N Heat Sink Fins 上 記 の 検 討 事 項 は デバイスでの 空 気 流 量 に 大 きく 影 響 する 可 能 性 があります PowerPlay EPE スプレッドシートに 情 報 を 入 力 する 際 は FPGA における 正 確 な 空 気 流 量 の 値 が 得 られるように これらの 影 響 を 考 慮 する 必 要 があります デバイスの 熱 情 報 を 正 しく 計 算 するには PowerPlay EPE スプレッドシートにデバイ スの 周 囲 温 度 を 入 力 する 必 要 があります 周 囲 温 度 とはデバイス 周 囲 の 大 気 の 温 度 で す この 周 囲 温 度 は 通 常 システム 外 部 の 周 囲 温 度 よりはるかに 高 くなります デバ イスの 周 囲 温 度 を 正 確 に 表 すには 熱 電 対 装 置 を 用 いて できるだけデバイスに 近 い 位 置 で 温 度 を 測 定 する 必 要 があります 誤 った 周 囲 温 度 を 入 力 すると PowerPlay EPE スプレッドシートの 消 費 電 力 の 見 積 り は 大 きく 変 化 します 図 4-6 に ボックス 内 に FPGA を 収 めた 単 純 なシステムを 示 し ます この 場 合 番 号 が 付 いたそれぞれの 位 置 によって 温 度 は 大 きく 異 なります

4 4 PowerPlay Early Power Estimator 4 2 3 FPGA 1 F A N 例 えば 位 置 3 の 場 合 デバイスの 周 囲 温 度 は PowerPlay EPE スプレッドシートに 入 力 するために 取 得 する 必 要 があります 位 置 1 および 2 の 温 度 は 位 置 3 より 低 く 位 置 4 では 25 C 近 くになると 考 えられます システム 内 のデバイス 付 近 の 温 度 は 通 常 は 50 ~ 60 C ほどですが 大 きくばらつくこともあります PowerPlay EPE スプ レッドシートから 正 確 な 消 費 電 力 を 見 積 るには FPGA デバイス 付 近 の 周 囲 温 度 の 現 実 的 な 見 積 りを 得 ることが 非 常 に 重 要 です ヒート シンクを 使 用 する 場 合 消 費 電 力 は 式 4-1 および 式 4-2 で 算 出 されます 総 消 費 電 力 = ----------------- θ 接 合 部 から 周 囲 空 気 までの 熱 抵 抗 θ JA TOP = θ JC + θ CS + θ SA θ JC 値 は FPGA に 固 有 のもので データシートから 入 手 できます θ CS 値 は ヒート シ ンクと FPGA を 結 合 する 材 料 を 指 し 約 0.1 C/W になります θ SA 値 は ヒート シ ンクのメーカに 問 い 合 わせて 入 手 してください この 値 を 入 手 するときは デバイ スに 対 する 適 切 な 空 気 流 量 で 正 しいヒート シンク 情 報 が 解 析 されていることなど FPGA の 適 切 な 条 件 に 適 合 していることを 確 認 してください f ヒート シンクの 情 報 を 確 認 する 方 法 のについて 詳 しくは AN 358: Thermal Management for FPGAs を 参 照 してください このアプリケーション ノートに 記 載 されている 情 報 は 65-nm FPGA にも 適 用 できます

以 下 の 表 に このユーザーガイドの 改 訂 履 歴 を 示 します 2011 5 2010 12 2010 7 4.0 Quartus II V 11.1 PLL ワークシート Report ワークシート 表 1-1 表 1-2 表 1-3 図 3-1 図 3-9 図 3-11 図 3-12 図 3-13 図 3-15 図 3-16 図 3-18 3.0 Quartus II V 10.0 Arria II GZ 1 1 1 2, 1 3 2.0 Quartus II v10.0 Stratix V Report ワークシート 1 ページの システム 要 件 1 ページの PowerPlay Early Power Estimator のダウンロードおよび インストール 2 ページの PowerPlay Early Power Estimator への 情 報 の 入 力 2 ページの 消 費 電 力 の 見 積 もり 1 ページの PowerPlay Early Power Estimator の ワークシート ページ2の 表 1-2 ページ 2 の 表 1-3 7-3 ページの 表 7-2 11-2 ページの 表 11-1 ページ 2 の 図 3-1 2010 1 1.1 1 2 1 2 1 2 1 3 2009 11 1.0 Altera 製 品 に 関 する 最 新 の 情 報 については 次 の 表 を 参 照 してください ( 注 1) www.altera.com/support www.altera.com/training custrain@altera.com www.altera.com/literature

Info 2 ( 注 1) nacomp@altera.com authorization@altera.com (1) 詳 しくは 日 本 アルテラまたは 販 売 代 理 店 にお 問 い 合 わせください 本 書 では 以 下 の 表 に 示 す 表 記 規 則 を 使 用 しています Courier フォント 1. 2. 3. a. b. c. GUI Save As \qdesigns d: chiptrip.gdf AN 519: Stratix III n + 1 < > <file name> <project name>.pof Delete Options Quartus II Help data1 tdi input Low n resetn c:\qdesigns\tutorial\chiptrip.gdf Report AHDL SUBDESIGN TRI 1 c w r f Enter