フラッシュメモリの 最 新 技 術 動 向 解 SSDへの 応 用 竹 内 健 東 京 大 学 大 学 院 工 学 系 研 究 科 電 気 系 工 学 専 攻 工 学 部 電 気 電 子 工 学 科 NAND フラッシュメモリのコストが 劇 的 に 低 下 したことによ り,NAND フラッシュメモリを PC のストレージとして 使 う SSD(Solid-State Drive)が 注 目 を 集 めている. 高 性 能 高 信 頼 性 低 消 費 電 力 の SSD を 実 現 するためには,デバイス 技 術 回 路 技 術 NAND コントローラ 技 術 OS などの 幅 広 い 技 術 分 野 で 最 適 化 を 行 うことが 必 要 である. 本 稿 では,NAND コントロー ラ 技 術 OS を 中 心 に,SSD 応 用 に 向 けたフラッシュメモリ 技 術 の 最 新 動 向 を 紹 介 する. フラッシュメモリと 応 用 製 品 NOR NAND 2 図 -1 NOR NAND NOR 1 PC BIOS NOR 5V 100nm NAND 32 64 FNFowler-Nordheim NAND NAND 40nm 16Gbit NAND SSDSolid-State Drive HDD SSDの 構 成 SSD NAND NAND DRAM 図 -2 図 -1 フラッシュメモリの 構 成 と 書 き 込 み 方 式 図 -2 SSD の 構 成 1090
表 -1 シリアルデータ 転 送 性 能 表 -2 ランダムアクセス 時 間 図 -3 NAND セルアレイ NAND FTL NAND ECC NAND SSD NAND NAND NAND NAND 1 SSDの 動 作 およびHDDとの 比 較 * SSDの 性 能 SSD 1.8 2.5 HDD 表 -1 表 -2 NAND 4K 8K SSD -1 NAND SSD NAND 1 1 1 SLCsingle level cell 1 2 2 multi level cellmlc 2 SLC MLCNAND SSD 4 100M 40M HDD SSD OS NAND HDD 5ms NAND 10us HDD SSD HDD NAND 32 64 図 -3 512K 1M 512 4K 図 -4 NAND 1091
解 フラッシュメモリの 最 新 技 術 動 向 SSDへの 応 用 56n NAND 56n NAND Alternate-Bitline Alternate-Bitline Architecture Architecture NAND tring Een it-line dd Een it-line dd it-line SGD WLS1 NAND WL1 tring WL0 SGS Source-line ID CSL ID I Buer SGD WLS1 WL1 WL0 SGS Source-line age uer I Bu 8 16 ID CSL ID I Buer age uer 2 I lane Bu 8 16 Takeuchi ISSCC Takeuchi 2006 144-145 ISSCC 2006 144-145 ow decoder ow decoder 2 lane 43n NAND 43n NAND All-Bitline All-Bitline Architecture Architecture CLMN LGIC CLMN LGIC SENSE AMS DATA SENSE LATCES AMS DATA LATCES SA SA SA SA SA AA BITLINES SA SA W DECDE AA BITLINES SENSE AMS DATA SENSE LATCES AMS DATA LATCES CLMN LGIC CLMN LGIC W DECDE Cernea ISSCC Cernea 2008 420-421 ISSCC 2008 420-421 anda ISSCC 2008 anda 430-431 ISSCC 2008 430-431 SA 図 -4 ブロック コピー 図 -6 Alternate-Bitline Architecture と All-Bitline Architecture ステップ 1 ステップ 2 ステップ3 ステップ4 ld lock ld lock ld lock ld lock age i age i1 Cell read New lock New lock Cell read New lock New lock Cell rogra age uer NAND controller age uer Data-out ECC NAND controller age uer NAND controller age uer Data-out ECC NAND controller 図 -5 インテリジェントブ ロック コピー 100ms SSD 1 Intelligent Page Copy 2 図 -5 NAND NAND Intelligent Page Copy -5 1 4 4 1 NAND 2 3 4 NAND NAND NAND NAND 30% 43nm NAND All-Bitline Architecture 3 図 -6 Alternate-Bitline Architecture 2 1092
表 -3 消 費 電 流 All-Bitline Architecture -6 2 2 図 -7 フラッシュメモリの 動 作 * SSDの 消 費 電 流 SSD HDD NAND 3.3V SSDHDD 表 -3 SSD HDD NAND SLCMLC 30mA 4 120mA SSD DRAM 100mA SSD 220mA HDD 300mA SSD HDD NAND 4 NAND 5 NAND 1 3 NAND NAND NAND SSD NAND 3 NAND 2 NAND 20 6 NAND 4 5 2 SSD 3 SSD 250mA 2 SSD 220mA HDD 300mA 4 4 70nm 0.6M 7 SSD 40M 60 SSD 2A 4 SSD NAND 10 NAND * SSD の 信 頼 性 NAND Fowler-Nordheim 図 -7 Fowler-Nordheim 1093
解 フラッシュメモリの 最 新 技 術 動 向 SSDへの 応 用 SILCStress Induced Leakage Current) NAND MLC 1 SLC 10 SSD * ECC(Error Correcting Code: 誤 り 訂 正 ) NAND DRAM NAND NAND ECC ECC HDD ECC HDD SSD HDD NAND BCHBose Chaudhum Hocquenghem Code USB 512 4 8 ECC NAND 2 3 NAND SSD NAND SSD ECC 8 *ウェア レべリング SSD 64G SSD 2G 8G 2 5 SSD 2G 8G 365 5 64G 60 230 NAND 1 10 SSD NAND NAND OS NAND SSD NAND NAND 2 SSD OS 1094
図 -8 SSDに 対 するOS の 最 適 化 SSD OS Windows OS HDD OS SSD OS SSD SLC MLC SSD SSD * SLC/MLC コンボ 書 き 込 みディスターブ -2 NAND HDD NAND HDD NAND HDD HDD NAND SSD SSD SLC MLCSLC 2 3 4 MLC SLC/MLC SSD MLC SLC MLC SLC MLC SSD 2 MLC SSD SLC SSD 3 MLC SLC/MLC 2 SLC 4 SSD HDD NAND 4 SSD OS 4 4 ROM 4 SLC MLC SSD SLC MLC OS SSD SLC2 3 4 SSD NAND OS OS SSD 4 1OS 2OS SSD 3 OS SSD 4SSD *セクタサイズの 最 適 化 NAND 4K 8K 図 -8 1095
解 フラッシュメモリの 最 新 技 術 動 向 SSDへの 応 用 GSL 0V WL0 20V -12V Vth V 25 20 15 10 h+ e- 05 00 80 90 100 110 120 130 140 150 WL0-GSL ace length n D Lee NVSMW 2006 31-33 図 -9 GIDL による 書 き 込 みディスターブ ページ 図 -10 1 セクタの 書 き 込 み 1セクタの 書 き 込 み ページ サイズ -8 Cell A Cell A 0V 18V Cell B 2.5V 2.5V Cell B 18V 10V Cell B 8V Cell B Cell C 10V ページの80の ムダに 70nm 図 -9 GIDL Gate Induced Drain Leakage 9-8 Cell B -9 NAND GIDL GIDL GIDL GIDL LSI GIDL NAND 10 NAND OS 512 NAND NAND 1 512 80% 図 -10 NAND SSD SSD 4 NAND NAND 32K 64K 図 -11 NAND 1096
0000 アプリーシン フトェア e e e 9000 8000 000 000 000 4000 000 2000 000 NN p e e e e 0 2 20 0 NN l eo p Sフイル システム Enhanced Write Filter ロレル ドライ 0 0 40 0 80 00 20 40 0 80 200 220 240 20 e le SSD 図 -11 ページサイズのトレンド 図 -12 Enhanced Write Filter SSD 128K 256K OS 512 HDD HDD IDEMAInternational Disk Drive, Equipment, and Materials Association 4K Long Block Data sector standard Windows Vista SSD NAND SSD OS * SSD への 書 き 込 み 回 数 の 削 減 SSD OS DRAM SSD NAND DRAM SSD Microsoft OS Windows Embedded Enhanced Write Filter Enhanced Write Filter SSD OS DRAM SSD 図 -12SSD * SSD の 不 良 予 知 SSD SMARTSelf-Monitoring, Analysis and Reporting Technology SMART HDD HDD SSD NAND SMART SMART NAND SSD SSD まとめ SLC1 1 NAND SSD HDD SSD HDD MLC1 2 50nm 2 MLC SSD 1097
解 フラッシュメモリの 最 新 技 術 動 向 SSDへの 応 用 NAND PC NAND ECC SLC/MLC OS 参 考 文 献 1Takeuchi, K. : NAND Successful as a Media for SSD, ISSCC Tutorial, T7 (2008). 2Takeuchi, K., et al. : A 56nm CMOS 99mm 2 8Gb Multi-level NAND Flash Memory with 10Mbyte/sec Program Throughput, ISSCC, pp.144-145 (2006). 3Kanda, K., et al. : A 120mm 2 16Gb 4-MLC NAND Flash Memory with 43nm CMOS Technology, ISSCCpp.430-431 (2008). 4) SSD pp.67-77 (2008.4.21) 5Takeuchi, K. : Novel Co-design of NAND Flash Memory and NAND Flash Controller Circuits for Sub-30nm Low-Power High-Speed Solid-State Drives (SSD), Symposium on VLSI Circuits, pp.124-125 (2008). 6Li, Y., et al. : A 16Gb 3b/cell NAND Flash Memory in 56nm with 8MB/s Write Rate, ISSCC, pp.506-507 (2008). 7Shibata, N., et al. : A 70nm 16Gb 16-level-cell NAND Flash Memory, Symposium on VLSI Circuits, pp.190-191 (2007). 8 NAND SSD 2008 9Lee, J. D., et al. : A New Programming Disturbance Phenomenon in NAND Flash Memory by Source/Drain Hot- Electrons Generated by GIDL Current, NVSMW, pp.31-33 (2006). 10Sakai, S., et al. : Highly Scalable Fe (Ferroelectric)-NAND Cell with MFIS (Metal-Ferroelectric-Insulator-Semiconductor) Structure for Sub-10nm Tera-Bit Capacity NAND Flash Memories, NVSMW, pp.103-104 (2008). 20 7 19 竹 内 健 takeuchi@lsi.t.u-tokyo.ac.jp 1993 年 から 2007 年 まで 東 芝 にて NAND 型 フラッシュメモリの 研 究 開 発 に 従 事 し, 世 界 初 の 64M,256M,512M,1G,2G,16G NAND の 商 品 化 に 成 功. 現 在 は 東 京 大 学 にてポスト NAND の 新 規 メ モリや, 低 電 力 VLSI 回 路 システムの 研 究 を 行 っている. 登 録 特 許 は 米 国 特 許 80 件 を 含 む 世 界 で 150 件.ISSCC2007 にて Takuo Sugano Award 受 賞.ISSCC プログラム 委 員. 1098