Common Industrial Protocol (CIP) Network Applications of CIP Vineet Roy, EtherNet/IP EtherNet/Industrial Protocol 30 IT IEEE 802.3 EtherNet/IP IEEE 802.3 TCP/ IP EtherNet/IP 2001 EtherNet/IP The EtherNet/IP Specification Open DeviceNet Vendor Association, Inc. ODVA TI Sitara EtherNet/IP EtherNet/IP Common Industrial Protocol CIP EtherNet/IP IEEE 802.3 CIP CIP CIP DeviceNet ControlNet CompoNet 1 CIP 4 CIP Motion Motor Control Originator Services for Modbus Device Integration TCP/UDP Internet Protocol Ethernet CSMA/CD Ethernet Physical Layer EtherNet/IP CompoNet ControlNet DeviceNet 図 1:DeviceNet CompoNet および ControlNet は Ether Net/IP と同じ CIP アプリケーション層を共有 EtherNet/IP Transducer CIP CIP CompoNet Network and Transport CompoNet Time Slot CompoNet Physical Layer I/O Object Library (Communications, Applications, Time Synchronization) Data Management Services Explicit and I/O Messages Connection Management, Routing Other ControlNet Network and Transport ControlNet CTDMA ControlNet Physical Layer Semiconductor CIP Safety Safety Object Library Safety Services and Messages DeviceNet Network and Transport CAN CDMA/NBA DeviceNet Physical Layer
2 Texas Instruments CIP CIP I/O 2 EtherNet/IP IEEE 802.3 TCP/IP CIP EtherNet/IP TCP/IP EtherNet/IP 1 図 2:CIP はイーサネットやインターネット プロトコルに完全対応することでマルチプロトコル サポートを実現 CIP CIP CIP CIP EtherNet/IP CIP TCP/IP 3 CIP 3
Texas Instruments 3 EtherNet/IP IP Assembly Object Identity Object Application Specific Object(s) Communication Objects/Services TCP/IP Interface Object Parameter Object Ethernet Link Object Legend Required Optional TCP/UDP/IP Ethernet 802.3 Network 図 3: この C I P オブジェクト モデルの概略図では サービスのオブジェクトが必須 ( 灰色 ) かオプション ( 青色 ) かを色分けして表示 CIP ID 1 ID ID ID CIP CIP CIP 3 ID CIP
4 Texas Instruments EtherNet/IP 1 EtherNet/IP 2 Explicit Implicit I/O Typical Use CIP Message Type CIP Communication Relationship Transport Protocol Communication Type Typical Use Example Explicit Connected or unconnected TCP/IP Request/reply transactions Non-time-critical information data Read/write configuration parameters Implicit Connected UDP/IP I/O data transfers Real-time I/O data Real-time control data from a remote I/O device 表 1. 通信の種類 / / HM EtherNet/IP TCP CIP I/O 2 CIP EtherNet/IP EtherNet/IP 4 / HMI PC Linux I/O I/O I/O I/O I/O
Texas Instruments 5 I/O I/O PLC PLC I/O PLC HMI I/O I/O I/O I/O 4 No I/O Data I/O Server I/O Client / EtherNet/IP 4 CIP Minimum 図 4:EtherNet/IP 通信の種類とデバイスの分類 /
6 Texas Instruments OSI EtherNet/IP OSI Open Systems Interconnection CIP CIP IEEE 802.3 EtherNet/IP CSMA/CD EtherNet/IP TCP/IP TCP/IP IEEE CIP TCP/IP EtherNet/IP TCP/IP EtherNet/IP UDP I/O I/O UDP UDP CIP EtherNet/IP 2 EtherNet/IP TCP/IP EtherNet/IP I/O
Texas Instruments 7 EtherNet/IP EtherNet/IP 5 OSI 4 Application CIP Object TCP UDP IP Frames EtherNet/IP MAC Application (Stack) Session/Transport Network Datalink 図 5:EtherNet/IP ノード Physical EtherNet/IP 100Mbit/s MAC ASIC FPGA 3 1 TCP/IP UDP/IP EtherNet/IP EtherNet/IP CPU EtherNet/IP EtherNet/IP 3 100 FPGA ASIC 6 Digital I/O EtherNet/IP ASIC / FPGA EtherNet/IP 図 6: 基本的なデジタル I/O の EtherNet/IP ノード ASIC FPGA 7 EtherNet/IP I/O
8 Texas Instruments Processor EtherNet/IP ASIC / FPGA EtherNet/IP hernet/ip 図 7:ASIC with と外部プロセッサを備えた ASIC and external processor EtherNet/IP EtherNet/IP 3 EtherNet/ IP CPU 1 8 FPGA FPGA 1 FPGA ASIC EtherNet/IP FPGA FPGA ARM /Proprietary Processor EtherNet/IP ASIC / FPGA EtherNet/IP 図 8: 内蔵 EtherNet/IP とプロセッサ EtherNet/IP TI EtherNet/IP Sitara AM335x ARM Cortex -A8 Sitara AM437x ARM Cortex-A9 EtherNet/IP Sitara AM33x AM437x MII PRU EtherNet/IP TI EtherNet/IP AM335x MAC PRU EtherNet/IP EtherNet/IP 7 ARM EtherNet/IP Sitara EtherNet/IP DLR PTP/1588 PRU ARM TI TLK110 TI Sitara EtherNet/IP TLK110 MII TLK110
Texas Instruments 9 Sitara Sitara AM335x AM437x ARM Cortex-A8 ARM Cortex-A9 RISC Sitara 300MHz 1GHz AM335x AM437x EtherNet/IP AM335x 1 PRU 2 AM437x 2 PRU 4 Sitara AM335x AM437x 9 10 www.ti.com/am335x www. ti.com/am437x 45 nm ARM Cortex -A8 Up to 1 GHz* 32K/32K L1 Graphics AccelerationPac SGX530 256K L2 w/ ECC LCD Controller 64K RAM 24-Bit LCD Cont. Touch Screen Controller (1) 64KB L3 Shared RAM LPDDR1/DDR2/ DDR3/DDR3L System Services EDMA JTAG/ETB Timers 8 WDT RTC PRU Industrial Communication Subsystem EtherCAT, PROFINET, EtherNet/IP Security AccelerationPac Crypto 12-Bit ADC (1) EMAC 2-Port w/ Switch 10/100/1G w/ 1588 USB2 OTG + 2 Connectivity and I/Os CAN 2 PWM 3 ecap/ eqep 3 SPI 2 2 I C 3 McASP 2 GPIO UART 6 NAND/ NOR (16-Bit ECC) MMC/ SD/SDIO 3 *800MHz/1GHz は 15 15 * 800 MHz パッケージでのみ使用可能 / 1 GHz only available on 15 15 13 13 package. パッケージでは 最大 13 13 package 600MHz suppo までサポートします (1)TSCを使用すると 使用できる ADC チャネルが制限されます 図 9:TI の Sitara AM335x ARM Cortex -A8 プロセッサのブロック図 ARM Cortex -A9 800 MHz, 1 GHz 32K/32K L1 256K L2/L3 64K RAM Graphics Acceleration SGX530 Display Subsystem 24-Bit LCD Touch Screen Controller Processing Overlay, Resizing, Color Space Conversion, etc. 45 nm Quad-Core PRU-ICSS Industrial Communication Subsystem EtherCAT, PROFINET, EtherNet/IP + Motor feedback protocols + Sigma Delta 256KB L3 Shared RAM Security 32-Bit AccelerationPac LPDDR2/DDR3/DDR3L Crypto, Secure Boot System Services Simple Pwr Seq EDMA Debug 12 Timers SyncTimer 32K WDT RTC 2 12-Bit ADCs EMAC 2-Port Switch 10/100/1G w/ 1588 QSPI Camera I/F (2 Parallel) USB2 OTG + 2 Connectivity and I/Os CAN 2 PWM 6 ecap/ eqep 3 SPI 5 HDQ 2 I C 3 McASP 2 GPIO UART 6 NAND/ NOR (16-Bit ECC) 3 MMC/ SD/SDIO (1)TSC を使用すると 1 つの ADC で使用できるチャネルが制限されます (2) 最大クロック :LPDDR2=266MHz DDR3=400MHz 図 10:TI の Sitara AM437x ARM Cortex-A9 プロセッサのブロック図
10 Texas Instruments EtherNet/IP 11 TI Sitara EtherNet/IP 3 1 PRU 2 2 ARM EtherNet/IP 3 TI AM335x Processor Industrial Application Ethernet Application Layer 7 Application EtherNet/IP Slave Stack Hardware Adaptation Layer NDK (TCP/IP Stack) ARM EtherNet/IP and Switch Driver APIs PRU Subsystem Driver (API) PRU Firmware PRU Subsystem with 2 MII PRU Subsystem Layer 2 Data Link Layer 1 Physical Ethernet TLK110 図 11:EtherNet/IP スレーブのソフトウェア アーキテクチャ TI Sitara AM335x EtherNet/IP 12 EtherNet/IP Sitara PRU MAC PRU 2 2 PRU 1 RX/TX PRU TI ICSS PRU ARM
Texas Instruments 11 EtherNet/IP Slave Stack PRU Subsystem Driver / Host API PRU0 RX0 / TX1 DLR PTP/1588 EIP Regs Events Shared Memory Digital I/O PRU1 RX1 / TX0 DLR PTP/1588 RX0 TX1 RX1 TX0 Hardware Interfaces MII, MDIO, Digital I/O architecture 図 12: ファームウェアのアーキテクチャ DLR PTP/1588 EtherNet/IP 2 2 Device Level Ring DLR PTP/1588 IEEE Sitara PRU PRU PRU DLR PTP/1588 ARM TI EtherNet/IP Sitara AM335x TI TLK110 2 s EtherNet/IP EtherNet/IP TI Sitara EtherNet/IP EtherNet/ IP Sitara SDKEtherNet/IP API EtherNet/IP SDK EtherNet/IP TI Sitara ARM EtherNet/IP TI 2
12 Texas Instruments Product AM335x AM437x TLK110 TPS65910 Description ARM Cortex -A8 32-bit processor available in three speed grades. Integrated EtherNet/IP slave/master and other industrial Ethernet standards such as EtherCAT, PROFINET as well as Fieldbus standards such as PROFIBUS and CANopen. ARM Cortex-A9 32-bit processor available in speeds grades up to 1 GHz Ethernet optimized for high-performance industrial Ethernet such as PROFINET. Advanced low-footprint power management solution for Sitara processors. 表 2.EtherNet/IP 実装のための TI デバイス EtherNet/IP TI TI TI EtherNet/IP EtherNet/IP EtherNet/IP TI Sitara AM335x AM437x TI EtherNet/IP Sitara AM335x TI EtherCAT PROFINET PROFIBUS CAN RS-485 TI TI E2E EtherNet/IP ご注意 : 本資料に記載された製品 サービスにつきましては予告なしにご提供の中止または仕様の変更をする場合がありますので 本資料に記載された情報が最新のものであることをご確認の上ご注文下さいますようお願い致します TI は製品の使用用途に関する援助 お客様の製品もしくはその設計 ソフトウェアの性能 または特許侵害に対して責任を負うものではありません また 他社の製品 サーピスに関する情報を記載していても TI がその他社製品を承認あるいは保証することにはなりません * プラットフォーム バー E2E Sitara は テキサス インスツルメンツの商標です * すべての商標および登録商標はそれぞれの所有者に帰属します JAJY030
IMPORTANT NOTICE