システムLSIとアーキテクチャ技術　（part　II：オンチップ並列　　　　　　　　　　　アーキテクチャ）

Size: px

Start display at page:

Download "システムLSIとアーキテクチャ技術　（part　II：オンチップ並列　　　　　　　　　　　アーキテクチャ）"

はすななつ
5 years ago
Views:

1 今までは CPU の設計に注力して来ましたこれからしばらくコンピュータの記憶システムについて紹介します 1

2 コンピュータの記憶システムに必要なことは容量とアクセスの高速性です簡単に言えば膨大な記憶容量を持っていて瞬時に読み書きできるメモリが理想のメモリですしかし残念なことに容量の大きいすなわちビット単価の安いメモリは遅く高速なメモリほど容量が小さいですではお金が無限にあるとして高速なメモリを山ほどそろえれば大容量で高速なメモリができるのでしょうか? これは実際にはうまく行きません高速なメモリをたくさんならべて一つのメモリにする段階で遅くなってしまうのですそれよりもっと良い方法はアクセスの局所性 (Locality) を用いる方法ですアクセス局所性には時間的局所性 (Temporal Locality) と空間的局所性 (Special Locality) があります時間的局所性は一度アクセスされたアドレスは近いうちにまたアクセスされるというもので空間的局所性は一度アクセスされたアドレスに近い場所が再びアクセスされるというものです両者は関係を持ちつつ微妙に違っています 2

時間的空間的な局所性がある場合頻繁にアクセスされるデータは近くのアドレスに固まっているはずですこれを利用して高速小容量のメモリであるほど CPU の近くに置き低速大容量のメモリであるほど CPU の遠くに置き階層構造を作ります良く使うデータ ( 命令も ) を入れておく高速小容量のメモリのことをキャッシュと呼びますキャッシュ上にあれば CPU は高速にデータを読み書きできます

3 時間的空間的な局所性がある場合頻繁にアクセスされるデータは近くのアドレスに固まっているはずですこれを利用して高速小容量のメモリであるほど CPU の近くに置き低速大容量のメモリであるほど CPU の遠くに置き階層構造を作ります良く使うデータ ( 命令も ) を入れておく高速小容量のメモリのことをキャッシュと呼びますキャッシュ上にあれば CPU は高速にデータを読み書きできますキャッシュ上になければ次のレベルのメモリに取りに行きます最も CPU に近いキャッシュは CPU と同じチップ内に置かれており L1 キャッシュと呼びます CPU はできれば 1 クロックでダメでも数クロックで L1 キャッシュにアクセスしますこれにはずれたら次のレベルである L2 キャッシュに取りに行きます最近の CPU は L2,L3 までチップ内に入れておく場合が多いですこれにはずれると次のレベルはオンボードキャッシュですこれはボード上の SRAM(Static RAM) を使いますこれにはずれると主記憶にデータを取りに行きます主記憶には DRAM(Dynamic RAM) が使われますここまではソフトウェアには見えない ( トランスペアレント ) 構造になっています主記憶中にデータがない場合補助記憶に取りに行きますがこれは OS が管理するのが普通です補助記憶は伝統的にディスクが使われていますが最近は NAND 型のフラッシュメモリも増えています 3

4 メモリシステムを理解するためには使われるメモリの性質を理解することが必須ですしかしこれはこの授業の範囲ではなく電子回路基礎で紹介していますしかし履修していない人も居ると思いますし要点だけ復習しておきましょう半導体メモリは RAM と ROM に分類されます RAM と ROM は本来の意味とはかなり違った使い方をされています RAM は Random Access Memory の略でアドレスに関わらずアクセスの方法と時間が同じものを指します ROM は Read Only Memory の略で読み出し専用メモリの意味ですしかし最近では RAM は揮発性メモリつまり電源を切るとデータが消えてしまうメモリ ROM は不揮発性メモリすなわち電源を切ってもデータが消えないメモリの意味に使われます 4

5 RAM の容量はアドレスの本数を n 一つのアドレスに保持できるデータの幅を w とすると 2 の n 乗 w になります w はたいてい 1 2 4,8,16 など 2 の k 乗になるので全体は 2 の階乗になりますメモリの容量は膨大なので皆さんはこれに慣れる必要があります 2 の 10 乗が 1K 2 の 20 乗が 1M 2 の 30 乗が 1 G というのだけは覚え易いのでぜひ覚えてください 5

6 ではまず SRAM すなわち Static RAM を紹介しましょう古典的な SRAM はクロックを持たない非同期式で現在でも低電力用に使われています一方コンピュータのキャッシュメモリ ( 計算機構成で紹介します ) など高速読み書きが必要な用途には連続転送機能を強化した同期式 SRAM(SSRAM) が用いられますチップ当たり 8Mbit から 64Mbit 程度までを格納することができ基板の表面に高密度実装するため TSOP や BGA などのパッケージに入っています 6

7 では次に DRAM すなわち Dynamic RAM を紹介しますラッチの状態で記憶を行う SRAM に対して DRAM は半導体内部のコンデンサ内に電荷が蓄えられているかどうかによって情報を記憶しますコンデンサの中の電荷を扱うため一定の間隔で充電をしなおすリフレッシュ比較用コンデンサを充電するプリチャージなどが必要で使い難いですその代わりチップ当たりの容量は SRAM のほぼ 4 倍あり大容量の記憶が可能です最近は同期型 DRAM の普及により連続転送は高速に行うことができるようになりました 7

8 すなわち DRAM はカードの形で売られますこの図は 1G バイトのカードの一例です最近は 1 つのカード上に 4G バイトから 8G バイトの容量が搭載されています 8

9 DRAM はコンピュータの主記憶として使われますのでキャッシュとの間で高速なブロック転送能力が必要とされます DRAM は一行読んでくるのは時間が掛かりますが読んできた行内で連続してデータを転送するならば高速に行うことができますチップ内部に何個か独立したブロックを設けておけばとぎれなく連続データを供給することができますこのためには転送用のクロックを設けてこれに同期して転送するのが適していますそこでクロックに同期して転送を行う同期式 DRAM というのが表れました同期式 DRAM では今までの DRAM の CS,RAS,CAS,WE などの制御端子はセットとしてコマンドとして与えるようにしましたこれが同期式 DRAM Synchronous DRAM(SDRAM) です 9

10 初期の SDRAM のタイミングチャートを示しますクロックに同期して ACT( Activation) コマンドを与えると同時に行アドレスを与えます次に Read コマンドと共に列アドレスを与え 1 クロック置いてデータが順番に読み出されます最初のデータが 1 個読み出されるまでは時間が掛かりますが一度データ転送が始まれば次々とデータを送ることができます 10

11 コンピュータの CPU( 中央処理装置 ) の性能向上はとどまることを知らず SDRAM の転送性能もすぐに足りなくなりましたこのためクロックの立ち上がり立下りの両方のエッジを使って倍の転送レートを実現する方法が登場しましたこれは Double Data Rate (DDR) SDRAM と呼びます 11

12 DDR-SDRAM はコマンドとアドレスの与え方は SDR とほぼ同じ ( コマンドは種類が増えています ) ですがクロックとクロックの反転の両方を与えます ( 差動クロックと呼びます ) クロック周波数も上がり転送能力は大幅に向上しました 12

では DRAM をまとめましょうクロックの両エッジを使った DDR-SDRAM はよりクロック周波数を高めて動作電圧を下げた DDR2 に置き換わりさらに DDR-3 が現在もっとも良く使われますこれは 800MHz の両エッジでデータの転送を行いますさらにこの上の版である DDR-4 が登場しています一方 DRAM チップを三次元的に積層した HMC(Hybrid Memory

13 では DRAM をまとめましょうクロックの両エッジを使った DDR-SDRAM はよりクロック周波数を高めて動作電圧を下げた DDR2 に置き換わりさらに DDR-3 が現在もっとも良く使われますこれは 800MHz の両エッジでデータの転送を行いますさらにこの上の版である DDR-4 が登場しています一方 DRAM チップを三次元的に積層した HMC(Hybrid Memory Cube) も登場し今後どのような方式がメジャーになるか目が離せないところですこの辺は様々なコンピュータに搭載できなければならないので標準化が重要です基本的な動作原理は DDR2-4 は同じなのですが電気的な仕様や動作周波数が違ってくるのですちなみにこのような高速の DRAM に接続を行う制御回路を作るのは大変でここには以前紹介した IP を使います DRAM に代わる新しい記憶素子として FeRAM や MRAM などが開発されていますがまだ広く使われるには至っていません今後しばらくは DRAM の重要性は落ちることはないようです 13

14 電気的消去可能なメモリの中に小型化を行うため選択ゲートを用いずブロック単位の消去を行うのがフラッシュメモリですフラッシュメモリには現在には様々な方法があり大きく NOR 型 NAND 型に分かれています NOR 型は高速消去可能で単独データの読み出しが可能で消去も高速です読み出しはほとんど SRAM と同じように使うことができますこれはボード上に搭載して電源を切っても消えないデータ (FPGA の構成情報など来週やります ) を保存しておくために使います一方で NAND 型は連続読み出しになり消去はミリ秒近く掛かりますしかし容量は大きく SD メモリカード SDHC メモリカードなど大量のデータを蓄えておくときに使いますみなさんが最も良く使うのはこのメモリだと思います 14

15 NAND 型のフラッシュメモリのうちの大容量なものを使って作ったコンピュータ用の記憶装置を SSD と呼び次のページの HDD(Hard Disk Drive) と区別します SSD は HDD に比べて小型でカード状になっており高速です PC やサーバーに接続して補助記憶として使います HDD に従来から用いられた ATA や SCSI のバスに接続するものと PCIe に直接接続するもの拡張用のバス NVMe を使うものがあります 15

最近は SSD に押されてきているとはいえまだまだビッグデータ記憶の主力として活躍しているのがディスク装置ですディスクは磁気を塗布した円板で表面上に磁気の形でデータを蓄えますすなわちディスクは電気的記憶媒体ではなく磁気的記憶媒体ですデータは一万から 5 万ある円周上に蓄えられこの一周をトラックと呼びます ( 陸上競技と同じです ) トラックは 100~500 個程度の

16 最近は SSD に押されてきているとはいえまだまだビッグデータ記憶の主力として活躍しているのがディスク装置ですディスクは磁気を塗布した円板で表面上に磁気の形でデータを蓄えますすなわちディスクは電気的記憶媒体ではなく磁気的記憶媒体ですデータは一万から 5 万ある円周上に蓄えられこの一周をトラックと呼びます ( 陸上競技と同じです ) トラックは 100~500 個程度の 512B に分割したアクセスの単位に分割されますこれをセクタと呼びます各セクタにはセクタ番号と誤り訂正符号付きのデータが含まれて居ますディスクは磁気的な記憶なので読み書きするためには磁気電気変換を行う必要がありますこれを行うのがヘッドですヘッドを伸び縮みさせ円板を回転させることによりヘッドを読み書きしようとするデータの上に持ってきてデータを読んだり書いたりします容量を大きくし性能を上げるため複数の円板を同軸上に回して複数のヘッダでアクセスする方法が一般的です一時期にヘッドの下にある全てのトラックをまとめてシリンダと呼びます 100GB-1TB という大量のデータを記憶できますが読み書きの時間は遅く部分的に壊れ易い問題点があります 16

17 ディスク技術は古い歴史を持ちますがまだまだ発達を止めていません円板の直径は 2.5 から 3.5 インチでヘッド数は 2 から 4 が一般的です容量も 100GB から数 TB に及びます平均ディスクアクセス時間は平均シーク時間 ( ヘッドを動かす時間 )+ 平均回転待ち時間 + 転送時間となり数ミリ秒くらいになりますただし最近のディスクはこの時間を減らすように良く用いるデータを蓄えておくなど色々工夫していますこのためアクセス時間は時と場合に依るようになっていますディスクをコンピュータに繋ぐには ATA や SCSI などと呼ばれるバスで繋ぎます 17

18 ではメモリの基本がわかったところでキャッシュの話をしましょうキャッシュとは頻繁にアクセスされるデータ ( 命令もデータの一種と考える ) を入れておく小規模高速なメモリを指します小銭の Cash ではなく Cache( 貴重なものを入れておく小物入れ ) なのでご注意くださいこの言葉はコンピュータの世界で大変有名になったので IT 機器の色々なところで使われるようになりましたディスクキャッシュやページキャッシュとかがこの例ですキャッシュ上にデータが存在する場合はヒットと呼びはずれるとミスヒット ( ミス ) と呼びますミスヒットしたら下のメモリ階層から持ってきて入れ替えますこの処理をリプレイスと呼びますキャッシュを理解するには三つのポイントがあります一つはマッピングです主記憶とキャッシュのアドレスを高速に対応付ける方法です二つ目は書き込みポリシー三つ目はリプレイスポリシーですこれを順に紹介しましょう 18

19 CPU からアドレスが出力されますこれを見てキャッシュ上にあるのかないのか? あるならばどこにあるのか? を高速に判定して読み書きを行う必要がありますこのためメモリ上のデータをキャッシュ上のどこに置くかその割付を行わなければならないですまず Byte やワード単位に割り付けるのは効率が悪いので一定の連続アドレスをブロック ( ライン ) として管理の単位としますこのブロックサイズは 8 バイトから 128 バイト程度ですここでは 8byte を使いますブロック単位で扱うことで局所性の利点を生かして管理コストを下げることができますではこのブロックをどのように割り付ければ良いでしょうか? 基本的に非常な考え方を使います順番にブロックを割り付けて行って一周したら元に戻りますちなみに以後メモリもキャッシュも全ては 2 の x 乗の世界であると考えます 19

ではここで大変簡単な例を示しましょうブロックを 8byte とし主記憶は 1024byte=128 ブロックキャッシュは 64byte=8 ブロックと仮定しますキャッシュは 0-7 までブロックがあります主記憶の 0-127 までのブロックをキャッシュの 0-7 までのブロックに対して最初から順に割り付けます 8 つ割り付けると先頭に戻って再び割付を始めますこのようにすると

20 ではここで大変簡単な例を示しましょうブロックを 8byte とし主記憶は 1024byte=128 ブロックキャッシュは 64byte=8 ブロックと仮定しますキャッシュは 0-7 までブロックがあります主記憶のまでのブロックをキャッシュの 0-7 までのブロックに対して最初から順に割り付けます 8 つ割り付けると先頭に戻って再び割付を始めますこのようにすると CPU のアドレスは下から 3 ビット分はブロック内のどの byte を指定するかを示すアドレスになりますこれをブロック内アドレスと呼びキャッシュと主記憶とのマッピングとは関係なくなります次の 3 ビットはキャッシュの 0-7 までのどこの場所にブロックが割り当てられるかを示しますここが 101 ならば 5 番目に割り付けられるのですこの部分のビットをインデックスと呼びます残りの部分はキャッシュに入ってしまったブロックを識別するのに使うことができるためタグ ( キー ) と呼びます 20

21 ではこのブロックを管理するための機構を考えましょうそれぞれのキャッシュの場所にどのブロックが入っているかはタグで識別されますキャッシュブロック数と同じ深さのメモリを用意し対応する場所のタグをたくわえますこのメモリをタグメモリとかキャッシュディレクトリと呼びますこの図の例ではキャッシュの位置 2=010 に主記憶のブロックが蓄えられていますブロックの蓄えられる位置は下の 3 ビットで示されますのでブロック自体を識別するのはタグの部分であり 0011 ですこれがキャッシュディレクトリに蓄えられています CPU からアドレスが出てくるとこのうちインデックス部分の 010 でキャッシュディレクトリとキャッシュを同時にアクセスしますキャッシュディレクトリからはこの位置 2 に入っているブロック番号である 0011 が読み出されますこれを CPU のアドレスのタグ部と比較しますこれが等しければキャッシュ上に CPU から出てきたアドレスに相当するブロックが存在することが分かりますヒットしたのですなので読み出したデータを CPU に渡してやりますこの方法がキャッシュの基本でダイレクトマップ方式と呼びます 21

22 今度は CPU がブロックをアクセスした場合を示しますスライドが PDF なので見難いかもしれませんが前ページ同様まず 0011 が読み出されますところがこれは CPU からのタグ 0000 と違っていますこのためミスヒットと判定されますこの場合主記憶からブロックが読み出されこれがキャッシュの 010 の場所にコピーされますこの操作をリプレイスと呼びます終了後タグメモリの内容も 0000 に書き直しますそれからキャッシュからデータを読み出して CPU に送りますダイレクトマップ方式では主記憶のブロックがキャッシュ上に置かれる位置がインデックスによってただ一つに決まりますこの場合ブロックとは同じインデックス 010 を持つためキャッシュ上で共存できませんキャッシュの容量に余裕があってもインデックスが競合することで起こすミスのことを競合ミス (Conflict Miss) と呼びます 22

23 インデックスの競合を緩和するためキャッシュを二つに折りたたみブロック二つを一つのセットと考えます上の図では 00 01,10,11 の 4 つのセットを持ちますまた上の図のそれぞれの行のことをウェイと呼びますこの場合 2 つウェイを持っていることから 2 ウェイセットアソシアティブキャッシュと呼びますこの場合主記憶の各ブロックはセットに対して割り付けますダイレクトマップ同様に 00 から順に割り当てていって 11 まで来たら最初に戻りますすなわちこの場合インデックスはブロック内アドレスを除いた下位ビットになり残りの 5 ビットがタグになります 23

24 2 ウェイセットアソシアティブキャッシュを実現するためにはキャッシュディレクトリを 2 組持ちそれぞれのウェイに対応させますダイレクトマップ同様にインデックスでキャッシュディレクトリとキャッシュを同時に参照し CPU からのアドレスとディレクトリから読み出したタグを比較しますこの操作は二つのウェイに対して並列に行われますので時間が増えるわけではありませんこのうちヒットした場合についてヒットした方から読み出したデータを CPU に送ります 24

25 ここでダイレクトマップ同様のブロックに対してアクセスがあった場合はどうでしょうか? 上の図に示すように両方のキャッシュブロックはキャッシュ上で共存することができます両方のディレクトリを同時に検索して CPU からのアドレスのタグ部と比較しますヒットした方があれば読み出されたデータが CPU に送られますこのことで競合ミス (Conflict Miss) が減ります 2 ウェイセットアソシアティブキャッシュは二つのディレクトリを同時に参照するのでダイレクトマップと比べて極端に遅延時間が増えるわけではありませんがデータを選ぶマルチプレクサ分は増えますまた比較器などのコストも増加します 25

Way 数が倍になると割付可能な場所が倍になります一方で割り付ける対象のブロック数も倍になりますこれを椅子取りゲームにたとえると前のページの例はダイレクトマップが 1 個の椅子を 16 人のライバルで取り合うのに対して 2 ウェイは椅子の数は倍の 2 になるがライバルの数も 32 人になってしまいますこれだと状況があまり改善されないように見えますしかし

26 Way 数が倍になると割付可能な場所が倍になります一方で割り付ける対象のブロック数も倍になりますこれを椅子取りゲームにたとえると前のページの例はダイレクトマップが 1 個の椅子を 16 人のライバルで取り合うのに対して 2 ウェイは椅子の数は倍の 2 になるがライバルの数も 32 人になってしまいますこれだと状況があまり改善されないように見えますしかしライバルはインデックス分アドレスの距離が離れた所に位置していますので局所性の原則によりやる気がなくほぼ椅子は毎回確保可能な状態なのですここでたまたまやる気があるライバルが出てきた場合椅子が 1 つだと毎回戦わなければならないですが 2 つならば共存できますこれが 2 ウェイにする効果です実際後にグラフを示しますが 2 ウェイセットアソシアティブは 2 倍のサイズのダイレクトマップと同じ程度の性能が得られます 26

27 この方針を進めてウェイ数をさらに増やすことも可能ですこの図はセット数を 2 にしてウェイ数を 4 にしたものですセットは 0 か 1 のどちらかなのでこれを 1 ビットのインデックスで選びますキャッシュブロックは同じセット内の 4 つのウェイのどこにでも格納することができますディレクトリも 4 組持たせ同時に参照して比較して等しいものがあればデータをマルチプレクサにより選んで CPU に送ります 27

28 ではさらにウェイ数を増やすとどうなるでしょうか? この場合キャッシュが 8 ブロックしかないのでウェイ数を 8 まで増やすとセットは 1 つになりインデックスはなくなってしまいますこの機構では主記憶のブロックはキャッシュのどの場所に入れることも可能ですセットが一つしかないキャッシュのことをフルマップキャッシュと呼びますすなわちウェイが 1 のセットアソシアティブをダイレクトマップと呼びセットが 1 つのセットアソシアティブをフルマップと呼ぶのです一般的にはキャッシュの容量はもっと大きいのでフルマップはコストが大きすぎて現実的ではないです 28

29 ここでタグメモリの設計法をまとめましょうポイントはキャッシュに何ブロック入るか? ということです今 2 の n 乗個ブロック入るとするとインデックスは n bit となります次に主記憶内にブロックが何ブロック入るかを求めます 2 の h 乗個ブロック入るとするとタグは h-n=mbit となりますすなわちダイレクトマップでは幅 m, 深さが 2 の n 乗のタグメモリが必要になることがわかります 2 ウェイセットアソシアティブではインデックスが 1 ビット減り深さが半分となり幅は 1 ビット増えたディレクトリが 2 組必要になります以降ウェイ数が倍になる度にインデックスが 1 ビット減り深さは半分に幅は 1 ビット増えたディレクトリが倍必要になります 29

30 ではシミュレーションをやってみて様子を見ましょう 30

31 先ほどの式がどの程度正確かどうかは疑問の余地があるとはいえキャッシュの性能がミス率とミスペナルティによって決まることは間違いないですすなわちキャッシュの性能を上げるにはミス率を減らすかミスペナルティを小さくすれば良いのですまずミスについて検討しましょうミスは容量ミス競合ミス初期化ミスの三つに分けて考えることができます英語の頭文字をとって 3 つの C と呼びます容量ミスはキャッシュの絶対的な容量不足により生じるミス競合 ( 衝突 ) ミスはインデックスが衝突することによって格納できなくなってしまう問題最後の初期化 (Compulsory: 強制必須という意味です ) ミスはスタート時プロセス切り替え時など最初にキャッシュにブロックを持ってくるためのミスですこれは避けることができません 31

32 このグラフはキャッシュの原因を分類したもので横軸にキャッシュ容量縦軸にミス率を取っています 1-way( ダイレクトマップ ) 2-way とウェイ数が増えていくにつれ競合ミスが減っていきますウェイ数を無限に増やしても減らすことができない部分が容量ミスになります初期化ミスは下のほうに見える非常に細い筋です下のグラフは上のグラフと同じデータですがミス率全体を 100% と考えてこの中のミスの成分を示しています 32

33 ミス率を減らすのに最も効果的な方法は容量を増やすことでこのことで容量ミス競合ミスの両方が減りますしかし容量が増えるとコストが大きくなりヒット時間が増えますさらに物理的にチップやボードに搭載できる量は制限されます次に Way 数を増やすと競合 ( 衝突 ) ミスが減ります先の図を見るとキャッシュ容量が小さいとき 2way は 2 倍の容量のダイレクトマップとほとんど同じくらいのミス率になります Way 数を増やす効果は 4,8 と大きくするほど小さくなってしまい 4 以上にしてもほとんど効果がなくなります Way 数を増やす効果はキャッシュ容量が小さいときに大きいですが逆に容量が非常に大きい場合にも不運な競合ミスを減らしてミス率を非常に小さくするために有効です前のページの図をご覧下さい Way 数を増やすと比較器やマルチプレクサのコストが大きくなりヒット時の遅延が増えますこのため 8 より大きいものはほとんど使われません最後にブロックサイズを大きくする手がありますこれについては次のページにグラフが載っています 33

34 ブロックサイズを増やすと一度に周辺のデータを取って来ることができるので局所性の原則からミス率を減らすことができますしかしキャッシュ容量自体が小さいときにブロックサイズを大きくするとインデックスが重なる可能性が増えるため競合ミスが増えてしまいますこの図はサイズをパラメータに取っているので一番小さい 4K でこの傾向がはっきり出ています 64K 以上のサイズならばブロックサイズを増やしてもミス率は上がりませんとはいえ下がることもないです 34

ブロックサイズを増やす問題点はミスペナルティが大きくなることです大きいサイズのデータを動かすのでこれは当然ですしかし DRAM やバスの性質上サイズに比例して増えるのではなく増え方はずっとおだやかなものになりますこの表はひとつの例であり実装でいろいろ変わりますが

35 ブロックサイズを増やす問題点はミスペナルティが大きくなることです大きいサイズのデータを動かすのでこれは当然ですしかし DRAM やバスの性質上サイズに比例して増えるのではなく増え方はずっとおだやかなものになりますこの表はひとつの例であり実装でいろいろ変わりますがブロックサイズとミスペナルティ ( クロック数 ) を示していますキャッシュサイズのところに示してる数値はミス率とペナルティを掛けたものです太字がもっとも小さい値ですこれを見るともっとも小さくなるのはブロックサイズがバイトであることがわかります実際のキャッシュのブロックサイズもこの程度の値を取ります 35

36 インフォ丸が教えてくれる今日のまとめです 36

37 これはシミュレータを使って enshu.asm を実行して様子を見る問題ですプログラムの意味とキャッシュの挙動を良く見てくださいませ 37

38 この問題は設計問題でコンピュータを使う必要がないですタグメモリの設計法のページを見ながらやってください幅 XX ビット深さ YY が ZZ 個という表現で示してください 38

スライド 1

スライド 1 半導体メモリはコンピュータだけでなく情報機器の至るところで使われますどのようなデバイスがどのような特徴があるのかを知っておく必要がありますこの中には急速に変わってしまったものもあればしぶとく変わらないものもありますそれぞれのメモリの特徴を知っておくことは IT 社会を生きて行くには絶対に必要です 1 半導体メモリは RAM と ROM に分類されます RAM と ROM は本来の意味とはかなり違った使い方をされています

システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）

システムLSIとアーキテクチャ技術　（part　II：オンチップ並列　　　　　　　　　　　アーキテクチャ）