DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit)

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit) "

Transcription

1 II ( ) DRAM RAM DRAM DRAM SRAM RAM SRAM SRAM SRAM SRAM DRAM SRAM SRAM DRAM SRAM 1.2 (DRAM, Dynamic RAM) (SRAM, Static RAM) (RAM Random Access Memory ) DRAM SRAM DRAM 4 DRAM 3 DRAM 2 C CDROM Dynamic RAM SRAM 1

2 DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit) (50 70 ns) (0.5 5 ns) IC % 20% 1 プロセッサ 大 容 量 低 速 メモリ 小 容 量 高 速 メモリ 1: 4 DDR2 SDRAM, DDR3 SDRAM 2

3 プロセッサ 命 令 メモリ データメモリ 大 容 量 メモリ( 主 記 憶 ) 2: (cache) CPU 1 3

4 キャッシュ 0mod 8 = 0 27 mod 8 = 3 31 mod 8 = 7 メインメモリ : KB GB (direct map) KB 4GB GB 32 4GB 32 4

5 20 アドレス インデックス 有 効 タグ データ キャッシュメモリ = データ ヒット 4: I (9) ALU 5

6 OS OS (PC-4) PC (consistency) (write-through) (write buffer) 1 (write-back) 7 8 OS 6

7 アドレス タグ インデックス bidx bofs 0x1234 0xFFE 1 0 0x5678 0x1 0 0 読 出 しの 例 書 込 みの 例 書 込 みデータ 0x x5678 有 効 書 込 タグ 1 0x1234 デマルチプレクサ x5555 キャッシュブロック 0x1111 0x2222 0x3333 0x xFFE 0xFFF キャッシュ メモリ 比 較 (=) マルチプレクサ ヒット 読 出 しデータ 0x :

8 CPU CPU CPU =(CPU + ) 9 LRU = 9 8

9 10 [ ] 2% 4% CPI % [ ] I 2% = I 2% 100 = 2.00 I 4% = I 36% 4% 100 = 1.44 I CPI 2 = 2 I I I = 5.44 I 2 I = [ ] 2 [ ] T clock A = 5.44I T clock B = 8.88I T clock 1 2 A B = CPU CPU CPI CPI clock per instruction 1 CPI p

10 CPI ( ) (fully associative) 12 (set associative) n n 6 4-way :1 12 TLB 10

11 アドレス キャッシュ メモリ インデッ クス 有 効 タグ データ 有 効 タグ データ 有 効 タグ データ 有 効 タグ データ = = = = ヒット 4:1 MUX データ 6: 4-way LRU(Least Recently Used) 2 (FF) FF 2 FF FF FF LRU

12 n=2 adr blk 0x fact: sub $sp, $sp, 8 0x sw $ra, 4($sp) 0x sw $a0, 0($sp) 0x010C 3 slt $t0, $a0, 1 0x beq $t0, $zero, L1 0x add $v0, $zero, 1 0x add $sp, $sp, 8 0x011C 7 jr $ra 0x L1: sub $a0, $a0, 1 0x jal fact 0x lw $a0, 0($sp) 0x012C 11 lw $ra, 4($sp) 0x add $sp, $sp, 8 0x mul $v0, $a0, $v0 0x jr $ra [ ] 4K [ ] log 4K = = K = 64K 2 = /2 log(4k/2) = = K = 64K 2 4 = / K = 72K = K = 112K 12

13 [ ] CPI 1 1 4GHz 100ns 1 2% 2 5ns 0.5% [ ] 100ns / 0.25ns = 400 clock cycle 1 CPI *400=9 8 CPI ns / 0.25 ns = 20 clock cycle 2% 1 0.5% 2 CPI = = /3.4 = 2.6 (associative memory) SRAM 1 4 ( ) ( ) ROM RAM SRAM ( ) ( ) (1or0) (Vcc) (Tr1) P P ( ) Tr1 P 13

14 SRAMのメモリセル 構 成 DRAMのメモリセル 構 成 7: SRAM DRAM MYCOM ) ,1,2,3,4,8,9,0,1,2,3,4,8,9,0,1,2,3,4,5,6,7,10,11,12,13,14,10,11,12,13, () m/h ( ) LRU 14

15 / () 0 (0) m 1 (0,1) m 2 (0,1,2) m 3 (0,1,2,3) m 4 (0,1,2,3,4) m 8 (0,1,2,3,4,8) m 9 (0,1,2,3,4,8,9) m 0 (1,2,3,4,8,9,0) h 0 1 (2,3,4,8,9,0,1) h 2 (3,4,8,9,0,1,2) h 3 (4,8,9,0,1,2,3) h 19 5 (8,9,0,1,2,3,4,5) m 6 (9,0,1,2,3,4,5,6) m LRU 8 7 (0,1,2,3,4,5,6,7) m 10 (1,2,3,4,5,6,7,10) m 11 (2,3,4,5,6,7,10,11) m 12 (3,4,5,6,7,10,11,12) m 13 (4,5,6,7,10,11,12,13) m 14 (5,6,7,10,11,12,13,14) m 10 (5,6,7,11,12,13,14,10) h (5,6,7,12,13,14,10,11) h 12 (5,6,7,13,14,10,11,12) h 13 (5,6,7,14,10,11,12,13) h 14 (5,6,7,10,11,12,13,14) h

16 2 ((),(),(),()) m/h / ((),(),(),()) 0 ((0),(),(),()) m 1 ((0),(1),(),()) m 2 ((0),(1),(2),()) m 3 ((0),(1),(2),(3)) m 4 ((0,4),(1),(2),(3)) m 8 ((4,8),(1),(2),(3)) m 9 ((4,8),(1,9),(2),(3)) m 0 ((8,0),(1,9),(2),(3)) m 1 ((8,0),(9,1),(2),(3)) h 2 ((8,0),(9,1),(2),(3)) h 3 ((8,0),(9,1),(2),(3)) h 4 ((0,4),(9,1),(2),(3)) m 8 ((4,8),(9,1),(2),(3)) m 9 ((4,8),(1,9),(2),(3)) h 0 ((8,0),(1,9),(2),(3)) m 1 ((8,0),(9,1),(2),(3)) h 2 ((8,0),(9,1),(2),(3)) h 3 ((8,0),(9,1),(2),(3)) h 4 ((0,4),(9,1),(2),(3)) m 5 ((0,4),(1,5),(2),(3)) m 6 ((0,4),(1,5),(2,6),(3)) m 7 ((0,4),(1,5),(2,6),(3,7)) m 10 ((0,4),(1,5),(6,10),(3,7)) m 11 ((0,4),(1,5),(6,10),(7,11)) m 12 ((4,12),(1,5),(6,10),(7,11)) m 13 ((4,12),(5,13),(6,10),(7,11)) m 14 ((4,12),(5,13),(10,14),(7,11)) m 10 ((4,12),(5,13),(14,10),(7,11)) h 11 ((4,12),(5,13),(14,10),(7,11)) h 12 ((4,12),(5,13),(14,10),(7,11)) h 13 ((4,12),(5,13),(14,10),(7,11)) h 14 ((4,12),(5,13),(14,10),(7,11)) h

17 (,,,,,,,) m/h / (,,,,,,,) 0 (0,,,,,,,) m 1 (0,1,,,,,,) m 2 (0,1,2,,,,,) m 3 (0,1,2,3,,,,) m 4 (0,1,2,3,4,,,) m 8 (8,1,2,3,4,,,) m 9 (8,9,2,3,4,,,) m 0 (0,9,2,3,4,,,) m 1 (0,1,2,3,4,,,) m 2 (0,1,2,3,4,,,) h 3 (0,1,2,3,4,,,) h 4 (0,1,2,3,4,,,) h 8 (8,1,2,3,4,,,) m 9 (8,9,2,3,4,,,) m 0 (0,9,2,3,4,,,) m 1 (0,1,2,3,4,,,) m 2 (0,1,2,3,4,,,) h 3 (0,1,2,3,4,,,) h 4 (0,1,2,3,4,,,) h 5 (0,1,2,3,4,5,,) m 6 (0,1,2,3,4,5,6,) m 7 (0,1,2,3,4,5,6,7) m 10 (0,1,10,3,4,5,6,7) m 11 (0,1,10,11,4,5,6,7) m 12 (0,1,10,11,12,5,6,7) m 13 (0,1,10,11,12,13,6,7) m 14 (0,1,10,11,12,13,14,7) m 10 (0,1,10,11,12,13,14,7) h 11 (0,1,10,11,12,13,14,7) h 12 (0,1,10,11,12,13,14,7) h 13 (0,1,10,11,12,13,14,7) h 14 (0,1,10,11,12,13,14,7) h

18 GB 4GB 8GB 32GB 14 64GB 8GB (virtual memory) 0 0 8GB 0 8G OS ( GB 4GB 0 4GB 4GB 0xF GB 2 18

19 仮 想 アドレス ページ0 物 理 アドレス ページ0 ページk ページn ページm 2 次 記 憶 :ハードディスク 8: ( ) 8 8 k

20 24 仮 想 アドレス 12 仮 想 ページ 番 号 ページ 内 オフセット 変 換 物 理 ページ 番 号 ページ 内 オフセット 物 理 アドレス 9: CPU 4KB 16KB 32KB 64KB MB 20

21 24 仮 想 アドレス 12 ページ 表 レジスタ 有 効 仮 想 ページ 番 号 物 理 ページ 番 号 ページ 内 オフセット + ページ 表 0ならページフォールト 1なら 物 理 ページ 番 号 20 物 理 ページ 番 号 12 ページ 内 オフセット 物 理 アドレス 10: OS 0 LRU 5 10,12,9,7,11,10 8 LRU LRU OS LRU

22 アドレス 上 位 メモリ 空 間 スタック 領 域 ~~ 下 に 伸 びる ~~ 上 に 伸 びる ヒープ 領 域 静 的 データ アドレス 下 位 プログラム 11: TLB 2 1 (Translation-Lookaside Buffer)TLB TLB TLB 22

23 仮 想 ページ 番 号 有 効 タグ 物 理 ページ TLB ページ 表 有 効 物 理 ページ ページ0 物 理 メモリ ページ0 ページn ページm 2 次 記 憶 :ハードディスク 12: (TLB) 1: TLB TLB % TLB TLB TLB TLB TLB 1 TLB 1 TLB LRU TLB TLB TLB TLB LRU 2 TBL LRU 1 TLB TLB LRU TLB TLB 13 23

24 仮 想 アドレス 仮 想 ページ 番 号 ページ 内 オフセット 有 効 24 ダーティ タグ 物 理 ページ 番 号 12 TLB ヒット TLB 20 タグ 部 分 は 連 想 メモリ 物 理 ページ 番 号 ページ 内 オフセット 物 理 アドレス 物 理 アドレスタグ バイト 16 キャッシュインデックス オフセット 14 2 有 効 タグ データ キャッシュ キャッシュ ヒット = 32 データ 13: TLB 13 TLB 14 TLB TLB TLB TLB TLB TLB TLB 14 TLB TLB TLB TLB TLB TLB

25 仮 想 アドレス Load block to cache TLBミス 例 外 処 理 no no TLBアクセス Hit? Cache read Hit? yes yes no 読 出 しデータ Write? no 書 込 保 護 例 外 処 理 物 理 アドレス yes Write allowed? Load block to cache yes Cache write no yes Hit? 書 込 み, TLBのダーティビットセット 14: TLB, 2.6 MIPS EPC 1 EPC 2.7 A B OS 0 25

26 OS OS OS OS OS OS OS OS OS A B A B OS 20 B A OS OS OS 21 26

Microsoft PowerPoint - NxLec-2010-11-01.ppt

Microsoft PowerPoint - NxLec-2010-11-01.ppt 2010 年 後 学 期 レポート 問 題 計 算 機 アーキテクチャ 第 二 (O) 4. シングルサイクルプロセッサの 実 装 とパイプライン 処 理 大 学 院 情 報 理 工 学 研 究 科 計 算 工 学 専 攻 吉 瀬 謙 二 kise _at_ cs.titech.ac.jp S321 講 義 室 月 曜 日 5,6 時 限 13:20-14:50 1 1. 1から100までの 加 算

More information

cpu2007lectureno2.ppt

cpu2007lectureno2.ppt Cache Cache Cache cache cache 17.10.2007 1 17.10.2007 2 Cache Register:FF circuits Cache:Bipolar,CMOS SRAM Main Storage:SRAM,DRAM Disk Cache:DRAM 17.10.2007 3 SRAM Cell Structure (1 bit) 17.10.2007 4 temporal

More information

定 義 アクセス 要 求 を 発 行 する 機 構 と,その 供 給 に 応 える 機 構 との 中 間 に 位 置 し,すべての 要 求 を 検 知 して 処 理 するよう 構 築 される. キャッシュは 選 択 されたデータの 局 所 的 なコピーを 保 持 し, 可 能 な 場 合 にはアクセ

定 義 アクセス 要 求 を 発 行 する 機 構 と,その 供 給 に 応 える 機 構 との 中 間 に 位 置 し,すべての 要 求 を 検 知 して 処 理 するよう 構 築 される. キャッシュは 選 択 されたデータの 局 所 的 なコピーを 保 持 し, 可 能 な 場 合 にはアクセ キャッシュとキャッシュ 技 術 71 定 義 アクセス 要 求 を 発 行 する 機 構 と,その 供 給 に 応 える 機 構 との 中 間 に 位 置 し,すべての 要 求 を 検 知 して 処 理 するよう 構 築 される. キャッシュは 選 択 されたデータの 局 所 的 なコピーを 保 持 し, 可 能 な 場 合 にはアクセス 要 求 にこたえる. 通 常 のメモリ 機 構 より 高 速

More information

Microsoft PowerPoint - No14…L………b…V…–…†…‡…−.ppt

Microsoft PowerPoint - No14…L………b…V…–…†…‡…−.ppt メモリ アーキテクチャ2 キャッシュメモリ 計 算 機 アーキテクチャ ( 第 14 回 目 ) 今 井 慈 郎 (imai@eng.kagawa-u.ac.jp) キャッシュメモリ(cache memory) CPU 内 部 (or 周 辺 )に 設 けられた 高 速 小 容 量 メモリ キャッシュメモリに 使 用 頻 度 の 高 いデータを 格 納. 低 速 な 主 記 憶 へのアクセスを 低

More information

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA 272 11 05340 26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA skewed L2 FPGA skewed Linux

More information

2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1

2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1 1 2 1997 1M SRAM 1 25 ns 1 100 250 1,000 DRAM 60 120 ns 50 5 10 50 10 20 ms 5,000,000 0.1 0.2 1 CPU 1 1 2 2 n CPU SRAM DRAM CPU 3 4 5 6 7 N+ N+ P SRAM DRAM 8 Computer Architecture 9 DRAM 3 4 10 11 Ta 2

More information

の 内 容 の 一 貫 性 )を 保 つために 用 いられるのが スヌープ キャッシュ 方 式 である. キャッシュメモリにおいて, 主 記 憶 のアドレスの 下 部 (インデックス)を 用 いてキャッシュメモリ 上 のインデックスを 求 める 方 法 を ダイレクトマッピング と 呼 ぶ.キャッシ

の 内 容 の 一 貫 性 )を 保 つために 用 いられるのが スヌープ キャッシュ 方 式 である. キャッシュメモリにおいて, 主 記 憶 のアドレスの 下 部 (インデックス)を 用 いてキャッシュメモリ 上 のインデックスを 求 める 方 法 を ダイレクトマッピング と 呼 ぶ.キャッシ 計 算 機 システムⅡ 試 験 問 題 学 科 学 籍 番 号 氏 名 1. 以 下 の 分 の 空 白 を 埋 めなさい.( 各 1 点 : 合 計 34 点 ) チャールズ バベッジによる 解 析 機 関,コンラッド ツーゼによる Z1, 初 期 の ENIAC,のうち, 条 件 分 岐 命 令 を 備 えていたものは, 解 析 機 関 である. ハワード エイケンが 作 成 した ASCC(ハーバード

More information

Microsoft PowerPoint - OS10.pptx

Microsoft PowerPoint - OS10.pptx # # この 資 料 は 情 報 工 学 レクチャーシリーズ オペレー ティングシステム 松 尾 啓 志 著 ( 森 北 出 版 株 式 会 社 )を 用 いて 授 業 を 行 うために 名 古 屋 工 業 大 学 松 尾 啓 志 津 邑 公 暁 が 作 成 しました パワーポイント7で 最 終 版 として 保 存 しているため 変 更 はできませ んが 授 業 でお 使 いなる 場 合 は 松 尾

More information

Microsoft PowerPoint - OS08 [互換モード]

Microsoft PowerPoint - OS08 [互換モード] オペレーティングシステム 第 8 回 講 義 内 容 並 行 プログラミング 相 互 排 除 (つづき) 哲 学 者 の 食 事 問 題 メモリ 管 理 と 仮 想 記 憶 主 記 憶 共 有 資 源 としてのメモリ 奈 良 先 端 科 学 技 術 大 学 院 大 学 宮 崎 純 miyazaki@is.naist.jp 1 デッドロック(1) 待 機 グラフ(wait for graph; WFG)

More information

増設メモリ 1. 機能 型名 N N N (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N N N810

増設メモリ 1. 機能 型名 N N N (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N N N810 (2008/11/14) 増設メモリ 1. 機能 型名 N8102-303 N8102-304 N8102-305 (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400) 動作クロック 400MHz( 差動 ) 110Ge, 110Ge-S 型名 N8102-300 N8102-301 N8102-302 (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR2-800(PC2-6400)

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

Microsoft PowerPoint - os ppt [互換モード]

Microsoft PowerPoint - os ppt [互換モード] 4. メモリ管理 (1) 概要メモリ管理の必要性静的メモリ管理と動的メモリ管理スワッピング, 仮想記憶ページングとセグメンテーション 2008/5/ 20 メモリ管理 (1) 1 メモリはコンピュータの 5 大構成要素 装置 ( キーボード, マウス ) CPU ( 中央演算装置 ) 出 装置 ( モニタ, プリンタ ) 主記憶装置 ( メインメモリ ) 外部記憶装置 (HDD) 2008/5/ 20

More information

ごあいさつ

ごあいさつ 2004 11 7 10 00 2004 13:0014:00 16 00 2004 3 5N S24 29 34 39 44 49 54 59H1 6 11. URL 1 7 2005 2 1 1210 121 149 187 149 606 137 134 177 156 604 162 11 1 2004 2 1241 135 126 120 233 614 145 131 131 220 627

More information

テクニカルガイド 増設メモリ

テクニカルガイド 増設メモリ (2012/07/26) 増設メモリ 1. 機能仕様 型番 製品名 備考 N8102-508 32GB 増設メモリボード DDR3L-1066(PC3L-8500) SDRAM ECC 付 Registered (1x32GB/R) N8102-507 16GB 増設メモリボード (1x16GB/R) N8102-506 8GB 増設メモリボード (1x8GB/R) N8102-505 4GB 増設メモリボード

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

増設メモリ 1. 機能仕様 型番 製品名 備考 N GB 増設メモリボード DDR3-1333(PC ) SDRAM, Unbuffered N GB 増設メモリボード DDR3-1333(PC ) SDRAM, Unbuffered N8

増設メモリ 1. 機能仕様 型番 製品名 備考 N GB 増設メモリボード DDR3-1333(PC ) SDRAM, Unbuffered N GB 増設メモリボード DDR3-1333(PC ) SDRAM, Unbuffered N8 (2011/06/17) 増設メモリ 1. 機能仕様 型番 製品名 備考 N8102-342 1GB 増設メモリボード DDR3-1333(PC3-10600) SDRAM, Unbuffered N8102-343 2GB 増設メモリボード DDR3-1333(PC3-10600) SDRAM, Unbuffered N8102-344 4GB 増設メモリボード DDR3-1333(PC3-10600)

More information

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM 2014/4/22 1 1.1 SRAM SRAM 1 128K 1M 128K 8 17 8 SRAM CS 1 OE 2 WE 3 CS OE WE V CC V SS 1: SRAM SRAM 2 2 (a) t ACC t RC 1 2 (b) t CSW CS 1 chip select 2 output enable 3 write enable 1 c 2014 2 t WC 1 2:

More information

ディジタルシステム設計

ディジタルシステム設計 Z80 Z80 Z80 Z80 ROM RAM I/O 8255 8251 Z80PIO Z80CTC Z80SIO R C L Tr OP TTL MCB Z MC Z Z80 Z80 TMPZ84015BF KL5C8012 64180 H8 H8 PIC Microchip Technology PIC Z80 F A A' ALU B D H C E L IX IY SP PC C E L

More information

Microsoft PowerPoint - No15›¼‚z‰L›¯.ppt

Microsoft PowerPoint - No15›¼‚z‰L›¯.ppt メモリ アーキテクチャ 3 仮想記憶 計算機アーキテクチャ ( 第 15 回目 ) 今井慈郎 (imai@eng.kagawa-u.ac.jp) 仮想記憶とは コンピュータ上に実装されている主記憶よりも大きな記憶領域を仮想的に提供する仕組み メモリ空間の一部をハードディスク装置等の大容量外部記憶にマッピングし実装したメモリ量以上のメモリ空間を利用できる環境をユーザに提供 実装したメモリ : 実記憶

More information

Microsoft PowerPoint mm

Microsoft PowerPoint mm システムプログラム概論 Memory management 1/2 2005/4/26 門林雄基 ( インターネット工学講座 ) 奈良先端科学技術大学院大学 今日の講義のポイント 問題は何か? memory hierarchy ( メモリ階層 ) この複雑な技術を 単純なプログラミングで使いこなせるようにできないか memory management in operating system 今日の講義のポイント

More information

imai@eng.kagawa-u.ac.jp No1 No2 OS Wintel Intel x86 CPU No3 No4 8bit=2 8 =256(Byte) 16bit=2 16 =65,536(Byte)=64KB= 6 5 32bit=2 32 =4,294,967,296(Byte)=4GB= 43 64bit=2 64 =18,446,744,073,709,551,615(Byte)=16EB

More information

1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18

1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18 1 1 (1) 1 1 1 (2) 1 (3) 3 3 4 4 2 6 (1) 6 (2) 6 6 6 7 3 7 (1) 7 7 9 10 10 11 (2) 12 12 14 16 (3) 17 17 18 (4) 18 18 18 ( ) 20 10 26 39 1 2 ( ) 3 338 4 5 6 22 10 7 50 60 8 600 400 600 400 9 10 454 11 45

More information

1.2 パソコンの 内 部 フォームファクタ フォームファクタとは マザーボードの 形 状 のことです フォームファクタによって マザー ボードのサイズや マザーボード 上 のパーツやコネクタやネジ 穴 の 配 置 などが 異 なります そ のため フォームファクタは マザーボードだけなく パソコン

1.2 パソコンの 内 部 フォームファクタ フォームファクタとは マザーボードの 形 状 のことです フォームファクタによって マザー ボードのサイズや マザーボード 上 のパーツやコネクタやネジ 穴 の 配 置 などが 異 なります そ のため フォームファクタは マザーボードだけなく パソコン 第 1 章 パソコンの 基 本 設 定 1.2 パソコンの 内 部 1.2.1 マザーボード マザーボード マザーボードは CPU やメモリなど パソコンの 構 成 要 素 を 実 装 するための 基 盤 です メ インボード と 呼 ばれることもあります 省 略 して M/B と 書 かれることもあります マザーボードには さまざまなパーツを 取 り 付 けるためのスロット ケーブルを 接 続 するため

More information

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ 計算機システム Ⅱ キャッシュと仮想記憶 和田俊和 講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュと仮想記憶 ( 本日 ) 10. 命令レベル並列処理

More information

&A : A = k j 1: 4-way., A set x, way y, way y LRU y, way., A (x,y).,,, L1( 1) L2, L3 3. L1., L2,L3., TLB(Translation Lookaside Buffer). OS,. TLB, ( ),

&A : A = k j 1: 4-way., A set x, way y, way y LRU y, way., A (x,y).,,, L1( 1) L2, L3 3. L1., L2,L3., TLB(Translation Lookaside Buffer). OS,. TLB, ( ), 1?,. 1,.,,. n-way (n ). 1, 4-way, n-way n (way).,., 1., ( set x ) (x), n., 2, 2 s, 2 l (, s, l )., s + l s., s,., n s. n. s + l way, (set,way)., way,. way, LRU(Least Recently Used, ). way. way, (,...).

More information

200Ma_ PDF

200Ma_ PDF 200Ma 200Ma 200Ma MN8100-832 MN8100-867 MN8100-869 Windows 2000Server *4 MN8100-832 MN8100-867 MN8100-869 SA8100-832 SA8100-867 SA8100-869 Windows 2000Server *4 SA8100-832 SA8100-867 SA8100-869 2B GHz

More information

3 57 210 57 JR 57325 132 28 IC JCT 28 4.1.1 4.1.1 4.1.2 4.1.2 4.1.1 11 35) 4.1.3 4.1.4 4.1.5 77 4.1.1 4.1.2 4.1.3 4.1.2 11 4.1.4 4.1.5 78 298 299 298 325 298 57 299 471 650 299 298 325 400m 640m 4.1.3

More information

IO Linux Vyatta PC

IO Linux Vyatta PC IO syuu@openbsd.org IO Linux Vyatta PC socket queue Process(User) Process(Kernel) input queue SW Intr Handler HW Intr Handler NIC NIC:1GbE 10GbE CPU:1GHz 3.2GHz:CPU 1/10 CPU 1CPU NIC NIC socket queue Process(User)

More information

ProLiant ML110 システム構成図

ProLiant ML110 システム構成図 HP ProLiant ML150 Generation 2 2006 9 12 1 OVERVIEW ProLiant ML150 Generation 2 ProLiant ML150 (SATA ) A B B C 3.5 1 6 3.5 SATA H () 4 SATA PCI (PCI-X PCI Express) 1 3.5 48 IDE CD-ROM Xeon ( ) ProLiant

More information

Linux 仮想メモリについて

Linux 仮想メモリについて 組 込 みエンジニアのためのLinux 入 門 仮 想 メモリ 編 2007.2.22 株 式 会 社 アプリックス 小 林 哲 之 1 このスライドの 対 象 とする 方 今 までずっと 組 込 み 機 器 のプロジェクト に 携 わってきて 最 近 はOSにLinuxを 使 っ ている 方 々 2 このスライドの 目 的 Linuxの 仮 想 メモリの 仕 組 みを 理 解 し 現 在 のプロジェクトに

More information

23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h

23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h 23 FPGA CUDA Performance Comparison of FPGA Array with CUDA on Poisson Equation (lijiang@sekine-lab.ei.tuat.ac.jp), (kazuki@sekine-lab.ei.tuat.ac.jp), (takahashi@sekine-lab.ei.tuat.ac.jp), (tamukoh@cc.tuat.ac.jp),

More information

システム imac 21.5 インチディスプレイ 3.6GHz i5 Dual core / HT 2.8GHz i7 Quad core / HT ATI Radeon 4850 ATI Radeon HD はいいいえいいえはいいいえ ATI はいいいえ

システム imac 21.5 インチディスプレイ 3.6GHz i5 Dual core / HT 2.8GHz i7 Quad core / HT ATI Radeon 4850 ATI Radeon HD はいいいえいいえはいいいえ ATI はいいいえ Composer 6 および Symphony 6 認定 Apple Mac システム システム Mac デスクトップ Mac Pro dual 6-Core 2.66GHz "Westmere" Core 2.66GHz および 2.93GHz "Nehalem" Core 2.26GHz "Nehalem" Core 3.0GHz および 3.2GHz "Harpertown" Geforce

More information

HP ProLiant DL360 Gen9 ベンチマーク検証 結果報告書

HP ProLiant DL360 Gen9 ベンチマーク検証 結果報告書 HP ProLiant DL360 Gen9 2015 7 1 1)... 3 2) HP ProLiant DL360 Gen9... 4 3)... 4... 5... 5 4)... 5 OS... 5... 5 Windows... 6 5)... 7... 7 HP ProLiant DL360 Gen9... 7 HP ProLiant DL380 G5... 8 HP ProLiant

More information

2

2 2 485 1300 1 6 17 18 3 18 18 3 17 () 6 1 2 3 4 1 18 11 27 10001200 705 2 18 12 27 10001230 705 3 19 2 5 10001140 302 5 () 6 280 2 7 ACCESS WEB 8 9 10 11 12 13 14 3 A B C D E 1 Data 13 12 Data 15 9 18 2

More information

CacheBusのご紹介

CacheBusのご紹介 高性能メモリコントローラ Multiple Cache Memory Controller MC 2 の紹介 ArchiTek 株式会社 2011.10.28 用途によって異なる メモリアーキテクチャへの要求 同時動作帯域 メモリ構成 コストマッピング プロセス レイアウト 検証 開発期間 メモリアーキテクチャの 必要機能を統合 従来のシステム例 提案するシステム例 CPU DSP CPU DSP

More information

ためのオーバーヘッドが課題となりつつある しかしこのオーバーヘッドに関する数値はほとんど公開されていない この論文ではこの cache coherency の時間を Linux カーネルで提供されている atomic_inc 関数を用いて測定する方法を新たに考案し 実測プログラムを作成した 実測はプ

ためのオーバーヘッドが課題となりつつある しかしこのオーバーヘッドに関する数値はほとんど公開されていない この論文ではこの cache coherency の時間を Linux カーネルで提供されている atomic_inc 関数を用いて測定する方法を新たに考案し 実測プログラムを作成した 実測はプ Intel Xeon プロセッサにおける Cache Coherency 時間の測定方法と大規模システムにおける実測結果 Performance Measurement Method of Cache Coherency Effects on a large Intel Xeon Processor System 河辺峻 1 古谷英祐 2 KAWABE Shun, FURUYA Eisuke 要旨現在のプロセッサの構成は,

More information

ProLiant ML110 Generation 4 システム構成図

ProLiant ML110 Generation 4 システム構成図 HP ProLiant ML110 Generation 5 2010 4 16 1 OVERVIEW ProLiant ML110 Generation 5 ProLiant ML110 Generation 5 1, 2 LED LED ( ) ( ) ( ) Lights-Out 100c ( ) 2 3 6 USB SATA ML110 G5 ProLiant ML110 G5 SATA /

More information

VXPRO R1400® ご提案資料

VXPRO R1400® ご提案資料 Intel Core i7 プロセッサ 920 Preliminary Performance Report ノード性能評価 ノード性能の評価 NAS Parallel Benchmark Class B OpenMP 版での性能評価 実行スレッド数を 4 で固定 ( デュアルソケットでは各プロセッサに 2 スレッド ) 全て 2.66GHz のコアとなるため コアあたりのピーク性能は同じ 評価システム

More information

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

OVERVIEW ProLiant ML350(X2800, X3060) ProLiant ML350 A B C D IDE CD-ROM Wide Ultra3/Ultra320 PCI (64 /100Mz PCI-X 4 32 /33Mz PCI 1) ( ) (CP) P

OVERVIEW ProLiant ML350(X2800, X3060) ProLiant ML350 A B C D IDE CD-ROM Wide Ultra3/Ultra320 PCI (64 /100Mz PCI-X 4 32 /33Mz PCI 1) ( ) (CP) P P ProLiant ML350 Generation 3 2005 8 25 1 OVERVIEW ProLiant ML350(X2800, X3060) ProLiant ML350 A B C D 5.25 48 IDE CD-ROM Wide Ultra3/Ultra320 PCI (64 /100Mz PCI-X 4 32 /33Mz PCI 1) ( ) (CP) ProLiant ML350

More information

OVERVIEW hp StorageWorks NAS 2000s hp StorageWorks NAS 2000s A 3.5 B 3.5 IDE DVD-ROM C LED LED Ultra320 SCSI ( ) NAS 2000s NAS 2000s NAS

OVERVIEW hp StorageWorks NAS 2000s hp StorageWorks NAS 2000s A 3.5 B 3.5 IDE DVD-ROM C LED LED Ultra320 SCSI ( ) NAS 2000s NAS 2000s NAS システム構成図 2004 年 11 月 18 日 1 OVERVIEW hp StorageWorks NAS 2000s hp StorageWorks NAS 2000s A 3.5 B 3.5 IDE DVD-ROM C LED LED Ultra320 SCSI 0 5 15 1.6 1 ( ) NAS 2000s NAS 2000s NAS 2000s 364971-B21( ) 345645-001(

More information

untitled

untitled 70 120/ 4000/ 4060 () 65 80/ 3 218 180 65 4 A A A A A A 1) 2 A A / 18000-3 18000-6 18000-4 -4569951116179 0 4 4 4569951 11617 0000000123456 96 EPC 44 (SGTIN-96 240 128bit 256 x 5 240bit BLOCK 0 1

More information

Ver Ver NOTE E v3 2.4GHz, 20M cache, 8.00GT/s QPI,, HT, 8C/16T 85W E v3 1.6GHz, 15M cache, 6.40GT/s QPI

Ver Ver NOTE E v3 2.4GHz, 20M cache, 8.00GT/s QPI,, HT, 8C/16T 85W E v3 1.6GHz, 15M cache, 6.40GT/s QPI PowerEdge T630 Contents RAID /RAID & PCIe GPU OS V4.10 Mar.2018 P3-5 P6 P7 P8-9 P10-11 P12-16 P17-84 P85-90 P91-92 P93-95 P95 P96-97 P98-101 P102-105 P106-110 P110-111 P112-113 2018 3 30 2016 4 22 Ver.

More information

OVERVIEW ProLiant DL380 ProLiant DL380(X3060) IDs 2-5 IDs 0-5 IDs 0 1 A 3.5 IDE CD-ROM B LED LED Wide Ultra3/Ultra320 C U 0

OVERVIEW ProLiant DL380 ProLiant DL380(X3060) IDs 2-5 IDs 0-5 IDs 0 1 A 3.5 IDE CD-ROM B LED LED Wide Ultra3/Ultra320 C U 0 P ProLiant DL380 Generation 3 2005 8 25 1 OVERVIEW ProLiant DL380 ProLiant DL380(X3060) IDs 2-5 IDs 0-5 IDs 0 1 A 3.5 IDE CD-ROM B LED LED 0 1 3.5 2 3 Wide Ultra3/Ultra320 C 1 5 1.6 1 3.5 2U 0 5 ( ) ProLiant

More information

利用のためのPC環境設定

利用のためのPC環境設定 利 用 のためのPC 環 境 設 定 電 子 入 札 に 参 加 するためには 下 記 のハードウェア ソフトウェアが 必 要 です ご 準 備 をお 願 いします ()ハードウェア Windows XP の 場 合 CPU PentiumⅢ800MHz 同 等 以 上 (.GHz 以 上 推 奨 ) メモリ 56MB 以 上 (5MB 以 上 推 奨 ) HDD ドライブの 空 きが 500MB

More information

ソフトウェア基礎技術研修

ソフトウェア基礎技術研修 マルチサイクルを用いた実現方式 ( 教科書 5. 節 ) マルチサイクル方式 () 2 つのデータパス実現方式 単一クロックサイクル : 命令を クロックサイクルで処理 マルチクロックサイクル : 命令を複数クロックサイクルで処理 単一クロックサイクル方式は処理効率が悪い. CLK 処理時間 命令命令命令命令命令 時間のかかる命令にクロック サイクル時間をあわさなければならない. 余り時間の発生 クロック

More information

Microsoft Word - archip.doc

Microsoft Word - archip.doc 131 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7-1 71 71 71 71 71 71 7-1 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71 7 1 71 71 71 71 71 71 7 1 71 71 71 71 71 71 71 71 71 71 71 71 71 71

More information

/27 (13 8/24) (9/27) (9/27) / / / /16 12

/27 (13 8/24) (9/27) (9/27) / / / /16 12 79 7 79 6 14 7/8 710 10 () 9 13 9/17 610 13 9/27 49 7 14 7/8 810 1 15 8/16 11 811 1 13 9/27 (13 8/24) (9/27) (9/27) 49 15 7/12 78 15 7/27 57 1 13 8/24 15 8/16 12 810 10 40 1 Wikipedia 13 8/18, 8/28 79

More information

JAJP.indd

JAJP.indd Agilent Data Sheet www.agilent.co.jp/find/pcie 2 Gen 2 Ready TCL Windows DCOM Agilent E2960B N2X E2960A PCIe TM 2.0 GUI PCIe 2.0 E2960B API E2960AGen 1 API Gen 1 Gen2 PCI Express Gen 1 E2960B PCI Express

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション 部 内 向 けスキルアップ 研 修 組 込 みOS 自 作 入 門 2013 年 8 月 4thステップ 担 当 : 中 村 目 次 はじめに ブート ローダー シリアル 経 由 でのファイル 転 送 XMODEMを 実 装 する(もくもく 会 ) アセンブラ プログラミング はじめに 前 回 やったこと ROM RAM 自 動 変 数 静 的 変 数 データ 領 域 に 関 する 学 習 今 回

More information

ProLiant ML110 Generation 4 システム構成図

ProLiant ML110 Generation 4 システム構成図 HP ProLiant ML110 Generation 4 2008 1 24 OVERVIEW ProLiant ML110 Generation 4 ProLiant ML110 Generation 4 1 2 SCSI USB 3 6 SATA SAS LED LED 4 Lights-Out 100c ( ) ProLiant ML110 G4 SATA / SAS ( ) Celeron

More information

Ver. 3.9 Ver E v3 2.4GHz, 20M cache, 8.00GT/s QPI,, HT, 8C/16T 85W E v3 1.6GHz, 15M cache, 6.40GT/s QPI,, HT,

Ver. 3.9 Ver E v3 2.4GHz, 20M cache, 8.00GT/s QPI,, HT, 8C/16T 85W E v3 1.6GHz, 15M cache, 6.40GT/s QPI,, HT, PowerEdge R630 Contents RAID /RAID & PCIe OS P3-6 P7 P8 P9 P10-11 P12-16 P17-61 P62 P63-72 P73-75 P75 P76-79 P80-83 P84-90 P90-91 P92-93 V3.9 Apr. 2017 2017 4 28 2016 4 22 Ver. 3.9 Ver. 1.0 +- E5-2630

More information

メモリについて考えてみよう_REL_

メモリについて考えてみよう_REL_ Agenda はじめに メモリ って何だろう? SQL Server で使うメモリ メモリ関連の設定 メモリ周りのトラブル モニタリング はじめに 全体のテーマ 本セッションでは SQL Server のメモリを理解するための知識とその挙動を説明します ゴール メモリに関わる知識を整理し わからない単語を無くす 自分の関わるシステムをメモリを切り口に振り返ってみる トラブルが起きたときに何が起きたのか想像できるようになる

More information

システムユニット構成ツリーの見方

システムユニット構成ツリーの見方 P ProLiant DL320 Generation 5p 2009 12 8 1 OVERVIEW ProLiant DL320 G5p ProLiant DL320 Generation 5p 2DD ( ) 1 2 SATA A ( ) 2 PCI ( 2 PCI Express) DVD-ROM DVD-RW ( ) USB UID LED SATA ProLiant DL320 G5p

More information

セキュアVMの アーキテクチャ概要

セキュアVMの アーキテクチャ概要 2008 年 11 月 18 日 ( 火 ) セキュア VM ワークショップ ( 公開用修正版 ) 筑波大学講師品川高廣 セキュア VM BitVisor の アーキテクチャ概要 背景と目的 情報漏洩事件の増加 PC USBメモリ等の紛失 盗難 インターネット経由 ウィルスやファイル交換ソフトなど 仮想マシンモニタ (VMM) による安全性向上 暗号化 認証を VMM で強制する ストレージ及びネットワークの暗号化

More information

untitled

untitled Corporate Development Division Semiconductor Company Matsushita Electric Industrial Co.,Ltd. http://www.panasonic.co.jp/semicon/ DebugFactory Builder for MN101C PanaX IDE IBM PC/AT CPU Intel Pentium 450MHz

More information

ソフトエラーを回避する LUTカスケード・エミュレータについて

ソフトエラーを回避する LUTカスケード・エミュレータについて 多 分 岐 決 定 図 に 基 く プロセッサとその 応 用 中 原 啓 貴 九 州 工 業 大 学 情 報 工 学 部 電 子 情 報 工 学 系 1 研 究 テーマ 論 理 関 数 のデータ 構 造 多 値 ( 多 分 岐 ) 決 定 図 論 理 回 路 の 設 計 検 証 形 式 的 検 証 論 理 シミュレーション 再 構 成 可 能 アーキテクチャ (FPGA) ネットワーク セキュリティー

More information

システムユニット構成ツリーの見方

システムユニット構成ツリーの見方 P ProLiant DL320 Generation 3 2007 3 8 1 OVERVIEW ProLiant DL320 Generation 3 ProLiant DL320 SATA Serial ATA / 2( SATA ) () CD-ROM/DVD-ROM () LED PCI-X 2 PC3200 ECC DDR SDRAM A B 1 2 () SATA N SAS () N

More information

1 138

1 138 5 1 2 3 4 5 6 7 8 1 138 BIOS Setup Utility MainAdvancedSecurityPowerExit Setup Warning Item Specific Help Setting items on this menu to incorrect values may cause your system to malfunction. Select 'Yes'

More information

endo.PDF

endo.PDF MAP 18 19 20 21 3 1173 MAP 22 700800 106 3000 23 24 59 1984 358 358 399 25 12 8 1996 3 39 24 20 10 1998 9,000 1,400 5,200 250 12 26 4 1996 156 1.3 1990 27 28 29 8 606 290 250 30 11 24 8 1779 31 22 42 9

More information

Microsoft Word - IS3.1-6.0 バージョンアップ ユーザーズガイド_Windows編_.doc

Microsoft Word - IS3.1-6.0 バージョンアップ ユーザーズガイド_Windows編_.doc InterSafe3.1-6.0 バージョンアップ ユーザーズガイド Windows 編 目 次 1. はじめに 3 1-1. システム 用 件 3 1-2. 移 行 環 境 4 1-3. 移 行 フロー 5 Ver3.1 から Ver6.0 までのバージョンアップフロー 5 2. バージョンアップ 詳 細 6 2-1. データコンバート 6 2-2. 新 サーバに Ver6.0 をインストール 7

More information

ProLiant ML115 Generation 1 システム構成図

ProLiant ML115 Generation 1 システム構成図 HP ProLiant ML115 2008 7 17 5 19 7 31 HP ProLiant ML100 ProLiant Web http://www.hp.com/jp/mega_proliant OVERVIEW ProLiant ML115 ProLiant ML115 1 2 USB LED LED 4 Lights-Out 100c 3 6 SATA ProLiant ML115

More information

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは?

QuartusII SOPC_Builderで利用できるGPIF-AVALONブリッジとは? Excel VBA 向 け ボード 制 御 ソフトウエアの 使 い 方 1. Excel VBA でできること Excel VBA 機 能 を 利 用 して Smart-USB Plus 製 品 の FPGA コンフィギュレーション ハードウエアレジスタ 制 御 メモリデータ 転 送 I2C 制 御 ができます 通 常 Smart-USB Plus 製 品 に 添 付 している 制 御 ソフトウエア

More information

HP ProLiant ML110 Generation 5 システム構成図

HP ProLiant ML110 Generation 5 システム構成図 HP ProLiant ML110 Generation 5 Storage Server 2009 12 10 OVERVIEW (SATA ) 1 () 2 USB 3 6 3.5 SATA NH () DVD-ROM LED LED Smart E200/128 BBWC Lights-Out 100c ( ) 1TB-SATA x64 WSS2003R2 2TB-SATA x64 WSS2003R2

More information

以 前 の 環 境 1.ハードウェア 構 成 新 機 器 導 入 前 の 構 成 を 示 す No 機 器 CPU メモリ ハードディスク 用 途 1 ノートPC 01 Pentium M 1.60 GHz 2 GB 60 GB 普 段 使 い 用 (ネット 動 画 再 生 等 ) 2 PC A P

以 前 の 環 境 1.ハードウェア 構 成 新 機 器 導 入 前 の 構 成 を 示 す No 機 器 CPU メモリ ハードディスク 用 途 1 ノートPC 01 Pentium M 1.60 GHz 2 GB 60 GB 普 段 使 い 用 (ネット 動 画 再 生 等 ) 2 PC A P 構 築 計 画 1. 全 体 新 しい 機 器 が 追 加 されたことにより 環 境 の 再 構 成 を 実 施 し 効 率 化 を 図 る 以 前 の 環 境 構 築 から 時 間 もたっており 構 成 情 報 などが 不 鮮 明 のため 再 構 成 を 機 に 構 成 情 報 を 記 録 する 2.ハードウェア 構 成 現 状 の 機 器 を 用 いて 新 環 境 を 構 成 する ただし 利

More information

Yahooサービス(Yahooニュース Yahooメール Yahooオークション 等 ) ソーシャルネットワークサービス(Facebook,twitter,mixi 等 ) オンラインショッピングサイト 定 額 動 画 サービス 動 画 投 稿 サイト ブログ 投 稿 サイト 等 3. サポート 内

Yahooサービス(Yahooニュース Yahooメール Yahooオークション 等 ) ソーシャルネットワークサービス(Facebook,twitter,mixi 等 ) オンラインショッピングサイト 定 額 動 画 サービス 動 画 投 稿 サイト ブログ 投 稿 サイト 等 3. サポート 内 リモートヘルプサービス サポート 範 囲 サポート 対 応 範 囲 1. サポート 範 囲 本 サービスにおける 主 なサポート 対 象 機 器 ソフトウェア 及 びサービスとサポート 範 囲 について 以 下 に 記 載 致 します 2. 主 なサポート 対 象 (1) 主 なサポート 対 象 機 器 パソコン 本 体 モニター キーボード マウス ルーター 無 線 LAN 接 続 機 器 プリンター

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション コンピュータアーキテクチャ 第 7 週命令セットアーキテクチャ ( 命令の表現 命令の実行の仕組 ) 2013 年 11 月 6 日 金岡晃 授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現

More information

nakayama15icm01_l7filter.pptx

nakayama15icm01_l7filter.pptx Layer-7 SDN SDN NFV 50 % 3 MVNO 1 2 ICM @ 2015/01/16 2 1 1 2 2 1 2 2 ICM @ 2015/01/16 3 2 Service Dependent Management (SDM) SDM Simple Management of Access-Restriction Translator Gateway (SMART-GW) ICM

More information

2 ( ) ( ) ( )

2 ( ) ( ) ( ) 10:3012:00 13:0014:30 14:4016:10 16:2017:50 719() 722() 723() 724() 725() 726() 729() 3 9. 2 ( ) ( ) ( ) ... 4... 5... 5... 6... 8... 9...10...12...13...13...14...15...16...16...17...17...18...20...20...21...

More information

OVERVIEW ProLiant ML370(X2800, X3060, X3200) ProLiant ML370 A B D B C D B C 2 () (2 ) (1.6 ) 3.5 LED 48 IDE CD-ROM 5.25 Wide Ultra3/

OVERVIEW ProLiant ML370(X2800, X3060, X3200) ProLiant ML370 A B D B C D B C 2 () (2 ) (1.6 ) 3.5 LED 48 IDE CD-ROM 5.25 Wide Ultra3/ P ProLiant ML370 Generation 3 2005 8 25 1 OVERVIEW ProLiant ML370(X2800, X3060, X3200) ProLiant ML370 A B D B C D 2 3.5 0 5 B C 2 () 3.5 3.5 (2 ) (1.6 ) 3.5 LED 48 IDE CD-ROM 5.25 Wide Ultra3/Ultra320

More information

supercomputer2010.ppt

supercomputer2010.ppt nanri@cc.kyushu-u.ac.jp 1 !! : 11 12! : nanri@cc.kyushu-u.ac.jp! : Word 2 ! PC GPU) 1997 7 http://wiredvision.jp/news/200806/2008062322.html 3 !! (Cell, GPU )! 4 ! etc...! 5 !! etc. 6 !! 20km 40 km ) 340km

More information

6. freerec 1.... 3 P2V... 3... 3... 3... 3... 4... 4... 4 P2V... 4 P2V... 5 P2V... 6... 7... 7... 7... 7 2..... 8... 8...8... 8... 9... 10... 10... 10

6. freerec 1.... 3 P2V... 3... 3... 3... 3... 4... 4... 4 P2V... 4 P2V... 5 P2V... 6... 7... 7... 7... 7 2..... 8... 8...8... 8... 9... 10... 10... 10 Point 2 View www.ipevo.jp 6. freerec 1.... 3 P2V... 3... 3... 3... 3... 4... 4... 4 P2V... 4 P2V... 5 P2V... 6... 7... 7... 7... 7 2..... 8... 8...8... 8... 9... 10... 10... 10... 11... 11 2... 12... 12...

More information

平成17年度 マスターセンター補助事業

平成17年度 マスターセンター補助事業 - 1 - - 2 - - 3 - - 4 - - 5 - - 6 - - 7 - - 8 - - 9 - - 10 - - 11 - - 12 - - 13 - - 14 - - 15 - - 16 - - 17 - - 18 - - 19 - - 20 - - 21 - - 22 - - 23 - - 24 - - 25 - - 26 - - 27 - - 28 - IC IC - 29 - IT

More information

FdData社会地理

FdData社会地理 [ [ 1(3 ) [ 2(3 ) A C [ [ [ 3(2 ) (1) X Y Z (2) X Y Z 3,000m [ 4(3 ) [ [ [ 5(2 ) ( ) 1 [ [ 6( ) (1) A (2) (1) B [ 7(3 ) (1) A (2) A (3) A 2 [ 8(2 ) [ 9(3 ) 2 [ 10(2 ) A H [ [ 11( ) A H 3 3 [ 12(2 ) [ (

More information

消防力適正配置調査報告

消防力適正配置調査報告 8 5 5 20 11 22 4 25 1.1 1 1.2 1 1.3 2 2.1 6 2.2 6 2.3 8 2.4 8 2.5 9 3.1 10 3.2 10 3.3 13 4.1 15 4.2 17 4.3 19 4.4 21 4.5 23 (1) - 1 - (2) (1) ()1 ( ) 8 1 1 143 116 (2) 1-2 - 26 24 19 24 6 21 24 4 19 24

More information

P32W・P27X カタログ

P32W・P27X カタログ FC98-NX NEC P32WP27X 24 FC FC98-NX PC 24 PC 24 3 2 7 3 S10 NEC 2 P32WP27XP32WP27X PC FC98-NX FC-PM PC 1 OSEmbedded 2 3 4 310 3 7 3 3 S FC-LS001S 10 NECFC 15FC-LD15WZFC-LD15WT S FC-LS001S 2014 4 3 2017

More information

untitled

untitled ALTIRIS DEPLOYMENT SOLUTION 6.9 Quick Startup Guide Rev. 1.2 2008 7 11 1.... 2 DEPLOYMENT SERVER... 2 DEPLOYMENT CONSOLE... 2 DEPLOYMENT DATABASE... 2 DEPLOYMENT SHARE... 3 PXE SERVER... 3 DEPLOYMENT AGENT...

More information

システムユニット構成ツリーの見方

システムユニット構成ツリーの見方 P ProLiant DL320 Generation 5 2008 4 24 1 OVERVIEW ProLiant DL320 Generation 5 ProLiant DL320 G5 2 SATA A VGA () DVD-ROM DVD+R/RW () UID LED B () PCI 2( 2 PCI Express) 1 2 SATA ( ) ProLiant DL320 G5 C352

More information

ALC NetAcademy システム構成

ALC NetAcademy システム構成 ALC NetAcademy2 システム 構 成 205 年 6 月 ( 株 ) 日 立 製 作 所 ALC NetAcademy2 に 必 要 なハードウェア ソフトウェアの 基 本 構 成 をご 説 明 致 します. ネットワーク 環 境 (サーバ-クライアント 間 ネットワーク 回 線 速 度 ). 推 奨 00Mbps 以 上 2. サーバ 環 境 ( ALC NetAcademy2 専 用

More information

NEC Storage series NAS Device

NEC Storage series NAS Device NEC Storage NV Series NAS Device Guide for Oracle Storage Compatibility Program Snapshot Technologies is-wp-04-001 Rev-1.00(J) Oct, 2004 NEC Solutions NEC Corporation. - 1 - Copyright 2004 NEC Corporation

More information

13 21 13 3 10 2010 5 6 20 32 10 10 3 JR 14 3 1 8 2 15 6 ( ) 135 1 8 2 15 135 5 135 1 8 2 15 5 JR 135 1 8 2 15 JR 1 135 1 8 2 15 JR 135 135 135 JR 135 1 8 2 15 135 1 8

More information

untitled

untitled 2015 2004 6 22 (1) 2 3 4 50 550 2 80 10 3 100 10 165 50 1,000 2223 2 6,800 8,400 5001,000 23 () 5 1 1 02 04 5,400 3 46 80 90 70 7090 610 02 18.2 05 22.6 1120 3,000 30 5 90 15 90 22.8 1015 80 90 1120

More information