Microsoft PowerPoint - NVMe-PRES-AJ.ppt

Transcription

1 のご紹介 (Intel 版 ) Ver1.7J 最新の NVMe SSD が FPGA に直結! 超高速小型レコーダの最適解 2019/1/9 Design Gateway Page 1 説明資料アジェンダ NVMe SSD について SSD の動向 NVMe SSD の組込み導入メリット の特長 概要説明 ユーザ インターフェイス パフォーマンスとコア サイズ 豊富な機能 検証環境 / リファレンス デザイン アプリケーション イメージ 2019/1/9 Design Gateway Page 2

2 SSD の動向 1 最新 SSD ではインターフェイスの SATA がボトルネック SSD の R/W 速度が SATA の帯域 ( 理論上限 600MB/s) で頭打ち より高帯域な PCI Express へ移行 PCIe GEN3 x4 の場合帯域は 4GB/s と高速 小型化に向く M.2 フォームファクタや BGA タイプが登場 M.2: 幅 22mm 長さ 20/42/80/120mm の小型 DIMM 形状 BGA: 20mm x 16mm x 1.5mm 1g のパッケージ 従来の 2.5 インチ SATA SSD 最新の M.2 タイプ PCIe SSD BGA パッケージ SSD 2019/1/9 Design Gateway Page 3 SSD の動向 2 ホスト コントローラ規格は AHCI から NVMe へ SSD のパフォーマンスを最大限に引き出す最新の規格 拡張されたキュー サイズで最大 65,536 コマンドを同時処理 各種 OS で NVMe ドライバに対応 FMS2015 講演 Annual Update on Interfaces 資料より抜粋 2019/1/9 Design Gateway Page 4

3 NVMe SSD の組込み導入メリット 1 拡張された転送帯域 : 2.5GB/s(Write) を越える実力 高いコスト パフォーマンス : SATA タイプと価格差が小さい (2019/1/7 時点の価格.com 情報 ) (MZ-V7E500B/IT のヘ ンチマーク結果 ) M.2 タイプ NVMe SSD (Samsung MZ-V7E500B/IT) の価格とパフォーマンス 2019/1/9 Design Gateway Page 5 NVMe SSD の組込み導入メリット 2 様々なフォームファクタ HHHL(Half-Height,Half Height,Half-Length Length) の汎用 PCIe 拡張カードタイプ 小型の NGFF コネクタ接続で挿抜できる M.2 タイプ 従来 2.5 ドライブと同一サイズの U.2 (SFF-8639) 基板に直接実装可能な BGA チップ メリット 大容量小型 & コネクタ接続活線挿抜可 基板実装可 HHHL PCIe タイプ M.2 タイプ ( 長さ規格 :42/60/80mm) : U.2 タイプ BGA タイプ 2019/1/9 Design Gateway Page 6

4 とは 概要 : NVMe SSD と FPGA を直結し Read/Write を自動実行 使い方 : ユーザ回路と PCIe ハード IP 間に挿入,CPU や外部メモリ不要 アプリ : 超高速小型のデータ収録 / 再生システムに最適 メリット : SSD ストレージ システムが短期間に開発可能 CPU や外部メモリ不要! 接続しやすいユーザ I/F PCIe ハード IP コアコア本体 2019/1/9 Design Gateway Page 7 の特長 1. 高性能 : ハイ パフォーマンスかつコンパクト Write= MB/s Read= MB/s MB/s (Arria10SoC 実測値 32GByte の R/W) PCIe GEN3 対応 (Arria10 SX/GX での GEN3 実機動作検証済み ) コアサイズ :1820ALM, 3680DFF (Arria10SX の場合 ) 2. インターフェイス : 接続容易なユーザ I/F FPGA 内蔵 PCIe ハード IP コアと直結 ( 追加の回路不要 ) ユーザ I/F: 制御はパラメータ + 要求パルス データは FIFO 接続 CPU や外部 DDR 不要 ( データ バッファに内部に内部ブロック ブロック メモリ使用 ) 3. 多機能 : リード / ライトに加えて各カスタムコマンドをサポート SMART/FLUSH/Shutdown などカスタム コマンドを実装 SSD の大容量化に対応した 4K セクタ フォーマットに対応 4. 環境 :Intel 評価ボードでの試作開発環境 実機動作するリファレンス デザインをコアに添付 2019/1/9 Design Gateway Page 8

5 の特長 1: : パフォーマンス NVMe SSD へのアクセス制御を完全に自動実行 R/W コマンドを最速で実行するステートマシン内蔵 完全同期回路により最少のオーバーヘッド リード実測パフォーマンス : 3347MB/s ライト実測パフォーマンス : 2145MB/s 実機パフォーマンス評価結果例 (Arria10SoC) ( 評価 SSD: Samsung 製 MZ-V6P512B) 2019/1/9 Design Gateway Page 9 コア消費リソースを最小化 の特長 1: : コンパクト NVMe SSD 制御に特化 最適化した制御ロジックを実装 ブロック メモリによるデータ バッファ 内部メモリにより最小のオーバーヘッドでアクセス コア単体の消費リソース 2019/1/9 Design Gateway Page 10

6 接続容易なインターフェイス の特長 2: : コマンド I/F コマンド種類 / アドレス / 転送長をセット UserReq パルスでコマンド実行開始 SSD へのアクセス制御は全てコアが実行 ユーザ回路は UserBusy をモニタするだけ! コマンド / アドレス / 転送長を UserBusy= 1 以降はで次 セットし UserReq で命令発行 のパラメータを準備できる コマンド基本 I/F の信号線 コアは命令を受けると コマンド完了で UserBusy= 1 で実行開始 UserBusy= 0 コマンド I/F のタイムチャート 2019/1/9 Design Gateway Page 11 の特長 2: : データ I/F ユーザ回路 I/F はリード / ライト別の 128bit 幅 FIFO FIFO はユーザが使い慣れた Intel 標準ライブラリの汎用 FIFO IP コア内データ バッファデータ バッファに 256KByte のブロックメモリを使用 コアのデータ パス 2019/1/9 Design Gateway Page 12

7 の特長 3: 多機能 SSD の状態を取得する SMART コマンドに対応 SSD 内部温度や総書込み数などで SSD の健康状態をモニタリング FLUSH コマンドでキャッシュを任意のタイミングでフラッシュ パフォーマンス維持と書込みデータ退避のトレードオフをユーザが制御可 Shutdown コマンドをコアが実行 電源停止時の処理プロセスをユーザ指示でコアが実行 4K セクタも対応済み 今後の SSD 大容量化に先駆けて 4K セクタ フォーマットに対応 従来の 512 バイト セクタと 4K セクタの SSD フォーマットをコアが自動判別 SMART コマンドの実行結果例 2019/1/9 Design Gateway Page 13 の特長 4: 評価環境 Intel 各種 FPGA 評価ボードで実機動作 無償の評価用 SOF ファイルあり アダプタ基板 ( 別売品 ) AB16-PCIeXOVR 評価対象 PCIe SSD (M.2 タイフ SSD+ PCIe 変換アタ フ タ ) コア実機評価環境 Intel 評価ボード 2019/1/9 Design Gateway Page 14

8 の特長 4: 開発支援ツール #1 評価用 PCIe アダプタ ( 型番 :AB16 AB16-PCIeXOVR) 部品面 PCIe ソケットと FPGA 評価ボードの PCIe を接続 半田面 PCIe ソケットに NVMe SSD を装着 を実装した FPGA からアダプタ経由で SSD へ R/W アクセス 電源供給コネクタ リセット SW クロック シ ェネレータ アダプタ部品面 FPGA 評価ボードの PCIe と接続 アダプタ半田面 NVMe SSD と接続 評価用 PCIe アダプタ :AB16 AB16-PCIeXOVR 2019/1/9 Design Gateway Page 15 の特長 4: 開発支援ツール #2 評価用 FMC アダプタ ( 型番 :AB17 AB17-M2FMC) 部品面に 2 スロット分の M.2 ソケットを実装 半田面に FPGA 拡張 I/F 接続用 FMC HPC コネクタを実装 ハイパワー対応電源 (SSD1 個当り 3.3V 電源最大 5A 供給可能 ) 搭載 FPGA 評価ボードの拡張 I/F と接続するFMC コネクタ リセット SW 最大 2 枚の M.2 SSD を装着可能 アダプタ半田面強制冷却ファン用アダプタ部品面補助用電源供給コネクタ電源 (12V) コネクタ評価用 FMC アダプタ :AB17 AB17-M2FMC 2019/1/9 Design Gateway Page 16

9 の特長 4: リファレンス デザイン 評価用ビットファイルの Quartus/Qsys プロジェクト IP コア以外の全ソースコード ( ファーム含む ) を提供 ユーザ製品の開発期間短縮に貢献 まず最初に元のリファレンスで実機動作を確認 そこからユーザ製品に向け少しずつ編集 編集ごとに実機動作を Step by Step で確認 大きな後戻りがなく確実で短期間での製品開発が可能! 2019/1/9 Design Gateway Page 17 FAT32-IP/exFAT IP/exFAT-IP コア紹介 コアのオプション製品 (exfat exfat-ip コアは開発中 ) FAT32/exFAT ファイル システムでのデータ書込みに対応 PC へドライブを再接続するとすると記録データが直接記録データが直接リードリード可能 データをファイルシステムで記録 ドライブを装置から外し PC へ再接続 PC から収録データをファイルで直接リード可能 記録データをそのまま PC からリード リード アクセス 記録データは PC からファイルでリード でリード アクセス可能 2019/1/9 Design Gateway Page 18

10 実装機能概略 FAT32-IP/exFAT IP/exFAT-IP コア紹介 ( 続き 続き 1) フォーマット / ファイル データ書込みを IP コアが純ロジックで実行 ファイル名は IP コアが自動生成 ファイル データはユーザ回路から FIFO 経由で直接書き込み 制約 ドライブのフォーマットは IP コアで実行 (PC でのフォーマット不可 ) ドライブには IP コアが生成したもの以外のファイル書込み不可 ファイル サイズは固定 ( フォーマット時に選択 ) で変更不可 2019/1/9 Design Gateway Page 19 FAT32-IP/exFAT IP/exFAT-IP コア紹介 ( 続き 実機動作するリファレンス デザインを用意 続き 2) テスト ファイル作成メニューをシリアル経由で実行 操作後 PC の PCIe に繋ぎ換えてファイルのリードファイルのリード互換性を確認 FPGA 側で作成したファイルを PC に繋ぎかえてリード操作を確認 2019/1/9 Design Gateway Page 20

11 アプリケーション例 1 超高速小型 FPGA データ収録システム 最新 FPGA+M.2 タイプ SSD FPGA 内に とデータ収録用ユーザ回路 収録データを M.2 タイプ SSD に記録 参考 : 一円玉 ( 直径 20mm) 484 ピン UBGA パッケージの FPGA と M.2 タイプ SSD による実装専有エリア例 ( 単位 :mm) 2019/1/9 Design Gateway Page 21 収録解析解析システム アプリケーション例 2 SoC デバイスに Linux とユーザ解析アプリを実装 データ収録は コアで SSD へ高速書込み 専用ドライバで SSD データを読み出し アプリで解析 Intel 製 SoC デバイス 1 により高速書き込みユーザ アプリ 専用デバイス ドライバ 4 解析済みデータを外部へ転送 3Linux 上のユーザ アプリで解析 2 専用ドライバ経由で読み出し NVMe SSD Linux 収録解析システム ( 専用ドライバおよび参照デザインの提供可 ) 2019/1/9 Design Gateway Page 22

12 超高速データ レコーダ アプリケーション例 3 複数 SSD による RAID0 構成で書込み速度を倍増 SSD2 台 RAID の実機動作リファレンス デザイン提供 PCIe Gen3 対応の Intel FPGA 4GB/s の書込み速度が必要 2 個の で2chのRAID0 を構築 1 台 2GByte/sec->2 台で 4GByte/sec 4GByte/sec の収録レートを実現する NVMe RAID システム 2019/1/9 Design Gateway Page 23 紹介 : 問い合わせ ホームページに詳細な技術資料を用意 問い合わせ 株式会社 Design Gateway info@dgway.com FAX : /1/9 Design Gateway Page 24

13 改版履歴 Rev. 日時 履歴 0.1J 2016/8/4 暫定版 (Ver0.1J) 作成 1.0J 2016/8/10 消費リソース情報を追加した初期版作成 1.1J 2016/8/24 のDDR4なら1chipで対応できる修正 1.2J 2016/12/21 データ バッファを内部ブロック メモリとし外部 DDRを不要とするコア改良 1.3J 2017/5/23 Avalon-PCIeブリッジを内製化しパフォーマンスを改良 1.4J 2017/6/7 データ バッファ サイズを 256KByteに固定 1.41J 2017/6/12 誤字を修正 1.5J 2017/11/1 Linuxドライバ アプリおよび 2ch RAID0リファレンス デザインを追加 1.6J 2018/7/18 4Kセクタ対応 /SMARTコマント /FLUSHコマント /Shutdown 機能を追加 1.7J 2019/1/9 オプション製品のFAT32-IP/exFAT-IP( 開発中 ) 紹介を追加 2019/1/9 Design Gateway Page 25