DDR3メモリテクノロジー

Transcription

1 DDR3メモリテクノロジー 技 術 概 要 目 次 概 要... 2 DDR3アーキテクチャー... 2 DDR3 DIMMのタイプ... 2 DDR3メモリの 速 度... 2 メモリの 電 力 消 費 量... 3 コアDDR3テクノロジー... 4 フライバイトポロジ... 4 オンダイターミネーション... 6 RDIMMのアドレスパリティチェック... 6 DIMM 温 度 センサー... 6 DDR3メモリとNUMAシステムアーキテクチャー... 7 古 いサーバーアーキテクチャー... 7 DDR3と 新 しいシステムアーキテクチャー... 8 DDR3のメモリスループット... 9 DDR3のレイテンシ DDR3メモリによる 最 適 なパフォーマンスの 実 現 システムスループットの 最 大 化 メモリレイテンシの 最 小 化 バランスの 取 れたメモリ 構 成 の 使 用 まとめ 詳 細 情 報 コメント 送 信 のお 願 い... 12

2 概 要 DDR3では DDR2メモリのパフォーマンスと 容 量 を 改 善 するさまざまなテクノロジーが 使 用 されています この 技 術 概 要 書 では DDR3メモリで 使 用 されているコアテクノロジーと 分 散 メモリコントローラーおよびオンプロセッサーメ モリコントローラーを 使 用 した 新 しいサーバーアーキテクチャーへのDDR3メモリの 統 合 について 詳 しく 説 明 します 本 紙 は DDR3メモリテクノロジーを 理 解 する 必 要 のあるテクニカルプロフェッショナルを 対 象 としています DDR3アーキテクチャー DDR3は 以 前 のDDR 実 装 と 同 じ 基 本 DRAM 構 成 およびアーキテクチャーを 使 用 しています 基 本 DIMMは 72 ビット(64データおよび8 ECC)を 並 行 してCPUへのメモリバスに 提 供 する9 個 または18 個 のDRAMのランクから 構 成 されます DDR3は 1つの 特 定 のメモリチャネルに 対 し 最 大 8つのメモリバンクのアドレッシングをサポートして います 個 々のDIMMモジュールは これらのDRAMの1 2 または4ランクをサポートし 一 般 にシングルランク DIMMモジュール デュアルランクDIMMモジュール またはクアッドランクDIMMモジュールと 呼 ばれるものを 形 成 するように 設 計 されています DIMMの 総 容 量 は 使 用 されるDRAMの 容 量 と それに 含 まれるランク 数 によって 決 まります DDR3の 規 格 では 最 大 8Gigabit DRAMまで 定 義 されており これは1 枚 のDDR3クアッドランクDIMMで 最 終 的 に64GBの 容 量 を 実 現 できることになります DDR3 DIMMのタイプ DDR3は アンバッファーDIMMとレジスタ 付 きDIMMの 両 方 をサポートしています フルバッファーDIMM (FBDIMM)は DDR3では 実 装 されていません アンバッファーDIMM(UDIMM)では すべてのアドレス 信 号 と 制 御 信 号 およびデータラインが DIMMコネクターを 介 してメモリコントローラーに 直 接 接 続 されます メモリチャネル にUDIMMが 追 加 されるごとに 電 力 負 荷 が 増 加 します その 結 果 DDR3ベースのメモリコントローラーが1つのメ モリチャネルでサポートできるのは 最 大 2つのデュアルランクUDIMMまでとなります レジスタ 付 きDIMM(RDIMM)は DRAMとメモリコントローラー 間 のアドレス 信 号 とコマンド 信 号 をバッファーするた めにDIMMにレジスタを 追 加 することで 電 力 負 荷 の 問 題 を 解 決 します 各 DIMMのレジスタがDRAMへのアドレス バスの 電 力 負 荷 を 担 うため メモリチャネルのアドレス 部 分 の 総 体 的 な 負 荷 は 削 減 されます RDIMMからのデータ は 引 き 続 き メモリバスのデータ 部 分 を 介 して72ビット(64データ+8 ECC)として 並 行 して 配 信 されます RDIMMでは 各 メモリチャネルが 最 大 3つのデュアルランクDDR3 RDIMMまたは2つのクアッドランクRDIMMをサ ポートできます フルバッファーDIMM(FBDIMM)では すべてのメモリ 信 号 (アドレス 制 御 データを 含 む)を 各 DIMMに 搭 載 され たアドバンストメモリバッファー(AMB)チップを 通 じてバッファーする 必 要 があります 信 号 は 集 約 され メモリコント ローラーとAMB 間 の 高 速 シリアルリンクを 介 して 送 信 されます FBDIMMでは メモリコントローラーは メモリ DRAMに 直 接 書 き 込 みません この 操 作 は AMBによって 実 行 されます FBDIMMアーキテクチャーは 主 に より 多 くのDIMMを 各 メモリチャネルに 搭 載 できるようにすることで サーバー システムの 最 大 メモリを 増 やすことを 目 的 に 設 計 されています この 柔 軟 性 は それなりの 犠 牲 を 伴 います FBDIMMは 製 造 コストが 比 較 的 高 く DIMMあたり3~4ワット 以 上 の 電 力 を 消 費 し 他 のDIMMに 比 べレイテンシ も 長 くなります 新 しいNUMAシステムアーキテクチャーは 個 別 のメモリコントローラーと 複 数 のメモリチャネルを 各 プロセッサーに 配 置 することで 大 きいサイズのメモリをサポートし 単 一 のチャネルで 多 数 のDIMMをサポートす る 必 要 をなくします 結 果 として 業 界 では DDR3 向 けにFBDIMMを 採 用 しませんでした DDR3メモリの 速 度 DDR3メモリは DDR2メモリに 比 べかなり 高 速 な 動 作 周 波 数 とデータ 転 送 レートを 備 えています DDR3 仕 様 では データレートは 最 大 1600メガ 転 送 / 秒 (MT/s)と 定 義 されており これはもっとも 速 いDDR2メモリ 速 度 の2 倍 に 相 当 します( 表 1) 2

3 表 1. DDR3メモリの 速 度 JEDEC 名 一 般 名 データ 転 送 速 度 最 大 DIMMスループット PC DDR MT/s 12.8GB/s PC DDR MT/s 10.6GB/s PC DDR MT/s 8.5GB/s PC DDR MT/s 6.4GB/s DDR3のより 高 速 なデータ 転 送 レートの 結 果 可 能 な 最 大 スループットレートはDDR2に 比 べ 大 幅 に 向 上 しています 最 大 帯 域 幅 は データが 転 送 サイクルごとに 転 送 される 際 に メモリコントローラーとDIMM 間 を 移 動 可 能 なデータ 総 量 を 表 しています DDR3-1333メモリでは メモリチャネルあたりの 最 大 帯 域 幅 は10.6GB/sです メモリの 電 力 消 費 量 DDR3は DDR2メモリより 電 力 効 率 が 高 くなるように 設 計 されています DDR2メモリが1.8Vで 動 作 するのに 対 し DDR3 DIMMは1.5Vで 動 作 します また DDR3は1.35Vで 動 作 する 低 電 圧 DIMMにも 対 応 しており さらに 電 力 消 費 量 を 低 減 できます 図 1は 12 枚 のDIMM(DDR3メモリ) 構 成 時 における 異 なるメモリ 速 度 でのアイドル 時 と 負 荷 時 の 電 力 消 費 量 を 示 しています 図 1. メモリ 速 度 別 の 電 力 消 費 量 (12 枚 の4GBデュアルランクRDIMMを 使 用 ) 1333MT/sで 稼 働 するDDR3メモリは 800MT/sで 稼 動 する 同 じメモリに 比 べ 約 25% 多 く 電 力 を 使 用 します 一 般 的 なガイドラインとして 同 じ 速 度 (800MT/s)で 稼 働 している 場 合 DDR3メモリの 使 用 電 力 はDDR2メモリに 比 べ 約 30% 少 なくなります 1333MT/sでは DDR3の 使 用 電 力 はDDR2メモリとほぼ 同 じですが 最 大 帯 域 幅 が 改 善 さ れます また DDR3には さらにメモリ 電 力 消 費 量 を 削 減 するためにメモリコントローラーが 使 用 できる2つの 電 力 節 約 モー ドとして CKEパワーダウンモードとセルフリフレッシュモードがあります CKEパワーダウンでは メモリコントロー ラーは 保 留 中 のメモリ 操 作 のキューを 先 読 みします 特 定 のDIMMに 対 して 何 もスケジュールされていない 場 合 は それを 低 電 力 状 態 にし リフレッシュ 時 のみ 状 態 復 帰 します さらに 電 力 を 節 約 するため メモリコントローラー は システムCPUがパワーダウン 状 態 (IntelプロセッサーではC6)になったときは 常 に DRAMをセルフリフレッシュ モードにします これが 生 じた 場 合 DDR3 DIMMは 引 き 続 き 低 電 力 状 態 で 専 用 のリフレッシュサイクルを 実 行 し ます 3

4 コアDDR3テクノロジー DDR3メモリの 仕 様 では 最 大 でDDR2メモリの2 倍 のデータ 転 送 速 度 が 定 義 されています これらの 速 度 を 実 現 す るには 電 気 信 号 の 整 合 性 を 改 善 するための 高 度 な 技 術 と ますます 小 さくなるタイミングに 適 応 できる 新 しいテク ノロジーが 必 要 でした また DDR3では 信 頼 性 と 管 理 性 を 総 合 的 に 改 善 する 機 能 も 追 加 されています フライバイトポロジ フライバイトポロジは DDR3 DIMMでDDR2の2 倍 の 速 度 を 実 現 可 能 にする 主 要 な 技 術 革 新 の1つです 一 般 的 には DIMMモジュール 上 のDRAMへのアドレスラインとコマンドラインのルーティングと これを 補 うメモリコント ローラー 上 のタイミング 調 整 を 指 しています フライバイトポロジは DDR2で 使 用 されているTブランチトポロジと 比 較 すると 良 く 理 解 できます 図 2は アドレス 信 号 またはコマンド 信 号 のどちらかがDRAMにどのようにルーティングされるかについて アンバッ ファーDDR2 DIMMの 場 合 とDDR3 DIMMの 場 合 を 比 較 したものです DDR2の 対 称 型 Tブランチトポロジは コマン ド 信 号 とアドレス 信 号 がすべてのDRAMに できるかぎりほぼ 同 時 に 到 達 するように 設 計 されています その 後 す べてのDRAMが( 読 み 取 り 中 に)データをメモリバスに 同 時 に 提 供 することが 理 想 です この 一 連 の 並 列 ビットは その 後 メモリコントローラーによって 読 み 取 られます データビットが 読 み 取 り 可 能 なタイミングは データアイと 呼 ばれています メモリクロック 速 度 が 速 くなるにつれ このタイミングを 管 理 することはますます 困 難 になっていきま す 4

5 図 2. DDR2およびDDR3のアドレス/コマンド 信 号 トポロジ フライバイトポロジは データ 信 号 を 各 DRAMに 同 時 に 配 信 する 必 要 をなくすことで より 短 い 時 間 に 縮 小 された データアイの 問 題 を 解 決 します フライバイトポロジでは 各 コマンド 信 号 とアドレス 信 号 はDRAM 0からDRAM 8 への 単 一 のパスに 沿 ってルーティングされます このトポロジの 方 がシンプルなうえ 信 号 の 整 合 性 を 向 上 させま す ただし コマンド 信 号 とアドレス 信 号 が 同 時 に 各 DRAMに 到 達 しないようになっています 信 号 が 時 刻 Nに DRAM 0に 到 達 した 場 合 その 後 の 信 号 は 時 刻 N+1にDRAM 1に 時 刻 N+2にDRAM 2に 到 達 するといった 具 合 になります 結 果 として 各 DRAMは 読 み 取 り 時 に わずかな 時 間 差 で そのデータをメモリコントローラーに 提 供 します この 時 間 差 読 取 を 実 現 するため メモリコントローラーは 各 DRAMからのビットを 適 切 な 遅 延 インターバルで 送 出 するようにタイミングを 調 整 する 必 要 があります このプロセスは リードレベリングと 呼 ばれています 5

6 また あるDRAMおよびDIMMから 別 のDRAMおよびDIMMへのこれらの 遅 延 には わずかに 差 異 が 生 じます メ モリコントローラーは システムが 再 起 動 されるたびに メモリトレーニングと 呼 ばれるプロセスで その 状 態 を 判 別 し その 後 の 動 作 モードをプログラムする 必 要 があります メモリへの 書 き 込 みの 場 合 は その 結 果 を 利 用 し メモ リコントローラーは 各 DRAMがそれらを 受 信 できる 状 態 になるタイミングに 合 わせて 異 なる 一 連 のデータビットの バスへの 提 供 をおこなっていきます フライバイトポロジは DDR3メモリのクロックをDDR2の2 倍 にすることができ る 主 要 なテクノロジーです オンダイターミネーション 信 号 を 搬 送 する 電 気 回 路 は 電 気 的 な 反 射 を 抑 制 し 全 体 としての 信 号 の 整 合 性 を 改 善 するために 終 端 抵 抗 を 配 置 する 必 要 があります 従 来 のメモリ 規 格 では メモリはシステムボード 上 で 終 端 されていました オンダイターミ ネーションは DRAM 自 体 に 抵 抗 器 を 組 み 込 み それらをメモリバス 回 路 の 終 端 に 配 置 することで 効 果 を 高 めてい ます DDR3では 設 定 可 能 な 終 端 値 の 数 がDDR2に 比 べ 大 幅 に 増 えています 重 要 なことは メモリコントロー ラーが DIMMモジュール 自 体 の 構 成 (ランク 数 )とメモリチャネル 上 の 位 置 に 基 づき POST 中 に 適 切 な 終 端 値 を 選 んで 設 定 できるということです これらの 改 良 点 はどちらも より 速 いDDR3 速 度 をサポートするために 必 要 な 信 号 の 整 合 性 の 改 善 に 貢 献 しています RDIMMのアドレスパリティチェック DDR2では アドレスパリティ 検 出 はオプションの 機 能 でしたが DDR3では 標 準 です DDR3 RDIMMでは レジスタ チップがDRAMアドレスラインのパリティチェックを 実 行 します つまり メモリコントローラーから 受 信 したパリティ ビットと 比 較 して 潜 在 するアドレッシングエラーを 検 出 します アドレスパリティチェック 機 能 はアドレッシングエラー の 内 容 自 体 を 修 正 することはできませんが 不 正 なDRAMアドレスへのデータの 書 き 込 みを 阻 止 し 気 付 かないう ちにデータが 破 壊 されることを 防 ぎます アンバッファーDIMMでは レジスタがないため アドレスパリティチェック をサポートしていません DIMM 温 度 センサー DDR3メモリには 各 DIMMの 中 央 に 温 度 センサーが 内 蔵 されています これらのセンサーは 0.5 の 単 位 で I2Cバスに 読 み 込 まれます( 図 3) 図 3. DDR3 DIMMと 温 度 センサー 6

7 HPのエンジニアは DIMM 上 の 各 DRAMの 動 作 温 度 を 判 別 するために 広 範 なモデル 化 とテストを 実 施 しました これらの 温 度 値 は 3つのファクターを 評 価 することで 導 出 されます DIMMセンサーにより 測 定 された 温 度 DIMM 上 の 各 DRAMの 相 対 位 置 特 定 のサーバーシステム 内 でDIMMを 通 るエアフローの 方 向 これらの 情 報 はすべて HP ProLiant G6サーバー 以 降 のファン 制 御 テクノロジーに 投 入 されています このテクノ ロジーは 発 生 する 可 能 性 のあるシステム 障 害 を 防 ぎ 過 度 な 冷 却 をなくすことで 電 力 消 費 量 を 削 減 できる 最 適 な 冷 却 を 提 供 します DDR3メモリとNUMAシステムアーキテクチャー DDR3は スタンドアロンメモリの 仕 様 です ただし サーバー 内 では Non-Uniform Memory Access(NUMA) 機 能 を 備 えた 新 しいサーバーアーキテクチャーの 進 歩 に 伴 いさまざまな 手 法 で 利 用 されています 新 しいサーバー アーキテクチャーとDDR3はどちらも 古 いアーキテクチャーの 下 でシステムメモリ 容 量 が 増 加 し 続 けていたため 深 刻 になりつつあったメモリスループットとレイテンシの 問 題 を 解 決 するための 取 り 組 みの 一 部 です AMDベースのサーバーでは 初 期 の 段 階 から DDR1メモリ およびその 後 DDR2メモリでNUMAアーキテク チャーを 使 用 してきました IntelベースのHP ProLiant G6サーバー 以 降 では 現 在 NUMAアーキテクチャーとそ の 他 の 多 数 の 新 機 能 が 組 み 込 まれている 新 しいインテルXeon プロセッサー5500 番 台 を 使 用 しています これら のシステムはすべて DDR3メモリの 採 用 によって 総 体 的 なスループットを 向 上 させることが 期 待 できます 古 いサーバーアーキテクチャー 図 4は 2プロセッサー(2P)Intelベースのシステムの 以 前 のアーキテクチャーの 概 略 図 です 従 来 の2Pアーキテク チャーでは メモリコントローラーとメモリチャネルがただひとつのシステムチップセットに 配 置 されていました この アーキテクチャーは 各 プロセッサーが 同 じ 経 路 を 使 用 してすべてのシステムメモリにアクセスするユニフォームメ モリアクセス(Uniform Memory Access)を 使 用 していました プロセッサーは フロンドサイドバスを 介 してメモリコ ントローラーと 通 信 します その 後 メモリコントローラーは メモリチャネル 上 のDIMMにアクセスし 要 求 された データをプロセッサーに 返 します アーキテクチャーは 2つのメモリコントローラー 機 能 をサポートしています それ ぞれ2つのメモリチャネルを 管 理 し システムあたり 合 計 で4つのメモリチャネルを 提 供 します チャネルあたり 最 大 4つのDDR2 FBDIMMを 使 用 することで 大 容 量 のメモリをサポートしています 7

8 図 4. フロントサイドバスを 使 用 するIntel 2Pアーキテクチャー このアーキテクチャーでは PC2-6400フルバッファーDIMMをサポートするシステムの 場 合 各 メモリチャネルが 最 大 で 合 計 9.6GB/sの 帯 域 幅 となります レジスタ 付 きDIMMを 使 用 するシステムのメモリチャネルは 最 大 6.4GB/sの 帯 域 幅 をサポートできます システムあたり4つのメモリチャネルにより これらのシステムの 理 論 的 な 最 大 メモリ 帯 域 幅 は それぞれ 38.4GB/sと25.6GB/sになります ただし 実 現 可 能 なスループットを 制 限 する 要 素 があります フロントサイドバスの 最 大 帯 域 幅 がボトルネックとなる 大 容 量 のメモリではフルバッファーDIMMが 必 要 となるため メモリレイテンシが 長 くなり メモリのスループットと パフォーマンスが 低 下 する DDR3と 新 しいシステムアーキテクチャー IntelベースのProLiant G6サーバーで 採 用 された 新 しいNUMAシステムアーキテクチャーでは( 図 5) メモリコント ローラーとメモリチャネルがプロセッサーに 統 合 されています 各 プロセッサーには コントローラーごとに 単 一 の チャネルを 持 つ3つのメモリコントローラーがあり 2Pシステムでは 合 計 2つのメモリコントローラーと6つのメモリ チャネルがあります プロセッサーは システムメモリのそれらに 接 続 された 部 分 に 直 接 アクセスします さらに プ ライマリシステムコンポーネントを 接 続 するQuickPathインターコネクト(QPI) 高 速 シリアルリンクを 使 用 して 他 のプ ロセッサーに 接 続 されたシステムメモリにアクセスできます 8

9 図 5. インテルXeon 5500 番 台 メモリアーキテクチャー NUMAアーキテクチャーは システムの 複 雑 性 が 高 まるにつれ 浮 上 してきた2つの 関 連 する 問 題 を 解 消 する 目 的 で 設 計 されています システムメモリのスループットを 制 約 するメモリサブシステムのボトルネックを 無 くす メモリパフォーマンスを 大 幅 に 低 下 させることなく 大 容 量 のメモリをサポートする このアーキテクチャーにDDR3が 組 み 込 まれることで 大 幅 に 改 善 されたメモリスループットを 実 現 できます 現 在 の 最 大 転 送 速 度 が1333メガ 転 送 / 秒 (MT/s)のDDR3メモリは 潜 在 的 に チャネルあたり10.6GB/sの 帯 域 幅 を 提 供 できます また 新 しいアーキテクチャーはより 多 くのメモリコントローラーとチャネルをサポートします DDR3 メモリと6つのチャネルを 使 用 する 新 しい2Pアーキテクチャーでは 理 論 上 の 最 大 メモリ 帯 域 幅 は64GB/sで これ は DDR2メモリを 使 用 した 古 いアーキテクチャーに 比 べ65% 増 加 しています DDR3のメモリスループット フロントサイドバスを 廃 止 し メモリコントローラーをプロセッサー 上 に 移 動 することで 新 しいシステムアーキテク チャーでは 以 前 のメモリのボトルネックをいくつか 排 除 しています 理 論 上 の 最 大 メモリ 帯 域 幅 の64GB/sは す べてのメモリチャネルが 常 時 フルスループットで 動 作 しているという 理 想 的 なシナリオを 前 提 としているため 実 際 には 達 成 不 可 能 です インテルXeonプロセッサー5500 番 台 とDDR3メモリの 新 しいNUMAアーキテクチャーを 使 用 している2P ProLiant G6サーバーは 実 際 には 最 大 40GB/sのメモリスループットを 実 現 できます( 表 2) 表 2. ProLiant G5およびG6 2Pサーバーの 測 定 されたメモリスループット 理 論 上 の 最 大 メモリ 帯 域 幅 2P ProLiant G5 25.6GB/s(RDIMM) 38.4GB/s(FBDIMM) 2P ProLiant G6 64GB/s 測 定 された 最 大 メモリスループット 12GB/s 40GB/s 9

10 DDR3のレイテンシ メモリレイテンシとは プロセッサーによって 要 求 された 後 CPUがメモリコントローラーからデータを 受 信 するまで に 要 する 時 間 です これは メモリサブシステムの 応 答 性 を 示 す 重 要 な 基 準 となります メモリサブシステムからの データの 取 得 にはいくつかの 手 順 があり どの 手 順 も 時 間 がかかり 総 体 的 なレイテンシに 関 与 しています メモリ 要 求 がプロセッサーI/Oキュー 内 とメモリコントローラーへの 送 信 に 要 する 時 間 メモリコントローラーキュー 内 で 費 やされた 時 間 メモリアドレスバスでのRow Address Select(RAS)コマンドとColumn Address Select(CAS)コマンドの 発 行 メモリデータバスからのデータの 取 得 メモリコントローラーとI/Oバスを 介 して 要 求 元 プロセッサーの 演 算 装 置 (ALU)に 戻 るまでの 時 間 RASおよびCASの 設 定 により どのメモリアドレスにアクセスするかが 決 まります DRAMの 電 気 特 性 は それらを 設 定 するのにそれぞれ 約 13.5ナノ 秒 かかり DDR2メモリとDDR3メモリのどちらでもほぼ 同 じです つまり 比 較 的 固 定 で 改 善 できない27~28ナノ 秒 のメモリレイテンシが 存 在 します DDR3では データレートをより 高 速 化 し UDIMMとRDIMMのみを 使 用 することで レイテンシの 改 善 を 実 現 しています システムのメモリレイテンシには 無 負 荷 時 のレイテンシと 負 荷 時 のレイテンシの2つの 異 なる 測 定 基 準 がありま す システムがアイドル 状 態 のときに 測 定 される 無 負 荷 時 のレイテンシは データをメモリサブシステムから 取 得 できる 時 間 が 最 短 となる 可 能 性 があります 無 負 荷 時 のレイテンシは メモリサブシステムのタイミングと 電 気 特 性 によって 決 まります 負 荷 時 のレイテンシは メモリサブシステムがメモリ 要 求 で 満 杯 のときに 測 定 されます 負 荷 時 のレイテンシでは メモリサブシステム 内 のメモリコントローラーの 数 コントローラーによるキュー 内 の 要 求 の 処 理 効 率 メモリインターリーブなどの 多 数 の 追 加 ファクターが 関 与 します 負 荷 時 のレイテンシは 実 世 界 の 環 境 で のメモリサブシステムの 機 能 をより 現 実 的 に 表 しています 表 3は 異 なる2P ProLiantサーバーでのDDR2メモリとDDR3メモリの 無 負 荷 時 および 負 荷 時 のレイテンシの 比 較 を 示 しています 表 3. DDR2およびDDR3 2Pシステムのメモリレイテンシ 2P ProLiant G5 667MT/sでのDDR2 2P ProLiant G6 800MT/sでのDDR3 2P ProLiant G6 1333MT/sでのDDR3 無 負 荷 時 のレイテンシ 126ns 80ns 70ns 負 荷 時 のレイテンシ 147ns 140ns 100ns DDR3メモリによる 最 適 なパフォーマンスの 実 現 DDR3メモリは DDR2メモリに 比 べ 大 幅 に 改 善 されたパフォーマンスを 実 現 できます 新 しいNUMAアーキテク チャーでは DDR3 DIMMをシステム 内 に 搭 載 する 方 法 が 重 要 となります システムスループットの 最 大 化 システムスループットの 最 大 化 の 鍵 は できるだけ 多 数 のシステムメモリチャネルをインストールすることです こ れにより すべてのチャネルのメモリ 帯 域 幅 がシステムで 使 用 可 能 となるように 確 保 できます インテルXeonプロ セッサー5500 番 台 をベースとする2P ProLiant G6サーバーでは これは メモリチャネルごとに1つずつ 6つ 以 上 のDIMMモジュールをインストールすることを 意 味 しています 10

11 メモリレイテンシの 最 小 化 メモリレイテンシ 特 に 負 荷 時 のメモリレイテンシは 最 高 のデータレート(DDR3の 場 合 1333MT/s)で 実 行 するこ とで 最 適 化 できます 1333MT/sでDDR3をサポートできる 新 しいシステムの 場 合 このメモリ 速 度 を 達 成 できるか どうかは 各 チャネルに 取 り 付 けられたDIMMの 数 とランクによって 決 まります バランスの 取 れたメモリ 構 成 の 使 用 ほとんどすべてのアプリケーション 環 境 で DDR3メモリにとって 最 適 な 構 成 は メモリチャネル 間 とプロセッサー 間 の 両 方 で 搭 載 されたメモリのバランスを 取 ることです 1つのプロセッサー 上 のメモリチャネル 間 で 搭 載 されたメモリ のバランスを 取 ると チャネルとランクインターリーブが 最 適 化 され 最 大 のメモリスループットが 保 証 されます プロセッサー 間 で 搭 載 されたメモリのバランスを 取 ると サーバー 上 で 実 行 されているすべてのスレッドで 一 貫 した パフォーマンスが 保 証 されます 1つのプロセッサーにより 多 くのメモリが 搭 載 されている 場 合 そのプロセッサー 上 で 実 行 されているスレッドは 他 のプロセッサー 上 のスレッドに 比 べパフォーマンスが 大 幅 に 高 くなります パ フォーマンスのバランスが 悪 いと 特 に 仮 想 化 環 境 では システム 全 体 のパフォーマンスが 低 下 することがありま す ホ ワ イ ト ペ ー パ ー HP ProLiant G6 サ ー バ ー で 推 奨 さ れ る DDR3 メ モ リ 構 成 ( 可 能 )に HP ProLiant G6サーバーのDDR3メモリ 構 成 に 関 する 考 慮 事 項 が 詳 しく 説 明 されています まとめ DDR3は 業 界 標 準 サーバーのメモリテクノロジーを 前 進 させるための 次 の 一 歩 です それは DDR2に 比 べ 改 善 さ れたメモリ 転 送 速 度 を 提 供 する 目 的 で 設 計 されています NUMAアーキテクチャーと 組 み 合 わせることで DDR3 は 新 しいHP ProLiantサーバーにおけるサーバーメモリスループットとレイテンシの 大 幅 な 改 善 を 実 現 するソリュー ションの 一 部 となっています 11

12 詳 細 情 報 詳 細 については 次 のリソースを 参 照 してください リソースの 説 明 技 術 関 連 のホワイトペーパー HP ProLiant G6サーバーで 推 奨 される DDR3メモリ 構 成 Memory technology evolution: an overview of system memory technologies HP ProLiantサーバーメモリ Webページ Webアドレス _09008/ 7/c pdf コメント 送 信 のお 願 い 詳 細 については HP 担 当 者 にお 問 い 合 わせいただくか 覧 ください 本 紙 に 関 送 りください 2010 Hewlett-Packard Development Company, L.P. 本 書 の 内 容 は 将 来 予 告 なしに 変 更 されることがあります HP 製 品 およびサービスに 対 する 保 証 については 当 該 製 品 および サービスの 保 証 規 定 書 に 記 載 されています 本 書 のいかなる 内 容 も 新 たな 保 証 を 追 加 す るものではありません 本 書 の 内 容 につきましては 万 全 を 期 しておりますが 本 書 中 の 技 術 的 あるいは 校 正 上 の 誤 り 脱 落 に 対 して 責 任 を 負 いかねますのでご 了 承 ください Intel Intel Celeron Itanium Intel Itanium Pentium およびIntel Xeonは 米 国 および 他 の 国 々におけるIntel Corporationの 商 標 です AMD AMD Athlon AMD Opteron AMD Virtualization ATI HyperMemory HyperTransport PCnet およびそれらの 組 み 合 わせは Advanced Micro Devices, Inc.の 商 標 です TC100202TB 2010 年 5 月 12