uclinux チュートリアル 画像エッジ検出の例

Transcription

1 uclinux チュートリアル 画像エッジ検出の例

2 目的 ' 実用的な例での実装を体験 ' uclinux 下での実装評価方法 ' hw 処理速度の見積もり方を知る

3 FTP サーバー uclinux コンソール (HyperTerminal) シリアル ケーブルパラレル ケーブ (JTAG) ネットワーク ケーブル 開発システム Xilinx ISE, EDK + Impulse CoDeveloper ( 画像ファイル転送 ) uclinux Image Filter 実装後の作業内容 Xilinx MicroBlaze ソフトコア組み込みプロセッサ上で uclinux が走行 テスト環境 マルチタスク処理を提供 uclinux Image Filter Memec Virtex-II 評価ボード V2MB TIFF 画像の元ファイルをFTP 経由でAlbertにPCからダウンロード 2. TIFF 画像をソフトで処理 (Microblaze) 3. TIFF 画像をハードで処理 (FPGAハード化エンジン ) 4. 画像処理後の TIFFファイルをFTP 経由で V2MB1000からPCにアップロードして結果を見る

4 uclinux SFL BUS 構成とペリフェラル LMB_BRAM IF_CNTLR BRAM BLOCK LMB_BRAM IF_CNTLR FSL_V20 FSL_V20 SYS_Clk / SYS_Rst LMB_V10 LMB_V10 I-Side LMB I-Side OPB MicroBlaze OPB_V20 D-Side LMB D-Side OPB DDR SDRAM FPGA 外部ボードボード上 OPB_SDRAM fsl_img OPB_MDM OPB_INTC OPB_TIMER PC LPT1<= <=JTAG Debug PC COM1<=Serial Port OPB_UART LITE Debug Port OPB_UART LITE OPB_ETHERNET Ethernet PHY FPGA 外部ボードボード上

5 エッジ検出システム方式 1/2 sw/hw の関係 source TIF/Bitmap file result TIF/ Bitmap file hw process edge_detect_process output_stream (file_data_out) fromcpu stream source_file_data 32bit input_stream output_stream tocpu stream result_file_data 32bit input_stream (file_data_in) call_fpga 関数 sw process フルカラー画像 (24bit) ファイルからデータを読み出し そのまま 32bit 単位でエンジンに送信 edge_detect エンジン hw processes: パイプラインで構成フルカラー画像 (24bit) ファイルのデータ列を受信し エッジ検出結果をフルカラー画像ファイルに直接書き込めるデータ列として出力 call_fpga 関数 sw process フルカラー画像 (24bit) ファイルのデータ部へ受信データを直接書き込み

6 エッジ検出 hw システム 2/2 hw process edge_detect を 4 つのプロセスで構成 4 段のパイプライン fromcpu stream source_file_data 32bit istream source_pixel_data 32bit r2 stream 32bit x 3 row2 r2 Pixels_in ostream result_pixel_data 32bit tocpu stream result_file_data 32bit input_stream output_stream input_stream r1 r0 r2row1 row0 r1 r0 output_stream header_ready input_stream output_stream r2 unpack 関数 prep_run 関数 filter_run 関数 pack 関数 hw process unpaker file データからピクセルデータに変換処理 hw process prep_proc 3x3 画素処理の切り出し処理 hw process filter 3x3 画素のフィルタリング処理 hw process paker ピクセルデータから file データに変換処理

7 filter_run 関数の 3x3 画像フィルタ Pixel s_in header _ready メインループ :1 画素 / ループ

8 prep_run 関数 k+1 -n k -n k-1 -n k+1 k k-1 k+1 +n k +n k-1 +n k+2 -n k+1 -n k -n k-1 -n k+2 k+1 k k-1 k+2 +n k+1 +n k +n k-1 +n 新たに必要不要になる header _ready Pixel s_in メインループ :1 画素 / ループ

9 unpack 関数と pack 関数 メインループ :4 画素 / ループ 画像ファイル データ R1 G1 B1 R2 G2 B2 R3 G3 B3 R4 G4 B4 R5 G5 B5 R5 unpack pack Pixel s_in header _ready 0 0 ピクセル データ R1 G1 B1 R2 G2 B2 0 R3 G3 B3 0 R4 G4 B4

10 hw 処理速度の見積もり Results: unpack - Stages: 7 Block #1 loop: Stages: 5 Operators: 3 Comparator(s) (32 bit) Results: prep_run - Stages: 20 Block #1 loop: Stages: 3 Block #3 loop: Stages: 3 Block #6 loop: Stages: 2 Operators: 4 Adder(s)/Subtractor(s) (32 bit) 4 Comparator(s) (32 bit) Results: filter_run - Stages: 10 Block #1 pipeline: Latency: 8 Rate: 2 Operators: 27 Adder(s)/Subtractor(s) (16 bit) 1 Comparator(s) (32 bit) Results: pack - Stages: 7 Block #1 loop: Stages: 5 Operators: 4 Comparator(s) (32 bit) Pixel s_in header _ready r 2

11 hw 処理速度の見積もり unpack: 4 pixel を 5 stage で処理 => 8 pixel/10stage prep_run: 1 pixel を 2 stage で処理 => 5 pixel/10stage filter_run: 1 pixel を 2 stage で処理 => 5 pixel/10stage pack: 4 pixel を 5 stage で処理 => 8 pixel/10stage => 2 clock / pixcel 50MHz で 24bit 512x512 フルカラー ~ 11ms Pixel s_in header _ready r 2

12 操作チュートリアル

13 Lab4 での操作内容 uclinux 評価環境下のイメージフィルタ ( エッジ検出 ) 実装と評価 1. デスクトップシミュレーションのビルドと実行 2. 動作合成 3. Stage Master Explorer 4. 既に用意されているXPSプロジェクトへ CoDeveloperのファイルを追加 5. XPSプロジェクトを開き CoDeveloperで作られたハードを追加 6. 論理合成 配置配線 ビットマップファイル生成 ( バッチ括処理 ) 7. ハードウェアをダウンロード 8. uclinuxをボードへダウンロード 9. Makefile 編集後 ソフトウェア部をコンパイル 10. 評価用入力ファイルとソフトウェアをTFTPでボードへ送る 11. ボード上でエッジ検出を実行 12. ボード上で処理された画像ファイルをPCへ送り確認する

14 CoDeveloper のプロジェクトを開く File Open Project ファイルを開くダイヤログで C(D): Impulse Lab4 ImageFilter_uClinux の中にある img.icproj を開きます

15 Project Options Build タブ 設定確認 ハードウェアを含むファイル ソフトウェアを含むファイル デスクトップシミュレーションに使用されるファイルやコンパイルオプション シミュレーション実行ファイル名

16 設定確認 ( 続き ) Project Options Simulate タブ シミュレーション実行ファイルと実行ファイルのオプション

17 設定確認 ( 続き ) Project Options Generate タブ 生成したハードウェアとソフトウェアの格納ディレクトリ EDK プロジェクトディレクトリ ここで指定したディレクトリ下に必要なファイルが展開される

18 デスクトップ シミュレーション Project Launch Simulation Executable 入力 :peppers.tiff 作業ディレクトリ内にエッジ検出後の画像出力 :result.tiff が生成される

19 Xilinx XPS のプロジェクト 'Lab4 では 既に準備してある XPS プロジェクトディレクトリ uclinux_edk を使用します 'uclinux_edk には CoDeveloper から生成 追加される HW/SW 以外の全てが既に用意されています ' 以降の作業では uclinux_edk に CoDeveloper で生成した HW/SW と追加していきます

20 ハードウェア ソフトウェア生成 Project Generate HDL C ソースを解析し ハードウェア化が行われる

21 EDK プロジェクトへ移行 Project Export Generated Hardware Project Options Generate Project Export Generated Software で指定したディレクトリ下へ必要なファイルが展開される

22 以上でCoDeveloper 上での作業は終了です ここまでの作業により 下記が行われました ' コンフィグレーション関数で指定したプロセス unpack prep_run filter_run packをハード化 (HDL) ' Xilinxの環境に必要なファイルをCoDeveloperから Xilinx 環境へ移行 ここからは 既に用意してあるXilinx Platform Studioのプロジェクトを開き CoDeveloperで作成したハード (fsl_img) をハードウェアプラットフォームへ追加します

23 XPS のプロジェクトを開く C(D): Impulse Lab4 ImageFilter_uClinux uclinux_edk の中にある system.xmp を開きます

24 Add/Edit Core ダイヤログを開く Xilinx Platform Studio のメニュー [Project] [Add/Edit Cores...(dialog)] を選択

25 パラメータの編集 C_FSL_LINKS を 1 3 へ変更 : イメージフィルタの入力と出力の Stream の数ぶん

26 CoDeveloper で作成したハードを EDK 上で追加 CoDeveloper で作成したハードウェア部 fsl_img が EDK の他 IP と供にリストされている

27 バスを追加し fsl_img をバスへ接続 バスを追加 : fsl_v20_v1_00_b を 2 つ追加 fsl_img をバスへ接続 : microblaze_0 mfsl1 と fsl_v20_0 を接続 (M が表示 ) microblaze_0 sfsl2 と fsl_v20_1 を接続 (s が表示 ) fsl_img_0 sfsl0 と fsl_v20_0 を接続 (s が表示 ) fsl_img_0 mfsl1 と fsl_v20_1 を接続 (M が表示 )

28 ポート追加 fsl_img_0 の clk を追加 Net Name は sys_clk fsl_v20_0 の FSL_Clk を追加 Net Name は sys_clk fsl_v20_0 の SYS_Rst を追加 Net Name は net_gnd fsl_v20_1 の FSL_Clk を追加 Net Name は sys_clk fsl_v20_1 の SYS_Rst を追加 Net Name は net_gnd Net Name の sys_clk はプルダウンメニューから選択 Net Name の net_gnd は 直接入力

29 配置配線 ビットマップファイル生成 Tools Generate Bitstream: 論理合成 配置配線 ビットストリーム生成が一括処理される

30 PC とボードの接続 Main board の com ダウンロードケーブル P160 の com

31 ビットマップファイルをダウンロード Tools Download: イメージフィルタ (fsl_img) や MicroBlaze その他必要なハードウェア構成が FPGA 上に展開される

32 ターミナルウィンドウを開く 拡張ボード P160 の COM ポートに繋がる PC を uclinux のコンソールマシンとして使用 uclinux のコンソールウィンドウとなるターミナルウィンドウを開いておく ここでの設定は : N-1

33 Xilinx Xygwin の起動

34 Xygwin でカーネルダウンロードスクリプトを実行 'Xilinx Xygwin を起動 'uclinux_edk ディレクトリまで cd コマンドで移動 ' ダウンロードスクリプト./dl.sh を実行 uclinux ダウンロード完了後 ターミナルウィンドウにログインプロンプトが表示されるので root でログイン

35 イメージフィルタ ソフトウェアをビルド 'Xilinx Xygwin で uclinux_edk 下の code ディレクトリへ移動 'code ディレクトリ内にある Makefile の環境変数 IMPULSE_HOME が実際の CoDeveloper までのパスと一致している事を確認 ' コマンド make FSL=1 を実行

36 以上で FPGAに実装するハードウェア ソフトウェアに対する必要な処理が全て完了しました 続いて 評価ボードを用いた実機検証に移ります TFTPという簡易 FTPを用いて エッジ検出ソフト imgとテスト用画像 peppers.tiffをボードへ送り ボード上でエッジ検出を実行します

37 TFTP のセットアップ TFTP を起動し Base Directory の設定を アプリケーションプログラム :img と 入力ファイル :peppers.tiff があるディレクトリ ( ここでは uclinux_edk) に設定する 実際にはどこにあってもかまいませんが 作業が楽です ここでは uclinux_edk へ置くことにして話を進めます TFTP は ImageFilter_uClinux tftp フォルダにあります ファイル tftpd32.exe をダブルクリックすると プログラムが起動します

38 ftp コマンドでファイル転送 コンソールから下記コマンドを使用して img と peppers.tiff をボードへ送ります : ' ' ' ' /tmp は RAM ディスク ファイル転送には数秒要します

39 エッジ検出プログラムの実行 ファイルのアクセス権を変更後 プログラムを実行 : ' '

40 出力ファイルの確認 結果ファイルの確認の為 results.tiff を PC へ送ります : '