ウォッチドッグ・タイマ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）

Size: px

Start display at page:

Download "ウォッチドッグ・タイマ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）"

あゆみてっちがわら
5 years ago
Views:

1 11? 2012? cv_ cv_ ウォッチドッグタイマの主な機能は無応答ステートから回復するシステムの方法を提供することですハードプロセッサシステム (HPS) はレベル 4(L4) のペリフェラルバスに接続された 2 つのプログラム可能なウォッチドッグタイマを提供していますウォッチドッグタイマは Synopsys DesignWare APB Watchdog Timer (DW_apb_wdt) ペリフェラルのインスタンスです 1 マイクロプロセッサユニット (MPU) サブシステムには 2 つの追加のウォッチドッグタイマを提供しています MPU のウォッチドッグタイマに関する情報について詳しくは Cyclone V デバイスハンドブック Volume 3 の Cortex-A9 MPU System の章を参照してください次のリストではウォッチドッグタイマの機能を説明しますプログラム可能な 32 ビットのタイムアウトの範囲がありますタイマはゼロのプリセット値からカウントダウンを行いユーザーコンフィギュレーション可能な次の動作のいずれかを実行しますシステムリセットを生成します割り込みを生成してタイマを再起動し第 2 のタイムアウトが発生する前にタイマがクリアされない場合はシステムリセットを生成します 2012? Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks o Altera Corporation and registered in the U.S. Patent and Trademark Oice and in other countries. All other words and logos identiied as trademarks or service marks are the property o their respective holders as described at Altera warrants perormance o its semiconductor products to current speciications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out o the application or use o any inormation, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version o device speciications beore relying on any published inormation and beore placing orders or products or services. Portions 2011 Synopsys, Inc. Used with permission. All rights reserved. Synopsys & DesignWare are registered trademarks o Synopsys, Inc. All documentation is provided "as is" and without any warranty. Synopsys expressly disclaims any and all warranties, express, implied, or otherwise, including the implied warranties o merchantability, itness or a particular purpose, and non-inringement, and any warranties arising out o a course o dealing or usage o trade. Paragraphs marked with the dagger ( ) symbol are Synopsys Proprietary. Used with permission. ISO 9001:2008 Registered Subscribe

2 24 2 初期の起動を待機する時間が再起動に必要とされる時間と異なっているときに使用されるデュアルプログラム可能なタイムアウト期間が提供されますウォッチドッグカウンタが誤って再起動されるのを防止しますウォッチドッグカウンタが誤ってディセーブルされるのを防止しますデバッグ用の一時停止モードを提供します図 24 1 にウォッチドッグタイマのブロック図を示します System Manager Pause Watchdog Timer Interrupt & System Reset Control Reset Request Interrupt Reset Manager MPU Register Block Slave Interace L4 Peripheral Bus (osc1_clk) 各ウォッチドッグタイマにはコントロールおよびステータスレジスタ (CSR) アクセス用のスレーブインタフェースレジスタブロックおよびスレーブインタフェースクロック (osc1_clk) 上で動作する 32 ビットのダウンカウンタから構成されていますシステムマネージャによって駆動される一時停止入力は必要に応じて CPU がデバッグされているときにカウンタを一時停止しますウォッチドッグタイマは MPU への割り込みリクエストとリセットマネージャへのリセットリクエストを駆動します詳細は Cyclone V デバイスハンドブック Volume 3 の Cortex-A9 MPU System および Reset Manager の章を参照してくださいウォッチドッグタイマは通常ソフトウェアやシステム関連の問題によって引き起こされるシステムロックアップから回復するためのペリフェラルです Cyclone V

3 24 3 各ウォッチドッグタイマは各クロックサイクルで 1 でデクリメントするプログラム可能なダウンカウンタですウォッチドッグタイマは 16 個の固定タイムアウト期間の値をサポートしてソフトウェアには目的のタイムアウト期間を選択しますタイムアウト期間は 2 n osc1_clk のクロック周期ですここで n は 16 から 31 までの整数ですタイムアウト期間の値のプログラミングについて詳しくは 24 4 ページのタイムアウト期間の値の設定を参照してください osc1_clk クロックについて詳しくは 24 4 ページのクロックを参照してくださいカウンタがゼロに達するとウォッチドッグタイマはタイムアウトになりますこれは回復不能なエラーが発生してシステムリセットが必要だということですソフトウェアはシステムが継続的に正常に機能していることを示すためにタイマを再起動する必要があります ( 再起動のタイムアウト期間の値を使用してカウンタをリロードします ) 再起動レジスタに書き込むことによってソフトウェアはいつでもカウンタをリロードすることができます詳細は 24 5 ページのウォッチドッグカウンタのリロードを参照してくださいソフトウェアはタイムアウトでリセットリクエストを生成するか割り込みリクエストをアサートして 2 回目にダウンカウントを開始するかウォッチドッグタイマの出力応答モードを設定します前者の場合にはリセットリクエストがアサートされていてもウォッチドッグタイマがリセットマネージャによってリセットされるまでカウンタはラップしてデクリメントし続けます後者の場合では生成された割り込みは MPU のサブシステム内の汎用割り込みコントローラ (GIC) に渡されます 2 回目のタイムアウトが発生する前に割り込みがソフトウェアによって処理されていない場合はタイマはリセットリクエストを生成します出力応答モードのプログラミングについて詳しくは 24 4 ページの出力応答モードの選択を参照してください 1 ウォッチドッグカウンタがゼロに達すると同時に再起動される場合割り込みは発生しませんウォッチドッグタイマはデバッグ時に一時停止することができますウォッチドッグタイマの一時停止はシステムマネージャによって制御されます次のオプションが使用可能です CPU0 または CPU1 のどちらかがデバッグモードになっているときにタイマを一時停止する CPU1 のみがデバッグモードになっているときタイマを一時停止する CPU0 のみがデバッグモードになっているときタイマを一時停止するタイマを一時停止しない一時停止モードがイネーブルされている場合デバッグ中にシステムマネージャはウォッチドッグタイマを一時停止します一時停止モードがディセーブルされている場合デバッグ中でもウォッチドッグタイマが実行されますシステムマネージャがリセットを終了するとウォッチドッグの一時停止機能は両方の CPU にデフォルトでイネーブルします一時停止モードのプログラミングについて詳しくは 24 5 ページのウォッチドッグタイマの一時停止を参照してください Cyclone V

4 24 4 タイマ動作がクロックマネージャでフェーズロックループ (PLL) に依存していないのでそれぞれのウォッチドッグタイマは osc1_clk クロックに接続されていますこの独立性によってクロックマネージャで PLL を誤ってプログラムしてしまった場合にソフトウェアを回復させることができるようになります詳細は Cyclone V デバイスハンドブック Volume 3 の Clock Manager の章を参照してくださいウォッチドッグタイマはリセットマネージャからコールドリセットまたはウォームリセットでリセットされリセットを終了するときにはディセーブルになります詳細は Cyclone V デバイスハンドブック Volume 3 の Reset Manager の章を参照してくださいウォッチドッグタイマはリトルエンディアンモジュールですこの項ではタイマ用のプログラミングオプションについて説明しますウォッチドッグタイマにはデュアルタイムアウト期間がありますカウンタは最初のタイマが開始された最初の起動タイムアウト期間の値を使用しますそれ以降の再起動はすべて再起動タイムアウト期間を使用しますバリッド値は 2 (16+i) 1 のクロックサイクルです ( ここで i は 0 から 15 までの整数 ) プログラム可能なタイムアウト期間を設定するには次の手順を実行します初期起動のタイムアウト期間を設定するにはウォッチドッグタイムアウト範囲レジスタ (wdt_torr) の初期化フィールド (top_init) 用のタイムアウト時間に i を書き込みます再起動タイムアウト期間を設定するには wdt_torr レジスタのタイムアウト期間フィールド (top) に i を書き込みます 1 タイマをイネーブルする前にタイムアウト値を設定しますウォッチドッグタイマには 2 つの出力応答モード ( 24 3 ページのカウンタで説明されたように ) があります目的のモードを選択するには次の手順のいずれかを実行します Cyclone V

5 24 5 タイムアウトが発生したときにシステムリセットリクエストを生成するためにウォッチドッグタイマのコントロールレジスタ (wdt_cr) の出力応答モードビット (rmod) に 0 を書き込みますタイムアウトが発生したときに割り込みを生成しタイマを再起動するために wdt_cr レジスタの rmod フィールドに 1 を書き込みますウォッチドッグカウンタがゼロに達すると同時に再起動が発生する場合はシステムリセットは生成されませんウォッチドッグタイマをイネーブルして開始するには wdt_cr レジスタのウォッチドッグタイマのイネーブルビット (wdt_en) に 1 の値を書き込みますウォッチドッグカウンタをリロードするにはカウンタ再起動レジスタ (wdt_crr) に 0x76 の値を書き込みますこのユニークな 8 ビット値は偶発的な再起動を防止するために安全機能として使用されていますウォッチドッグタイマの一時停止はシステムマネージャの L4 ウォッチドッグデバッグレジスタ (wddbg) によって制御されます詳細は Cyclone V デバイスハンドブック Volume 3 の System Manager の章のレジスタ定義の項を参照してくださいリセットマネージャからウォッチドッグタイマをリセットすることでのみそれらがディセーブルされ停止されます詳細は Cyclone V デバイスハンドブック Volume 3 の Reset Manager の章を参照してください Cyclone V

6 24 6 図 24 2 にウォッチドッグタイマ用のステートマシンを示します System Reset (Timer Disabled) Sotware Sets Initial and Restart Timeout Periods (WDT_TORR), Sets Output Response Mode (WDT_CR.RMOD), and Enables the Timer (WDT_CR.WDT_EN) Load Counter with Initial Timeout Value & Start Timer Load Counter with Restart Timeout Value Sotware Reads WDT_EOI or Writes 0x76 to WDT_CRR Decrement Counter Counter > 0 Counter == 0 and WDT_CR.RMOD == 1 Counter == 0 and WDT_CR.RMOD == 0 Assert Interrupt & Load Counter with Restart Timeout Value Assert System Reset Request Sotware Reads WDT_EOI or Writes 0x76 to WDT_CRR Counter > 0 Decrement Counter Counter == 0 ステートマシンは出力応答モードの両方の動作を含めてウォッチドッグタイマの動作を示しています一度初期化されるとクロックサイクル毎にカウンタが減少しますカウンタがゼロに達するかまたはウォッチドッグタイマが再起動されるまでステートマシンはカウンタを Decrement Counter 状態のままにしますソフトウェアが割り込みクリアレジスタ (wdt_eoi) を読み出す場合または wdt_crr レジスタに 0x76 を書き込む場合 Decrement Counter の状態から Load Counter with Restart Timeout Value の状態に変化しますこの状態ではウォッチドッグカウンタは Restart Timeout Value でリロードされ Decrement Counter の状態に戻しますカウンタがゼロに達すると wdt_cr レジスタの rmod ビットで定義された出力応答モードの設定値に基づいて状態が変化します wdt_cr レジスタの rmod ビットが 0 の場合出力応答モードはシステムリセットリクエストを生成しますこの場合状態は Assert System Reset Request に変更されます応答ではリセットマネージャはウォッチドッグタイマをリセットしディセーブルしてソフトウェアにタイマを再初期化する機能を与えます Cyclone V

7 24 7 wdt_cr レジスタの rmod ビットが 1 の場合出力応答モードは割り込みを発生することになりますこの場合 Assert Interrupt の状態と Load Counter with Restart Timeout Value の状態に変化しますプロセッサへの割り込みが生成されウォッチドッグカウンタは再起動のタイムアウト値でリロードされます状態は 2 番目の Decrement Counter 状態に変更されカウンタはデクリメントを再開しますソフトウェアが wdt_eoi レジスタを読み出す場合または wdt_crr レジスタに 0x76 を書き込む場合は Decrement Counter の状態から Load Counter with Restart Timeout Value の状態に変化しますこの状態ではウォッチドッグカウンタは Restart Timeout Value でリロードされ 1 番目の Decrement Counter の状態に戻しますカウンタが再びゼロに達すると状態は Assert System Reset Request の状態に変化します応答ではリセットマネージャはウォッチドッグタイマをリセットしソフトウェアにタイマを再初期化する機能を与えますアドレスマップとレジスタ定義はこのハンドブックのボリュームに付属の hps.html ファイルにありますファイルを開くにはリンクをクリックしますモジュールの説明とベースアドレスを表示するには以下のモジュールのインスタンスのいずれかをスクロールしてリンクをクリックします l4wd0 l4wd1 次にレジスタとフィールドの説明を表示するにはレジスタ名をスクロールしてクリックしますレジスタのアドレスは各モジュールインスタンスのベースアドレスからの相対的なオフセットですすべてのモジュールのベースアドレスは Cyclone V デバイスハンドブック Volume 3 の Introduction to the Hard Processor System の章に記載されています表 24 1 にこのドキュメントの改訂履歴を示します 2012 年 11 月 1.2 マイナーな更新 2012 年 5 月 1.1 プログラミングモデルとアドレスマップおよびレジスタの定義の項を追加 2012 年 1 月 1.0 初版 Cyclone V

8 24 8 Cyclone V

ダウンロード方法アルテラのソフトウェアをインストールするためのダウンロードファイルには以下の種類があります.tar フォーマットのソフトウェアとデバイスファイルがバンドルされたセットダウンロードとインストールをカスタマイズするための個別の実行ファイルディスクに焼いて他の場所にインストール

ダウンロード方法アルテラのソフトウェアをインストールするためのダウンロードファイルには以下の種類があります.tar フォーマットのソフトウェアとデバイスファイルがバンドルされたセットダウンロードとインストールをカスタマイズするための個別の実行ファイルディスクに焼いて他の場所にインストール Quartus II ソフトウェアダウンロードおよびインストールクイックスタートガイド 2014 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of