TDSET3 1000Base-T試験手順書

TDSET3 100Base-T 試験手順書 TSC 資料 V1.0.1 2006 年 12 月 20 日作成 2007 年 5 月 9 日改定 1

目次 1. Test 信号について 3 page 2. 接続方法について 6 page 3. Template test の手順 8 page 4. Differential Output Voltage test の手順 16 page 5. Signal Amplitude Symmetry test の手順 19 page 6. Rise/Fall Time test の手順 22 page 7. Waveform Overshoot test の手順 25 page 8. Jitter test の手順 28 page 9. Duty Cycle Distortion test の手順 31 page 10. Return Loss test の手順 34 page 11. Report Generatorの操作 44 page 12. TDSET3のバージョンについて 46 page 2

1 Test 信号について (1) 100Base-Tx ではデータはコントローラで 4B5B 符号器で符号化され 下記に示すスクランブラを通った後 MLT-3 エンコーダにて 3 値フォーマットに変換されます スクランブラは 11bit のシフトレジスタ (9, 11bit の出力の exclusive-or を取り 1bit 目に入力 ) による 2047bit 周期の擬似ランダム パターンを使いデータをエンコードします MLT-3 は伝送レート 125MHz 3 値データで 1 シンボルあたりの時間は 8ns です 1 は 3 つのレベル間の遷移 0 はレベルの非遷移で表されます 1,1,1,1 のデータでケーブル上の実質の周波数成分が最高となり 信号周波数としては 125MHz / 4 = 31.25MHz となります 100Base-Tx のインタフェースは UTP(Unshielded Twisted Pair) active output interface です UTP の差動出力電圧は 950mV Vout 1050mV 3

2 Test 信号について (2) Test 信号 ( スクランブル ランダム テスト パターン ) の出力方法としては次の 3 つの方法があります 1. ポート レジスタを設定する シリコン ベンダーから入手できる特殊なソフトウェアを使用してポート レジスタにアクセスし スクランブル パターンを伝送するように設定します ポート レジスタへのアクセスの詳細については シリコン ベンダーにお問い合わせください 2. リンク パートナーを使用する 100Base-Tx の実装では リンクを検出すると スクランブルされたアイドル ランダム シーケンスが送信されます 被測定ポートを別の 100Base-Tx デバイス ( リンク パートナーと呼びます :100Mbps 固定の Speed に設定 ) に接続すると シーケンスの生成が開始されます リンク パートナーとして PC Hub などがあります オシロスコープのイーサネット ポートを 100Mbps に設定して自動ネゴシエーションをオフすることにより リンク パートナーとして使用することができます 3. PC の Device Manager の設定で DUT が PC のネットワーク カードであるときには PC の Device Manager にてネットワーク カードの speed を 100Mbps に設定し 自動ネゴシエーションをオフすることにより 使用することができます 4

2 Test 信号について (3) Network Connection の設定の一例 1. コントロールパネルからシステムをダブルクリックし システムのプロパティを表示させます 2. ハードウェア タブをクリックし デバイスマネージャのボタンをクリックします 3. Device Manager のウィンドウで Network adapters の左横にある田アイコンをクリックし 使用してるネットワーク カードを選択 ダブルクリックします ( 左図の Window が表示されます ) 4. 詳細設定で (Link) Speed & Duplex を 100Mbps/Full(Half) Duplex に変更 OK をクリックします 5

2 接続方法について (1) テスト信号の出力方法で DUT 側で (1) ポート レジスタを設定できる場合 または (3) PC の Device Manager の設定で出力可能な場合は左図のような接続で試験を行ないます Test Fixture の J461 に差動プローブを接続します + 側端子を のシルク スクリーンのある側に接続します 6

2 接続方法について (2) テスト信号の出力方法で DUT 側で (1) ネゴシエーションをしないと 100Base-T の信号を出さない場合は左図のような接続で試験を行ないます Test Fixture の J850 に差動プローブを接続します + 側端子を のシルク スクリーンのある側に接続します また LOAD3(100Ω) をジャンパーにてショートします 7

3 Template test の手順 (1) Template test の試験内容 Positive 側 Negative 側 マスクの公差として 5% まで許容しています マスクのスケールとして Normal 0.95 1.05 の 3 つから選ぶことができます 信頼性のある試験を行なうためにダイナミック レンジを最大にします このため 波形は MLT-3 の Positive 側 Negative 側について別々に試験されます 8

3 Template test の手順 (2) Select メニューにて Template を選択 Select All は Parametric 試験全てを行ないます Polarity: Both は MLT3 の Positive/Negative 両方 Pos は Positive 側 Neg は Negative 側を試験 Configure メニューの設定 Source Data: Ch1-Ch4 Acquisition: (Template test と Jitter test では選択出来ません ) Mask Scale: Normal ( 又は 0.95 / 1.05 ) Mask Setup: Samples: WfmDB モードでのサンプル波形ポイント数 Default 値は 16,000 Fail Thresh:Test を Fail とするマスク違反のポイント数 Default 値は 1 Template test の試験方法 9

3 Template test の手順 (3) Connect ボタンを押すと上図の表示になります Help ボタンを押すと接続方法 ( 前述接続方法 1) 又は DUT からのテスト信号についての説明が Online Help にて表示されます 10

3 Template test の手順 (4) View Wfm ボタンを押すと Scrambled Idle の波形が表示されます この波形がオシロで表示される波形と同じかどうか確認します 波形が正しく表示されたら Run Test ボタンを押し Test を始めます 11

3 Template test の手順 (5) Run Test ボタンをクリックすると以下の処理が行なわれます 1. DUT が接続され 有効な信号が取れているかをチェックします NG の場合 下のようなダイアログ ボックスが表示されます 3. トリガの設定を行います 4. AOI (Active Output Interface) テンプレート マスクを呼び出します ( 右図 ) 12

3 Template test の手順 (6) 4. マスク テストにて Pass/Failの判定を行ないます 5. 波形がマスクにかかってしまう場合 Manual Fitにて手動で波形位置を調整することが可能です ( 汎用ノブ使用 ) 波形がMaskにうまくフィットしたらOKを押します ResultがFail だったものがPassとなります SelectでPolarityを BothにするとManual FitはNegative 側しか Manual Fitできません Positiveにして再度試験を行ないます 13

3 Template test の手順 (7) Result Details ボタン ( 下左 ) を押すと詳細な測定結果が表示されます ( 下右 ) マスクに Hit してしまったポイントが点滅表示します Segment 番号に対応するマスクを表示 マスクに Hit してしまったポイントが で囲まれ別 Window にて表示されます 14

3 Template test の手順 (8) Advanced ボタン ( 上左 ) にて Advance Report Configuration で Use oscilloscope をチェックすると オシロの Export の設定のカラーパレットの設定が反映されます レポートのカラー表示 15

4 Differential Output Voltage test の手順 (1) Differential Output Voltage test の試験内容 100Base-Tx のインタフェースは UTP(Unshielded Twisted Pair) active output interface です MLT-3 の 3 値レベルで +Vout 及び Vout が中間の 0 レベルから測定した電圧で 950mV Vout 1050mV であることを試験します ANSI X3.263-1995 Subclause 9.1.2.2 によると試験は 112ns のパルス幅を持ったパルスにて測定することになっていますが このパルスは容易に得られないため TDSET3 ではパルス幅 96ns のパルスにて測定を行なっています このパルス幅でも十分に信頼性のある試験が可能です Differential Output Voltage test の接続方法 Differential Output Voltage test の接続は接続方法について (1) (2) 参照 16

4 Differential Output Voltage test の手順 (2) Select メニューにて Output Volt を選択 Select All は Parametric 試験全てを行ないます Polarity: Both は MLT3 の Positive/Negative 両方 Pos は Positive 側 Neg は Negative 側を試験 Configure メニューの設定 Source Data: Ch1-Ch4 Sample: 通常は使用しません ノイズの影響が結果に影響しなければ使用できます Averages: 2-10,000 (Default:64) Differential Output Voltage test の試験方法 17

4 Differential Output Voltage test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. 幅 96nsのパルスの正 負の電圧を測定 4. 規格値との比較 18

5 Signal Amplitude Symmetry test の手順 (1) Signal Amplitude Symmetry test の試験内容 MLT-3 の信号の Positive 側 Negative 側の電圧としての対称性を試験します 具体的には Differential Output Voltage test にて測定された +Vout -Vout の値が以下の式を満足することをチェックします 0.98 +Vout / - Vout 1.02 Signal Amplitude Symmetry test の接続方法 Signal Amplitude Symmetry test の接続は接続方法について (1) (2) 参照 19

5 Signal Amplitude Symmetry test の手順 (2) SelectメニューにてAmp Symを選択 Select Allは Parametric 試験全てを行ないます Configureメニューの設定 Source Data: Ch1-Ch4 Sample: 通常は使用しません ノイズの影響が結果に影響しなければ使用できます Averages: 2-10,000 (Default:64) Differential Output Voltage test の試験方法 20

5 Signal Amplitude Symmetry test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. 幅 96nsのパルスの正 負の電圧を測定 4. Amplitude Symmetryの計算 5. 規格値との比較 21

6 Rise / Fall Time test の手順 (1) Rise / Fall Time test の試験内容 MLT-3 の信号の Positive 側 Negative 側パルスの立上り時間 立下り時間 (Baseline 電圧から +Vout まで -Vout から Baseline 電圧までの立上り時間 Baseline 電圧から -Vout まで +Vout から Baseline 電圧までの立下り時間 ) が 3.0ns t rise/fall 5.0ns であることをチェックします (Rise/Fall Time Test) 測定項目として Select All を選択したときのみ 測定された全ての立上り / 立下り時間の ( 最大値 )-( 最小値 ) が 0.5ns 以下であることをチェックします (Rise/Fall Time Symmetry Test) シンボル間干渉 (Inter-Symbol Interference) の影響を出来るだけ少なくするため パルス幅 80ns のパルスについて測定を行ないます ( 但し 16ns のパルスも選択可能 ) 立上り時間の仕様が 420ps のオシロで確度 1% 以内の測定 ( 周波数帯域 1GHz 以上 ) Rise / Fall Time test の接続方法 Rise / Fall Time test の接続は Template test と同様 Template Test の手順 (2) (3) 参照 22

6 Rise / Fall Time test の手順 (2) Select メニューにて Rise Time, Fall Time または R/F Sym を選択 Select All は Parametric 試験全てを行ないます Polarity: Both は MLT3 の Positive/Negative 両方 Pos は Positive 側 Neg は Negative 側を試験 Configure メニューの設定 Source Data: Ch1-Ch4 Sample: 通常は使用しません ノイズの影響が結果に影響しなければ使用できます Averages: 2-10,000 (Default:64) Pulse Width: 80ns/16ns (Default:80ns) Rise / Fall Time test の試験方法 23

6 Rise / Fall Time test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. 設定されたパルス幅にて正 負パルスの立上り時間 立下り時間を測定 4. 立上り時間 立下り時間 対称性を規格値と比較 左図は Rise/Fall Symmetry Test の Result です 24

7 Waveform Overshoot test の手順 (1) Waveform Overshoot test の試験内容 MLT-3 差動信号の Positive 側 Negative 側パルスのオーバーシュート アンダーシュートが 14BT(Bit Times) 以上持続している High/Low 電圧 (Vout) に対して 5% を超えないことをチェックします 差動信号の遷移から 8.0ns 後にオーバーシュート アンダーシュートの値が Vout の 1% 以内に減衰することはチェックしていません ANSI X3.263-1995 Subclause 9.1.3 によると試験は 112ns のパルス幅 (14BT) を持ったパルスにて測定することになっていますが このパルスは容易に得られないため TDSET3 ではパルス幅 96ns のパルスにて測定を行なっています このパルス幅でも十分に信頼性のある試験が可能です Waveform Overshoot test の接続方法 Waveform Overshoot test の接続は Template test と同様 Template Test の手順 (2) (3) 参照 25

7 Waveform Overshoot test の手順 (2) Select メニューにて Overshoot を選択 Select All は Parametric 試験全てを行ないます Polarity: Both は MLT3 の Positive/Negative 両方 Pos は Positive 側 Neg は Negative 側を試験 Configure メニューの設定 Source Data: Ch1-Ch4 Sample: 通常は使用しません ノイズの影響が結果に影響しなければ使用できます Averages: 2-10,000 (Default:64) Waveform Overshoot test の試験方法 26

7 Waveform Overshoot test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. 幅 96nsのパルスのオーバーシュート アンダーシュート電圧を測定 4. 規格値との比較 27

8 Jitter test の手順 (1) Jitter test の試験内容 伝送ジッタの原因には デューティ サイクル歪 (DCD: Duty Cycle Distortion) やベースライン ワンダなどがあります スクランブルされた HALT ライン状態 ( 又はアイドル状態 ) にて Peak to Peak Jitter を測定し 1.4ns 以内であることをチェックします 3 値信号であるため Positive 側と Negative 側の両方についてクロス ポイントの幅のピーク値を測定します Positive, Negative で大きい方の値にて判定します 測定は Histogram 法で行なわれ 18 万 ~21 万ポイント程度の Hit 数を得て Peak to Peak の値が取られます Jitter test の接続方法 Jitter test の接続は Template test と同様 Template Test の手順 (2) (3) 参照 28

8 Jitter test の手順 (2) Select メニューにて Jitter を選択 Select All は Parametric 試験全てを行ないます Polarity: BothはMLT3の Positive/Negative 両方 PosはPositive 側 Negは Negative 側を試験 Configureメニューの設定 Source Data: Ch1-Ch4 Jitter test の試験方法 29

8 Jitter test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. 信号の取得 4. クロスポイントに水平ヒストグラムを設定 5. P-Pジッタを測定 6. 規格値との比較 30

9 Duty Cycle Distortion test の手順 (1) Duty Cycle Distortion test の試験内容 デューティ サイクル歪 (DCD: Duty Cycle Distortion) の測定は 0-1-0-1-0-1-0-1 の NRZ ビット シーケンスにより生成された 4 つの連続した MLT-3 トランジションがある信号で測定されます 試験ではスクランブル ランダム シーケンス パターンからでも上記のパターンを検索し 測定を行なうことができます 各正負パルス ( パルス幅 16ns) の電圧の 50%(+Vout/2 -Vout/2) におけるパルス エッジのタイミングと理想的な 16ns のタイミング エッジとの偏差が ±0.25ns を超えてはいけません Duty Cycle Distortion test の接続方法 Duty Cycle Distortion test の接続は Template test と同様 Template Test の手順 (2) (3) 参照 31

9 Duty Cycle Distortion test の手順 (2) Select メニューにて Distortion を選択 Select All は Parametric 試験全てを行ないます Pattern: Randomはランダム シーケンス パターンを使用 (01010101パターンを検索 ) 0101は 0101 繰り返しパターンを使用します Configureメニューの設定 Source Data: Ch1-Ch4 Sample: 通常は使用しません ノイズの影響が結果に影響しなければ使用できます Averages: 2-10,000 (Default:64) Duty Cycle Distortion test の試験方法 32

9 Duty Cycle Distortion test の手順 (3) Run Test を行うとオシロでは下のような表示になり 以下の処理が行なわれます 1. DUTの接続確認 2. トリガ設定 3. デューティ サイクル歪を計算 4. 規格値との比較 33

10 Return Loss test の手順 (1) リターンロスはインピーダンスの不整合により発生する反射波の度合いを表します この値が大きいと反射が小さく 信号伝送品質が優れていることになります リターンロスは VSWR と関連した値となります AOI ( Active Output Interface : RJ45 コネクタ ~PHY の手前 ) に入射した信号に対して反射する信号は以下の通りである必要があります 2MHz ~ 30MHz: 16dB 以上減衰すること 30MHz ~ 60MHz: 16 20*log(f/30) 以上減衰すること 60MHz ~ 80MHz: 10dB 以上減衰すること AOI に接続するケーブルの差動インピーダンスは 100Ω±15% ( 85Ω 100Ω 115Ω) で行うこと 負荷インピーダンスは抵抗性で その位相角は測定周波数範囲において 3 未満であること Test に先立ち Calibration を行う必要があります ( Receiver Transmitter でそれぞれに ) Return Loss test の試験内容 試験は Receiver と Transmitter と両方行ないます 34

10 Return Loss test の手順 (2) Return Loss test (Calibration) の接続方法 J200 と DUT または Return Loss Calibration 基板とを Short RJ45 cable で接続します (CAT5 cable) TC1 の J290, J291 を AWG の CH1, CH2(/CH1) にそれぞれ接続 AWG の Marker1 をオシロの AUX IN に接続します Transmitter 側は下記をプローブ Test Pair A: P1(J240), P2(J230) Receiver 側は下記をプローブ Test Pair B: P3(J241), P4(J231) Return Loss Calibration 基板 35

10 Return Loss test の手順 (3) Return Loss test の Calibration 実施方法 TDS の C ドライブ C: TekApplications TDSET3 AWG Waveforms 100BaseT Return Loss (AWG 機種別フォルダ ) から使用する WFM ファイルを AWG に Copy AWG から信号を出力 (Amplitude: 2Vpp, Clock:250MHz であることを確認 ) Select メニューで 100Base-T Return Loss タブより Receiver または Transmitter を選択します 36

10 Return Loss test の手順 (4) Return Loss test の Calibration 実施方法 Connect メニューにて New Cal をクリック Return Loss Calibration 基板の OPEN(J702) と TC1 の J200 とを CAT5 cable で接続 右上図 Open ボタンをクリックします 37

10 Return Loss test の手順 (5) Calibration が完了すると Done という文字が Open ボタンの下に現れます 右図のような波形が Return Loss Open Calibration の結果として表示されます Return Loss test の Calibration 実施方法 38

10 Return Loss test の手順 (6) 次に Return Loss Calibration 基板の SHORT(J703) と TC1 の J200 とを CAT5 cable で接続 Connect メニューの Calibration の中から Short ボタンをクリックします Calibration が完了すると Done という文字が Short ボタンの下に現れます 上記のような波形が Return Loss Short Calibration の結果として表示されます Return Loss test の Calibration 実施方法 39

10 Return Loss test の手順 (7) 次に Return Loss Calibration 基板の LOAD(J704) と TC1 の J200 とを CAT5 cable で接続 Connect メニューの Calibration の中から Load ボタンをクリックします Calibration が完了すると Done という文字が Short ボタンの下に現れます 上記のような波形が Return Loss Load Calibration の結果として表示されます 3 つの Calibration が終了したら Apply Cal をクリックします Return Loss test の Calibration 実施方法 40

10 Return Loss test の手順 (8) Select メニューにて Return Loss を選択 Transmitter (Tx) / Receiver (Rx) Configureメニュー Sources Probe: P1/P2: Ch1-Ch4 AWG Series: AWG4xx AWG2021 AWG5xx AWG6xx AWG7xx Load: 100Ω 又は 85,100,115Ω #Averages: 100-10,000 (Default:100) Smooth(0-10) (Default:7) Return Loss 波形を平滑化 値は任意 Return Loss test の試験方法 41

10 Return Loss test の手順 (9) Run Test を行なうとオシロでは右のような表示になり 以下の処理が行なわれます Ref 波形を上書きについてダイアログ ボックスが表示され Yes をクリックします トリガ設定 波形を取り込み リターンロスを計算 Ref 波形にてリターンロスを表示 AWG から信号を出力します (Noise 波形 Amplitude: 2Vpp, Clock:250MHz を確認 ) Run Testを行うと右図のような波形がオシロスコープで表示されます 上が典型的な Transmitterのリターンロス波形 下がReceiverのリターンロス波形 表示される周波数帯域は0-80MHzで 85/100/115ohmのいずれの波形においてもマスクにかかった場合 Failとなります Transmitter のリターンロス波形 Receiver のリターンロス波形 42

10 Return Loss test の手順 (10) スムージング : テスト後も変更可 測定結果を CSV ファイルに Export 測定結果を CSV ファイルに Export 単位は Volt db = 20*log{ (Re^2+Im^2)} 43

11 Report Generator の操作 (1) CSV ファイルにて保存 Report ファイル (.rpt) の保存 試験が終了して結果を保存する場合 上図のように CSV ファイル 又は Tektronix の内部形式 (.rpt) による Report ファイルにて保存することができます 44

11 Report Generator の操作 (2) 内部形式 (.rpt) の Report ファイルをリッチ テキスト フォーマット (.rtf) のファイルに変換できます 1.rtf ファイルは MS Word で編集が出来ます 3 4 2 左上図 Utilities メニューから Report Generator をクリック Generate Report タブをクリック Browse ボタンにてレポートを選択 123 左図 Report Viewer の File メニューから Export to RTF をクリック 4 45

12 TDSET3 について 本資料は TDSET3 のバージョン V1.4.1 に基づいて作成されています それよりも前のバージョンを使用する場合 メニューや設定に若干の違いがある場合があります TDSET3 のバージョンは最新のものをご使用下さい 最新バージョンは次の URL からダウンロードできます 1. http://www2.tek.com/cmswpt/swfinder.lotr?va=1 Software and Firmware Finder のページにて Search by keyword の下の欄に TDSET3 とキー入力し Go ボタンをクリック 2. Tektronix: Software > TDSET3 ETHERNET COMPLIANCE TEST SOFTWARE と検索されたリンクをクリックし 飛び先のページで TDSET3 のバージョンを確認します 3. Download File ボタンをクリックします 4. Enter your Email address の下の欄に Tek Profile 登録で使用したメール アドレスをキー入力します 5. Yes, my password is: の横の欄に Tek Profile 登録で設定したパスワードをキー入力し Submit ボタンをクリックするとダウンロードを開始します 6. Tek Profile 登録が無い場合は No, I need to create a profile. にチェックを入れ メール アドレスをキー入力し Submit ボタンをクリックすると Tek Profile 登録のページにジャンプします 46