R1272S データシート 車載用途向け

Transcription

1 シリーズ AEC-Q100 準拠車載用途向け入力最大 34 V 同期整流型降圧 DC / DC コントローラ 概要 R1272S は 4.0 V ~ 34 V の入力電圧範囲で動作し ハイサイドとローサイドの外部 FET (NMOS) を駆動して 0.7 V ~ 5.3 V の出力電圧を生成することが可能な降圧 DC/DC コントローラです 電流センスを必要としないユニークな電流モード PWM 制御アーキテクチャを採用しているため 外部部品として低 Ron の FET や低 DCR のインダクタを用いた場合においても 安定かつ高効率な DC/DC コンバータを構成することが可能です また 外部位相補償による周波数特性の最適化により 入力電圧や負荷電流の変動に対して高速な応答性を実現することが可能です PWM 制御時の発振周波数は 外部抵抗により 250 khz ~ 1 MHz の範囲で調整可能です (1) また 内蔵 PLL 回路により外部クロックに同期させることも可能です 動作モードには 強制 PWM モード PLL 同期モード PWM/VFM 自動切替モードの 3 つがあり MODE 端子条件によって選択できます 特に PWM/VFM 自動切替モードでは 軽負荷時の効率を大幅に改善することが可能です クランキング時に入力電圧が下がった場合には 出力電圧を保持するために動作周波数を最小 1/4 まで低下させ オフデューティを低減させることで 入出力電圧差を小さくすることが可能です 保護機能としては 電流制限機能 低電圧誤動作防止機能 (UVLO) 出力過電圧保護機能 ソフトスタート機能 低インダクタ電流シャットダウン機能などを備えています さらに NMOS オープンドレインにより出力電圧の状態を知らせるパワーグッド機能を備えています R1272S は EMI 軽減のため PWM 動作時に SSCG( スペクトラム拡散型発振器 ) 機能が有効となるバージョンも用意しています パッケージは HSOP-18 を採用しています 特長 入力電圧範囲 ( 最大定格 ) 4.0 V ~ 34 V (36V) 動作温度範囲 40 C ~ 125 C スタートアップ電圧 4.5 V 出力電圧範囲 0.7 V ~ 5.3 V フィードバック電圧精度 0.64 V ±1% 無負荷時 VIN 消費電流 (VFM 時 ) Typ. 15 µa 内部発振周波数設定範囲 (1) 250 khz ~ 1 MHz 同期可能な外部クロック周波数範囲 (1) 250 khz ~ 1 MHz SSCG 拡散率 Typ. ±3.6% 最小 ON 時間 Typ. 100 ns 最小 OFF 時間 Typ. 120 ns ( レギュレーション時 ) ドロップアウト時は実質の最小 OFF 時間を低減 ソフトスタート時間 (2) Typ.500 µs プリバイアス起動対応 逆位相クロック出力 サーマルシャットダウン機能 Tj = 160ºC 低電圧誤動作防止 (UVLO) VCC = 3.3 V (Typ.) (1) 0.7 V VOUT < 1.35 V の場合 設定可能な周波数範囲は 250 khz fosc 600 khz となります (2) 500µs(Typ.) を下限に外部コンデンサで調整可能 もしくは外部電圧印加によるトラッキング動作での対応も可能 1

2 過電圧検出 (OVD) 機能 FB 端子電圧 (VFB) + 10% (Typ.) 検出解除ヒステリシス FB 端子電圧 (VFB) x 3% (Typ.) 低電圧検出 (UVD) 機能 FB 端子電圧 (VFB) 10% (Typ.) 検出解除ヒステリシス FB 端子電圧 (VFB) x 3% (Typ.) 選択可能な過電流保護機能 ヒカップ型 / ラッチ型 選択可能な電流制限閾値 50 mv / 70 mv / 100 mv パワーグッド出力 NMOS オープンドレイン出力 パッケージ HSOP-18 アプリケーション カーオーディオ カーナビゲーションシステム ETC システムなどのカーアクセサリーの定電圧源 EV インバータや充電制御などのコントロールユニットの定電圧源 セレクションガイド 製品名パッケージ 1 リール個数鉛フリーハロゲンフリー R1272SxxyA-E2-#E HSOP-18 1,000 xx: 機能の選択 xx 過電流保護機能 SSCG 機能 00 ヒカップ型 無効 01 ラッチ型 無効 03 ラッチ型 有効 Y: 電流制限閾値電圧の設定値を選択電流制限閾値電圧の設定値 y (TYP 値 ) 1 50mV 2 70mV 3 100mV #: 品質区分の選択 # 動作温度範囲 検査温度 AEC-Q100 A 40 C ~ 125 C 25 C, 高温 Grade 1 K 40 C ~ 125 C 低温, 25 C, 高温 Grade 1 2

3 ブロック図 VOUT VIN Thermal Shutdown VCC 0.6V - CE + - EN UVLO Hiccup /Latch SHDN OVP OVP INT Regulator Int_Reg 1.2V + MODE Mode Select PFC Filter VCC Regulator VCC VCC SSCG_EN <Enable/ Disable> Mode Freq Detection Freq_NG CLK OVD SHDN BST RT VCO Set_Pulse HGATE AVIN VOUT Mode Rev VFM Control Mode Soft_Start OFF_Pulse OFF_Pulse Drive Circuit LX LGATE Over Voltage Detection OVD FB PGND Int_Reg Under Voltage Detection UVD Set_Pulse S Q Rev Reverse Detection Mode OVD CSS/TRK 2μA Soft Start Circuit - + Soft_Start - + OVD SHDN Freq_NG R Hiccup /Latch Hiccup/Latch SHDN ILIM OVP Limit Circuit AGND Peak Limit Circuit SENSE Reference COMP VOUT Slope VCC Soft_Start PGOOD CLK SHDN VIN VOUT OVD UVD CLKOUT R1272SxxxA 3

4 端子説明 HSOP VIN CSS /TRK TOP VIEW VCC 18 BST 17 3 AGND HGATE 16 4 CE LX 15 5 SENSE PAD* LGATE 14 6 VOUT PGND 13 7 RT MODE 12 8 COMP PGOOD 11 9 FB CLKOUT 10 HSOP-18 端子説明端子番号 端子名 機能 1 VIN 電源入力電圧端子 2 CSS/TRK ソフトスタート調整端子 3 AGND アナログ GND 端子 4 CE チップイネーブル端子 ( High アクティブ ) 5 SENSE インダクタ電流センス端子 6 VOUT 出力電圧帰還端子 7 RT 周波数調整端子 8 COMP エラーアンプ位相補償用容量接続端子 9 FB フィードバック端子 10 CLKOUT クロック出力端子 11 PGOOD パワーグッド端子 12 MODE モード設定入力端子 13 PGND パワー GND 端子 14 LGATE ローサイド FET 制御端子 15 LX スイッチング端子 16 HGATE ハイサイド FET 制御端子 17 BST ブースト端子 18 VCC VCC 出力端子 パッケージ裏面のタブ ( 裏面パッド ) の電位は必ず基板電位 (GND) としてください 4

5 端子の内部等価回路図 VIN VIN Int_Reg CE Int_Reg VIN 端子の内部等価回路図 CE 端子の内部等価回路図 VIN VIN VIN VCC VOUT CSS/TRK 1kΩ Int_Reg CSS/TRK 端子の内部等価回路図 VOUT 端子の内部等価回路図 VIN VCC Int_Reg Int_Reg Int_Reg SENSE RT SENSE 端子の内部等価回路図 RT 端子の内部等価回路図 5

6 Int_Reg VCC COMP FB COMP 端子の内部等価回路図 FB 端子の内部等価回路図 VCC VCC CLKOUT PGOOD CLKOUT 端子の内部等価回路図 PGOOD 端子の内部等価回路図 VCC VCC VCC VCC LGATE MODE PGND PGND PGND PGND MODE 端子の内部等価回路図 LGATE 端子の内部等価回路図 6

7 BST VIN BST BST BST HGATE HGATE LX LX LX LX LX 端子の内部等価回路図 HGATE 端子の内部等価回路図 BST VCC BST 端子の内部等価回路図 VCC 端子の内部等価回路図 AGND PGND AGND-PGND 端子の内部等価回路図 7

8 絶対最大定格 記号 項目 定格 単位 VIN 入力電圧 -0.3 ~ 36 V VCE CE 端子電圧 -0.3 ~ 36 V VCSS/TRK CSS/TRK 端子電圧 -0.3 ~ 3 V VOUT VOUT 端子電圧 -0.3 ~ 6 V VSENSE SENSE 端子電圧 -0.3 ~ 6 V VRT RT 端子電圧 -0.3 ~ 3 V VCOMP COMP 端子電圧 (1) -0.3 ~ 6 V VFB FB 端子電圧 -0.3 ~ 3 V VCC VCC 端子電圧 -0.3 ~ 6 V VCC 端子実効出力電流 内部制限 ma VBST BST 端子電圧 LX-0.3 ~ LX+6 V VHGATE HGATE 端子電圧 LX-0.3 ~ BST V VLX LX 端子電圧 (2) -0.3 ~ 36 V VLGATE LGATE 端子電圧 (1) -0.3 ~ 6 V VMODE MODE 端子電圧 -0.3 ~ 6 V VPGOOD PGOOD 端子電圧 -0.3 ~ 6 V VCLKOUT CLKOUT 端子電圧 (1) -0.3 ~ 6 V PD 許容損失 (3) (HSOP-18, JEDEC STD.51-7 実装条件 ) 3900 mw Tj ジャンクション温度 -40 ~ 150 C Tstg 保存周囲温度 -55 ~ 150 C 絶対最大定格 絶対最大定格に記載された値を超えた条件下に置くことはデバイスに永久的な破壊をもたらすことがあるばかりか デバイス及びそれを使用している機器の信頼性及び安全性に悪影響をもたらします 絶対最大定格値でデバイスが機能動作をすることは保証していません 推奨動作条件 記号 項目 動作範囲 単位 VIN 入力電圧 4.0 ~ 34 V Ta 動作周囲温度 40 ~ 125 C 推奨動作条件 半導体が使用される応用電子機器は半導体がその推奨動作条件の範囲で動作するように設計する必要があります ノイズ サージといえどもその範囲を超えると半導体の正常な動作は期待できなくなります 推奨動作条件を越えた場合には デバイス特性や信頼性に影響を与えますので 越えないように注意してください (1) VCC V を超えないようにしてください (2) VIN V を超えないようにしてください (3) 付帯事項の 許容損失 に詳しく記述していますので参照してください 8

9 電気的特性 条件に記載なき場合は VIN = 12 V, CE = VIN で示した値は 40 C Ta 125 C での設計保証値です R1272SxxxA-AE 電気的特性 (Ta = 25 C) 記号 項目 条件 Min. Typ. Max. 単位 VSTART スタートアップ電圧 4.5 V VOUT 出力電圧 V VCC VCC 端子電圧 (VCC AGND) VFB = V V ISTANDBY スタンバイ電流 VIN = 34 V, CE = 0 V 3 20 µa IVIN1 IVIN2 VUVLO2 VIN 消費電流 1 (PWM 動作スイッチング停止時 ) VIN 消費電流 2 (VFM 動作スイッチング停止時 ) VFB = V, MODE = 5 V, VOUT = SENSE = LX = 5 V ma VFB = 0.672V, MODE = 0V µa VOUT = SENSE = LX = 5V VCC Rising V VUVLO1 UVLO 閾値電圧 VCC Falling V VFB FB 電圧精度 Ta = 25 C C Ta 125 C V fosc0 発振周波数 0 RT = 135 kω khz fosc1 発振周波数 1 RT = 32 kω khz toff 最小 OFF 時間 VIN = 5 V, VOUT = 5 V ns ton 最小 ON 時間 ns fsync 同期可能周波数 fosc 基準 fosc x1.5 khz tss1 ソフトスタート時間 1 CSS / TRK = OPEN ms tss2 ソフトスタート時間 2 CSS = 4.7 nf ms ITSS ソフトスタート端子充電電流 CSS / TRK = 0 V µa VSSEND RDIS_CSS RUPHGATE RDOWNHGATE RUPLGATE RDOWNLGATE ソフトスタート終了 CSS / TRK 端子電圧 CSS / TRK 端子ディスチャージ抵抗プルアップ トランジスタ オン抵抗 (HGATE 端子 ) プルダウン トランジスタ オン抵抗 (HGATE 端子 ) プルアップ トランジスタ オン抵抗 (LGATE 端子 ) プルダウン トランジスタ オン抵抗 (LGATE 端子 ) VIN = 4.5 V, CE = 0 V, CSS / TRK = 3 V (BST LX) = 5 V, IHGATE = -100 ma (BST LX) = 5 V, IHGATE = 100 ma (VCC PGND) = 5V, ILGATE = -100mA (VCC PGND) = 5 V, ILGATE = 100 ma fosc x0.5 VFB VFB VFB+0.06 V kω Ω Ω Ω Ω 9

10 条件に記載なき場合は VIN = 12 V, CE = VIN で示した値は 40 C Ta 125 C での設計保証値です R1272SxxxA-AE 電気的特性 ( 続き ) (Ta = 25 C) 記号 項目 条件 Min. Typ. Max. 単位 mv VILIMIT 電流制限閾値電圧 (SENSE VOUT) mv mv MODE = H/CLK mv VIREVLIMIT 逆流電流制限閾値電圧 (SENSE VOUT) MODE = H/CLK mv MODE = H/CLK mv VLXSHORTL LX 地絡検出閾値電圧 (VIN LX) V VLXSHORTH LX 天絡検出閾値電圧 (LX PGND) V VCEH CE High 入力電圧 1.27 V VCEL CE Low 入力電圧 1.14 V ICEH CE High 入力電流 CE = 34 V µa ICEL CE Low 入力電流 CE = 0 V µa IFBH FB High 入力電流 VFB = 3 V µa IFBL FB Low 入力電流 VFB = 0 V µa VMODEH MODE High 入力電圧 1.33 V VMODEL MODE Low 入力電圧 0.74 V IMODEH MODE High 入力電流 MODE = 6 V µa IMODEL MODE Low 入力電流 MODE = 0 V µa VCLKOUTH CLKOUT 端子出力 High レベル CLKOUT = Hi-z 4.7 VCC V VCLKOUTL CLKOUT 端子出力 Low レベル CLKOUT = Hi-z V TTSD Ta Rising C サーマルシャットダウン閾値温度 TTSR Ta Falling C VPGOODOFF PGOOD 端子 OFF 電圧 VIN = 4.0 V, PGOOD = 1 ma V IPGOODOFF PGOOD 端子 OFF 電流 VIN = 34 V, CE = 0 V, PGOOD = 6 V µa VFBOVD1 VFB Rising VFB x V FB 端子 OVD 閾値電圧 VFBOVD2 VFB Falling VFB x V VFBUVD1 VFB Falling VFB x V FB 端子 UVD 閾値電圧 VFBUVD2 VFB Rising VFB x V gm (EA) 誤差増幅器トランスコンダクタンス COMP = 1.5 V, ms すべての製品において パルス負荷条件 (Tj Ta = 25 C) の下で上記の電気的特性表の項目をテストしています 10

11 条件に記載なき場合は VIN = 12 V, CE = VIN R1272SxxxA-KE 電気的特性 (-40 C Ta 125 C) 記号 項目 条件 Min. Typ. Max. 単位 VSTART スタートアップ電圧 4.5 V VOUT 出力電圧 V VCC VCC 端子電圧 (VCC AGND) VFB = V V ISTANDBY スタンバイ電流 VIN = 34 V, CE = 0 V 3 20 µa IVIN1 IVIN2 VIN 消費電流 1 (PWM 動作スイッチング停止時 ) VIN 消費電流 2 (VFM 動作スイッチング停止時 ) VFB = V, MODE = 5 V, VOUT = SENSE = LX = 5 V VFB = 0.672V, MODE = 0V VOUT = SENSE = LX = 5V ma µa VUVLO2 VCC Rising V UVLO 閾値電圧 VUVLO1 VCC Falling V VFB FB 電圧精度 Ta = 25 C C Ta 125 C V fosc0 発振周波数 0 RT = 135 kω khz fosc1 発振周波数 1 RT = 32 kω khz toff 最小 OFF 時間 VIN = 5 V, VOUT = 5 V ns ton 最小 ON 時間 ns fsync 同期可能周波数 fosc 基準 fosc x1.5 khz tss1 ソフトスタート時間 1 CSS / TRK = OPEN ms tss2 ソフトスタート時間 2 CSS = 4.7 nf ms ITSS ソフトスタート端子充電電流 CSS / TRK = 0 V µa VSSEND RDIS_CSS RUPHGATE RDOWNHGATE RUPLGATE RDOWNLGATE ソフトスタート終了 CSS / TRK 端子電圧 CSS / TRK 端子ディスチャージ抵抗プルアップ トランジスタ オン抵抗 (HGATE 端子 ) プルダウン トランジスタ オン抵抗 (HGATE 端子 ) プルアップ トランジスタ オン抵抗 (LGATE 端子 ) プルダウン トランジスタ オン抵抗 (LGATE 端子 ) VIN = 4.5 V, CE = 0 V, CSS / TRK = 3 V (BST LX) = 5 V, IHGATE = -100 ma (BST LX) = 5 V, IHGATE = 100 ma (VCC PGND) = 5V, ILGATE = -100mA (VCC PGND) = 5 V, ILGATE = 100 ma fosc x0.5 VFB VFB VFB+0.06 V kω Ω Ω Ω Ω 11

12 条件に記載なき場合は VIN = 12 V, CE = VIN R1272SxxxA-KE 電気的特性 ( 続き ) (-40 C Ta 125 C) 記号 項目 条件 Min. Typ. Max. 単位 mv VILIMIT 電流制限閾値電圧 (SENSE VOUT) mv mv MODE = H/CLK mv VIREVLIMIT 逆流電流制限閾値電圧 (SENSE VOUT) MODE = H/CLK mv MODE = H/CLK mv VLXSHORTL LX 地絡検出閾値電圧 (VIN LX) V VLXSHORTH LX 天絡検出閾値電圧 (LX PGND) V VCEH CE High 入力電圧 1.27 V VCEL CE Low 入力電圧 1.14 V ICEH CE High 入力電流 CE = 34 V µa ICEL CE Low 入力電流 CE = 0 V µa IFBH FB High 入力電流 VFB = 3 V µa IFBL FB Low 入力電流 VFB = 0 V µa VMODEH MODE High 入力電圧 1.33 V VMODEL MODE Low 入力電圧 0.74 V IMODEH MODE High 入力電流 MODE = 6 V µa IMODEL MODE Low 入力電流 MODE = 0 V µa VCLKOUTH CLKOUT 端子出力 High レベル CLKOUT = Hi-z 4.7 VCC V VCLKOUTL CLKOUT 端子出力 Low レベル CLKOUT = Hi-z V TTSD Ta Rising C サーマルシャットダウン閾値温度 TTSR Ta Falling C VPGOODOFF PGOOD 端子 OFF 電圧 VIN = 4.0 V, PGOOD = 1 ma V IPGOODOFF PGOOD 端子 OFF 電流 VIN = 34 V, CE = 0 V, PGOOD = 6 V µa VFBOVD1 VFB Rising VFB x V FB 端子 OVD 閾値電圧 VFBOVD2 VFB Falling VFB x V VFBUVD1 VFB Falling VFB x V FB 端子 UVD 閾値電圧 VFBUVD2 VFB Rising VFB x V gm (EA) 誤差増幅器トランスコンダクタンス COMP = 1.5 V, ms 12

13 動作説明 MODE 端子機能 MODE 端子に印加される電圧やパルスによって 動作モードは強制 PWM モード PWM / VFM 自動切替モード もしくは PLL 同期モードに変更されます 1.33 V 以上の電圧が印加されると 強制 PWM モードとなり 負荷電流によらず 常に PWM で動作を行います 0.74 V 以下の電圧が印加されると PWM / VFM 自動切替モードとなり 負荷電流によって PWM モードと VFM モードを切替えます 強制 PWM モードと VFM モードの動作については 後述の 強制 PWM モードと VFM モード を参照してください また 外部クロック接続時の動作については 後述の 周波数同期機能 を参照してください 周波数同期機能 MODE 端子に入力された外部クロック周波数にPLL ( フェーズロックループ ) を用いて同期することが可能です 同期中は強制 PWMモードとなります 外部クロックは100 ns 以上のパルス幅を推奨します 同期可能な周波数範囲は 後述の 発振周波数設定 に記載の設定周波数に対して0.5 倍 ~ 1.5 倍です ただし 動作保証される周波数範囲は250 khz ~ 1 MHzです (1) MODE 端子に外部クロックを入力した状態で立ち上げた場合は 外部クロックに同期しながらソフトスタートを行います ただし 入出力電圧が近くなり 最大デューティやデューティオーバー状態となった際には MODE 端子と非同期の状態となり 入力した外部クロック周波数の1 ~ 1/4 間の周波数にて動作します CLKOUT 端子からの出力信号もMODE 端子と非同期となります 同期状態で使用される場合は 入力が下がった状態での使用には注意が必要です デューティオーバー機能クランキング時に入力電圧が下がった場合 出力電圧を保持するために動作周波数を設定周波数の 1 ~ 1/4 までリニアに変化させます これにより 通常の最大デューティを超えたオンデューティを引き出すことで入出力電圧差を小さくすることができます パワーグッド機能 NMOSオープンドレインによるパワーグッド機能は ICが以下のような状態を検出するとNMOSをオンし PGOOD 端子を L にします これらの状態からの復帰後は NMOSをオフし PGOOD 端子電圧を H ( パワーグッド入力電圧 :VUP) にします CE = L ( シャットダウン時 ) UVLO 検出時 サーマルシャットダウン時 ソフトスタート時 UVD 検出時 OVD 検出時 ヒカップ型保護機能動作時 ( ヒカップ型選択時 ) ラッチ型保護機能動作時 ( ラッチ型選択時 ) (1) 0.7 V VOUT < 1.35 V の場合 設定可能な周波数範囲は 250 khz fosc 600 khz となります 13

14 PGOOD 端子は PGOOD 端子に流れ込む電流が1 maの場合に PGOOD 端子電圧 L の0.54 V 以下を保証するように設計されています パワーグッド入力電圧 (VUP) は5.5 V 以下 プルアップ抵抗 (RPG) は10 kω 以上 100 kω 以下を推奨します また パワーグッド機能を使用しない場合は PGOOD 端子を Open または GND に接続してください R1272S PGOOD R PG V UP H is detected under abnormal condition. V PGOOD パワーグッド回路図 VIN 1.1V time CE VFB time 0.64V PGOOD time Hi-z 120us (Typ.) Hi-z time パワーグッド回路立ち上がり / 立ち下がりシーケンス 14

15 低電圧検出 (UVD) 機能 UVD 機能は FB 端子を用いて間接的に出力電圧を監視しています UVD 検出電圧はFB 端子電圧の90% (Typ.) であり FB 端子電圧が30 µs (Typ.) 以上 UVD 検出電圧を下回るとPGOOD 端子を L にします もしFB 端子電圧が0.64 Vの93% (Typ.) を上回ると 遅延時間経過後 (Typ.120µs) に PGOOD 端子は H になります UVD 検出中に出力過電流 LX 地絡保護もしくは出力過電圧保護 (OVP) を検出すると ヒカップまたはラッチの過電流保護機能が動作します 過電圧検出 (OVD) 機能 OVD 機能は FB 端子を用いて間接的に出力電圧を監視しています FB 端子電圧の過電圧を検出すると 内部回路はアクティブ状態のまま スイッチングを停止します OVD 検出電圧は FB 端子電圧の110% (Typ.) であり FB 端子電圧が30 µs (Typ.) 以上 OVD 検出電圧を上回るとPGOOD 端子を L にします もしFB 端子電圧が0.64 Vの107% (Typ.) を下回ると スイッチングは通常の制御系で制御され 遅延時間経過後 (Typ.120µs) に PGOOD 端子は H になります 出力帰還抵抗等でFB 端子の周辺回路に異常が発生した場合はOVP 機能で保護します 出力過電圧保護 (OVP) 機能 FB 端子の周辺回路に異常が発生した場合にも出力電圧の過電圧を低減するため VOUT 端子電圧を監視しています VOUT 端子電圧がOVP 電圧を上回ると 内部回路はアクティブ状態のまま スイッチングを停止します VOUT 端子電圧がOVP 電圧を下回ると スイッチングは通常の制御系で制御されます もしOVP 検出状態でFB 端子 UVDを検出すると 異常状態と判断し ヒカップまたはラッチの保護機能が動作します なお OVP 検出電圧はVOUT 端子の絶対最大定格以上に設定されているため この機能について動作保証するものではありません LX 天絡 (VIN ショート ) / 地絡 (GND ショート ) 保護機能通常の電流制限とは別にLX 端子の天絡 / 地絡の保護機能が搭載されています 電流制限機能を外付けインダクタのDCRもしくはセンス抵抗で制御しているため FETに貫通電流が発生した場合や LX 端子が天絡 / 地絡して過電流が発生した場合は 電流制限機能で制御することができません そのため 動作しているFET のドレイン-ソース間の電圧を監視することで 過電流や天絡 / 地絡を検出する保護機能を搭載しています 検出する電流はLX 天絡地絡閾値電圧 (FET_ON 抵抗 x 電流 ) より求めることができます LX 天絡地絡閾値電圧は 0.43 V (Typ.) に設定されています ヒカップ型 / ラッチ型過電流保護機能過電流保護機能にはヒカップ型とラッチ型があり 電流制限 OVP もしくはLX 地絡保護動作中に UVDが機能することが動作条件になります ラッチ型は 出力がOFFした場合にCE 端子を L にするか VINをUVLO 検出電圧以下にすることでリセットされます ヒカップ型は保護が働いた後にスイッチングを停止し 一定時間 (Typ.3.5 ms) 後に再起動を行います 自動復帰するため CE 端子の L / H 切替えをする必要がありません また 再起動までの時間が長く 発熱による破壊の心配もありません 出力がGNDに短絡された場合には 短絡が解除されるまでオン / オフを繰り返します 15

16 電流制限機能電流制限機能はSENSE 端子電圧とVOUT 端子電圧の電位差を監視し 電位差が電流制限閾値電圧を上回るとハイサイドFETをオフするピーク電流方式で電流を制限します 電流制限閾値電圧は50 mv / 70 mv / 100 mv から選択することができます また 外付け部品を変更することで以下の電流制限検出方法を選択することができます A. センス抵抗 (R SENSE) での検出方法センス抵抗をインダクタに対して直列に接続し その両端電圧にて電流制限値を検出するため バラつきの少ないRSENSEを選択することによって 高精度な電流制限が可能です RSENSEの接続により電流とRSENSEによる損失が発生することに注意してください 電流制限インダクタピーク電流は次式により求められます 電流制限インダクタピーク電流 (A) = 電流制限閾値電圧 (mv) / RSENSE (mω) H-side FET SENSE LX L-side FET Inductor RSENSE COUT VOUT 図 A センス抵抗での検出 B. インダクタの DCR ( 直流抵抗 ) での検出方法抵抗をインダクタに対して直列に入れる必要がなく 効率の低下を最小限に抑えることが可能です ただし 出力電圧はインダクタンスと出力容量によって決定される時定数の傾きが生じるため SENSE 端子には同じ時定数の傾きが発生する抵抗と容量をインダクタの両端に接続する必要があります インダクタのDCRの製造バラつき 温度特性などの要因により 電流制限値の精度が悪くなる場合があります 電流制限インダクタピーク電流 SENSE 端子に接続するRS / CSは次式により求められます 電流制限インダクタピーク電流 (A) = 電流制限閾値電圧 (mv) / インダクタの DCR (mω) CS = L / (DCR RS) SENSE RS CS H-side FET LX L-side FET Inductor DCR COUT VOUT 図 B インダクタの DCR での検出 16

17 出力電圧設定 RTOP RBOT を変更することで 出力電圧 (VOUT) を任意に設定することができます 出力電圧は次式 1 より求 められます VOUT = VFB (RTOP + RBOT) / RBOT 式 1 例 ) VOUT = 3.3 V 設定 RBOT = 22 kωとした場合 式 1より RTOPは91.4 kωで設定することができます ( 式 2 参照 ) E24 系列の抵抗を使って91.4 kωに設定するためには (91 kω kω) の組み合わせで RTOPを2つ直列に接続して構成する必要があります また 設定電圧の許容範囲が広い場合 RTOPを91 kωの抵抗 1つで設定することができ 部品点数の削減になります RTOP = (3.3 V / 0.64 V - 1) 22 kω = 91.4 kω 式 2 発振周波数設定 RT 端子とGNDの間に発振周波数設定抵抗 (RRT) を取り付けることで 発振周波数を250 khzから1 MHzの間で設定できます (1) 例えば RT 端子に66 kωを取り付けることで およそ500 khzに設定できます 電気的特性 に記載の条件の下で RT 端子に135 kωを取り付けた場合の発振周波数 (fosc0) とRT 端子に 32 kωを取り付けた場合の発振周波数 (fosc1) を保証しています fosc [khz] R RT [kω] R RT [kω] = fosc [khz] ^ (-1.039) R1272S001A 発振周波数設定抵抗 (R RT) 対発振周波数 (f OSC) (1) 0.7 V VOUT < 1.35 V の場合 設定可能な周波数範囲は 250 khz fosc 600 khz となります 17

18 ソフトスタート時間調整機能 ソフトスタート時間は CE 端子の H から出力電圧が設定電圧に達するまでの時間としています CSS / TRK 端子にコンデンサ (CSS) を取り付けることで 内蔵ソフトスタート時間 500 µs (Typ.) を下限にソフトスタート時間 (tss) を調整することができます 外部調整ソフトスタート時間は CSS に取り付けられたコンデンサに 2.0 μa (Typ.) で 0.64 V (Typ.) までチャージする時間で決定され 4.7 nf を取り付けた場合に Typ. 1.6 ms (Typ.) となります また ソフトスタート時間を調整する必要が無い場合は CSS / TRK 端子を Open にすることにより内蔵ソフトスタート時間 500 µs (Typ.) で起動します 出力に大きなコンデンサを付ける場合は 起動時に大電流が流れ 過電流保護や LX 地絡保護が動作する場合がありますので 電流量を抑え 急峻な起動によるこれらの保護機能がかからないようにソフトスタート時間を長く設定してください 電気的特性 に記載の条件の下で CSS / TRK 端子を Open にした場合のソフトスタート時間 (tss1) と CSS に 4.7 nf を取り付けた場合のソフトスタート時間 (tss2) を保証しています t SS 10ms 3.3ms 1.6ms 1.2ms 0.5ms CSS [nf] = (tss - tvo_s) / tss: Soft-start time (ms) tvo_s: Time period from CE = H to VOUT s rising (Typ ms) 1nF 3.3nF4.7nF 10nF 33nF C SS ソフトスタート時間調整コンデンサ (C SS) 対ソフトスタート時間 (t SS) CE t VO_S t SS 1.27V VOUT time VSET PGOOD 120us (Typ.) time time ソフトスタートシーケンス 18

19 トラッキング機能 CSS/TRK 端子に外部電圧を印加することで 内部のソフトスタート時間 500 µs (Typ.) を下限にソフトスタートシーケンスを制御することができます トラッキング時は CSS / TRK 端子電圧 (VCSS/TRK) VFB 端子電圧 (VFB) となるため 外部電圧をマイコンの出力等で印加すると 複雑なスタートタイミングとソフトスタート時間の設定が容易にできます トラッキング可能な電圧は 0 V ~ 0.64 Vの間であり それ以上の電圧では 内部のリファレンス電圧 0.64 V (Typ.) に VFB が制御されます また アップトラッキングだけでなく ダウントラッキングにも対応しているため VCSS/TRK を0.64 V (Typ.) 以下にすることで任意の立下がり波形に制御することができます VOUT 0.64V CSS/TRK SS 通常動作 SS トラッキングシーケンス 最小 ON 時間最小 ON 時間は ハイサイドFETをオンすることができる最小時間です R1272Sの最小 ON 時間 (Max. 120 ns) は内部の最小 ON 回路にて決定します 最小 ON 時間以下の幅のパルスを生成することはできません そのため 最小降圧比 / 発振周波数 [VOUT/ VIN (1 / fosc)] が120 nsを下回らないように 出力設定電圧 発振周波数を選択してください 最小降圧比を下回る設定となった場合 R1272Sはパルススキップを開始します 出力電圧は安定しますが 電流および電圧のリップルが大きくなります 最小 OFF 時間最小 OFF 時間は 内部の最小 OFF 回路にて決定します ブートストラップ方式の採用により ハイサイドFET にNMOSを使用します そのため ハイサイドFETを駆動する電圧を充電する必要があり 充電に要する時間からOFF 時間を決定しています また 周波数を最小で設定の1/4に落とす方式の採用により 入出力電圧差が小さい場合 または急激な負荷過渡が入った場合には ハイサイドFETのOFFも4 周期毎となります そのため 入出力電圧差が小さい場合には最小 OFF 時間は実質 30ns (Typ.) となり 最大デューティー比を上げることが可能です 19

20 貫通 ( シュートスルー ) 防止外付けFETによる貫通電流防止のため HGATE 端子電圧 (VHGATE) もしくはLGATE 端子電圧 (VLGATE) を監視しています ローサイドFETがオンする時は VHGATE - LX 端子電圧 (VLX) が1 V 以下になった後にVLGATEを上昇させることで 両方のFETが同時にオンしないように制御し 貫通電流を防止します 同様にハイサイドFET がオンする時は VLGATE - GND(PGND 端子電圧 ) が1 V 以下になった後に VHGATE - VLX の差を大きくすることで貫通電流を防止します 逆流電流制限機能逆流電流制限機能は 逆流電流が設定される逆流閾値電流を上回ると検出します 検出されると LGATE 端子を L に落とし 逆流電流を制限します 電流制限値と同様に VOUT 端子とSENSE 端子間の電圧で決定され 検出の閾値は電流制限値の -1/2 の値となります この機能は 主に出力がショートし 設定電圧よりも高い電圧にプルアップされた場合に動作する機能となります SSCG ( スペクトラム拡散型発振器 ) 機能 EMI 軽減のため PWM 動作時にSSCG 機能が有効になるバージョンを用意しています このバージョンでは 発振周波数 (fosc) の約 ±3.6% (Typ.) の範囲でランプ状に変化します 変調周期は fosc / 128 になります ただし SSCGはPWM 動作時のみ有効で VFM 動作時は無効化されます 周波数異常保護機能 (BADFREQ) RT 抵抗のオープン時またはショート時にスイッチングを停止することでICを保護します 2000 khz (Typ.) 以上もしくは125 khz (Typ.) 以下に相当する電流がRT 端子に流れると スイッチングを停止し 内部状態はソフトスタート前の状態に遷移します また BADFREQ 検出中は CLKOUT 端子は L 固定になります 異常状態から復帰した場合は ソフトスタートから再開して通常の制御系で制御されます VFB BADFEQ Detection BADFEQ Release 0.64V CLKOUT time PGOOD time BADFREQ 検出 / 解除シーケンス time 20

21 降圧 DCDC コンバータの動作一般的な降圧 DC/DCコンバータの動作について 下図に従って説明します 降圧 DC/DCコンバータは ハイサイドFETがオン時に出力すると同時にインダクタにエネルギーを貯め オフ時にインダクタに貯めた電流を放出し それを平滑化してエネルギー損失を少なく入力電圧より低い出力電圧を供給します IL ILmax VIN H-side FET L i1 VOUT ILmin topen GND L-side FET i2 COUT ton toff t=1/ fosc 基本回路図 インダクタに流れる電流 Step1. ハイサイドFETがオンし 電流 IL = i1が流れ Lにエネルギーがチャージされ COUTに電荷がチャージされ出力電流 (IOUT) を供給します このとき ハイサイドFETがオンしている時間 (ton) に比例して IL = i1 はIL = ILMIN = 0 から増加し ILMAX に達します Step2. ハイサイド FET がオフすると ローサイド FET をオンし 電流 IL = i2 を流します Step3. MODE = L (VFM/PWM 自動切替モード ) の場合 IL = i2 は徐々に減少しtOPEN 時間後 IL = ILMIN = 0 となってローサイドFETはオフします この状態を不連続モードといいます このモードに入ると R1272SはVFMモードに移行します 次に出力電流が大きくなっていくと IL = ILMIN = 0 になる前に次のサイクルに入り ハイサイドFETがオンし ローサイドFETがオフします この状態を連続モードといいます MODE = H ( 強制 PWMモード ) MODE = 外部クロック (PLL 同期モード ) の場合常に連続モードで動作するため 次のサイクルに入るまでは 常にローサイドFETがオンします そのため topen 時間後 IL = ILMIN = 0 となった場合は ローサイドFETがオンし続けることでIL = ILMIN < 0となります PWMモードの場合 単位時間当たりのスイッチング回数 (fosc) を一定とし ton をコントロールすることによって出力電圧を一定に保っています 21

22 強制 PWM モードと VFM モード動作モードには 軽負荷時における高効率を実現するためにVFMモードに自動的に切り替わるPWM / VFM 自動切替モードと ノイズを軽減するために軽負荷時にも固定周波数でスイッチングする強制 PWMモードがあり MODE 端子により選択できます 強制 PWM モード MODE 端子を H に固定すると ノイズを軽減するために軽負荷時にも固定周波数でスイッチングする強制 PWMモードになります そのため IOUTがΔIL/2 以下の場合 ILMIN は 0 以下になります すなわち ton 時に IL がILMIN から 0 に達するまでの間とtOFF 時に IL が 0 から ILMIN に達するまでの間 FETを通して COUTに充電される電荷を放電します ただし 出力が設定電圧以上の状態でハイサイドFETのONタイミングが来た場合は 過電圧を防止するためにパルススキップが発生します VFMモード MODE 端子を L に固定すると PWM/VFM 自動切替モードとなり 軽負荷時には自動的に高効率を実現するためにVFMモードになります VFMモードでは VFB 端子電圧が内部のリファレンス電圧 (Typ.0.64 V) よりも下がった時点で 同条件のPWMモードにおける ton 1.54 (typ.) 倍の間 ハイサイドFETをオンするアーキテクチャとなっています オンすると ハイサイドFETのON 時間を決定する回路が動きだし ON 時間決定回路がオフするとハイサイドFETをオフし ローサイドFETがオンします その後 コイル電流が 0 A になるまでオンし 0 Aになったことを検知してローサイドFETをオフでスイッチングを停止します ( 両サイドのFETをオフします ) スイッチングが停止すると VFB 端子電圧が0.64 V に下がるまではスイッチングしません PWMモードのON 時間は RT 端子に接続している抵抗値 入力電圧 出力電圧で決定されます VFMモードのON 時間の詳細は 後述の リップル計算式 を参照してください IL ILMAX ILMAX IL ΔIL 0 IOUT 0 ILMIN t ILMIN t ton toff ton toff T=1/fOSC 強制 PWM モード VFM モード 22

23 VFM リップルの計算式 VFMリップルの計算は以下の式 1で行います 式 2はVFM 時のインダクタ電流のMax. 値を表します VOUT_VFM = RCOUT_ESR (IL_VFM) + COEF_TON_VFM (IL_VFM / 2) / fosc / COUT_EFF 式 1 IL_VFM = ((VIN -VOUT) / L) COEF_TON_VFM VOUT / VIN / fosc 式 2 VOUT_VFM : VFM 時の出力リップル RCOUT_ESR : 出力容量のESR IL_VFM : VFM 時インダクタ電流のMax. 値 COEF_TON_VFM : VFM 時のON 時間倍率 Typ.1.54 倍 ( 設計値 ) (VIN-VOUT) / L : インダクタ電流の傾き COEF_TON_VFM VOUT / VIN / fosc : VFM 時のON 時間 IL (A) インダクタ電流 Max. 値 傾き IL=(VIN-VOUT)/L IL_VFM 傾き IL= VOUT/L T1 T2 平均の電流 x 時間の面積 Time(s) H-side FET L-side FET VFM 時のインダクタ電流波形 23

24 電圧と電流 (I) 容量 (C) 時間 (T) の関係は 次式にて簡易的に表せます VOUT = I T/C 電流は平均の電流ですので 1/2 x IL_VFM と表すことができ VFM 時に電流が流れている時間 (T) は以下のようになります T = COEF_TON_VFM / fosc リップルには さらにESR 電流の電圧が重畳分を足し込み 式 1を算出しています セラミックコンデンサをパラレルで付けた場合は ESRは非常に小さいため ほとんど無視できます 出力容量にチャージされる電荷量 ( ハッチング部分 ) は次式 3 にて表されます ( ハイサイド FET の ON 時間 (T1) + ローサイド FET の ON 時間 (T2)) 平均電流量 式 3 このとき T1 T2 は以下のようになり 電流が流れている時間 (T) が求められます T1 = COEF_TON_VFM / fosc VOUT / VIN (VFMのON 時間 ) T2 = (VIN/VOUT-1) T1 (0 = IL_VFM VOUT/L T2) T = T1 + T2 = VIN /VOUT T1 = COEF_TON_VFM / fosc 出力容量にチャージされる電荷量を計算すると 次式 4 になります T x IL_VFM /2 = COEF_TON_VFM / fosc IL_VFM /2 式 4 以上より リップルは次式 5 で計算されます V = IT/C = COEF_TON_VFM / fosc IL_VFM / 2 / COUT_EFF 式 5 24

25 アプリケーション情報 基本回路例 2.2μF VIN CSS/TRC AGND CE SENSE R1272SxxxA VCC BST HGATE LX LGATE 0.22μF 40μF VIN 4.5V to 34V 2.2μH 6.8mΩ VOUT 3.3V 150μF VOUT PGND 91.4kΩ RT COMP VFB MODE FLAG CLKOUT HS/LS-FET NP35N04YLG 1kΩ 13kΩ 24pF 3.3nF 2700pF 47pF 22kΩ 66kΩ R1272SxxxA (500 khz) 基本回路例 2.2μF VIN CSS/TRC AGND CE SENSE R1272SxxxA VCC BST HGATE LX LGATE 0.22μF 20μF VIN 4.5V to 12V 1.0μH 5mΩ VOUT 1.35V 200μF VOUT PGND 24.3kΩ RT COMP VFB MODE FLAG CLKOUT HS/LS-FET NVTFS5811NLTAG 1kΩ 5.5kΩ 47pF 3.3nF 3.3nF 100pF 22kΩ 33kΩ R1272SxxxA (1 MHz) 基本回路例 推奨部品例記号 入力電圧 (V IN) スペック 部品名 16 V 4.7 µf, 25 V, 125 C GRM32ER71H106KA12L (Murata) 10µF, 25 V, 125 C CGA6P1X7R1E106K (TDK) CIN 4.7 µf, 25 V, 125 C CGA6P3X7R1H475K (TDK) 4.0 V ~ 34 V 10 µf, 50 V, 125 C CGA6P3X7S1H106K (TDK) 22 µf, 50 V, 125 C CGA8P1X7R1E226M (TDK) 22 µf, 6.3 V, 125 C CGA5L1X7R0J226M (TDK) COUT 4.0 V ~ 34 V 22 µf, 16 V, 125 C CGA6P1X7R1C226M (TDK) 47 µf, 10 V, 125 C GRM32ER71A476KE15L (Murata) 100µF, 16 V, 125 C CKG57NX7S1C107M (TDK) 25

26 推奨部品例 ( 続き ) 記号 インダクタンス スペック 部品名 0.56 µh 32 A FDU1250C-H-R56M (TOKO) 1.0 µh 20 A CLF12555T-1R0M-D (TDK) L 1.5 µh 26 A VLM13580T-1R5M-D1 (TDK) 16.4 A CLF12555T-1R5M-D (TDK) 2.2 µh 20 A VLM13580T-2R2M-D1 (TDK) 13.1 A CLF12555T-2R2M-D (TDK) 3.3 µh 18 A VLM13580T-3R3M-D1 (TDK) 11.4 A CLF12555T-3R3M-D (TDK) 外付け部品選定方法 R1272S に必要となる外付け部品の選定および定数計算式の説明をします 各定数は初期状態での目安であり インダクタのバラつきや出力容量の実効値等で位相特性がずれる可能性があるため 実動作を確認した上でユニティゲインや位相特性の合わせこみが必要となる場合があります 1. 使用条件の決定使用したい周波数 出力容量 電流 入力電圧を決めます 参考例として 各パラメータを以下の値に設定し 各算出式を説明します 出力電圧 (VOUT) : 3.3 V 出力電流 (IOUT) : 10 A 入力電圧 (VIN) : 12 V 入力範囲 : 8 V ~ 16 V 周波数 (fosc) : 500kHz 出力容量の ESR (RCOUT_ESR) : 3 mω 2. ユニティゲイン周波数 (funity) の選択ユニティゲイン周波数 (funity) は ループゲインが 1 (0 db) となる周波数で定義されます 発振周波数 (fosc) の 1/6 ~ 1/10 の範囲で選択することを推奨します ユニティゲイン周波数は過渡応答時の応答性を決定するもので ユニティゲイン周波数が高いほど高速な応答性を実現できます ただし 位相余裕も少なくなるため 安定性を十分に確保できる値を選択してください 参考例として ユニティゲイン周波数を 70 khz と設定します 26

27 3. インダクタの選定使用する入力電圧と出力電圧が与えられると インダクタのインダクタンス値 (L) と発振周波数 (fosc) によってインダクタ電流のリップル電流値 ( IL) が決定します インダクタ電流のリップル値は次式 1 によって求められます IL= (VOUT / L / fosc) (1-VOUT / VIN_MAX) 式 1 VIN_MAX : 最大使用入力電圧 リップル値 ( IL) が小さいと インダクタのコア損失 出力電圧のリップル値が小さくなりますが 計算式からも分るように大きなインダクタンス値が必要となります IL の目安として IOUT の 30% の値を妥当な値と判断し 以下のように表せます L = (VOUT / IL / fosc) (1-VOUT / VIN_MAX) 式 2 = (VOUT / (IOUT x 0.3) / fosc) x (1-VOUT / VIN_MAX) 設定した各パラメータ値を式 2 に代入し インダクタンスを計算します L = (3.3 V / 3 A / 500 khz) (1-3.3 V / 16 V) = 1.75 µh この結果に近い 2.2µH のインダクタを選択した場合 IL は以下の値となります IL = (3.3 V / 2.2 µh / 500 khz) (1-3.3 V / 16 V) = 2.38 A 4. 出力容量値の設定以下の二つの条件を満たす出力容量値 (COUT) を設定してください 位相余裕から算出安定性の確保の目安として 出力段のポール周波数 (fp_out) の設定がユニティゲイン周波数の 1/14 以下になるように設定することを推奨します fp_out は次式 3 で表せます fp_out = 1/(2 π COUT_EFF ((ROUT_MIN 2 π fosc L) / (ROUT_MIN + 2 π fosc L) + RCOUT_ESR)) 式 3 COUT_EFF : 出力容量 ( 実効値 ) ROUT_MIN : 出力電流 Max. 時の出力抵抗値 ROUT_MIN = VOUT/ IOUT = 3.3 V / 10 A = 0.33 Ω 27

28 fp_out = funity / 14 とすると 式 3 は以下のようになります COUT_EFF = 14 / (2 π funity ((ROUT_MIN 2 π fosc L) / (ROUT_MIN + 2 π fosc L) + RCOUT_ESR)) 各パラメータを式 4 に代入すると 出力容量 ( 実効値 ) は以下のようになります 式 4 COUT_EFF =14 / (2 π 70kHz ((0.33Ω 2 π 500 khz 2.2 µh) / (0.33Ω+ 2 π 500kHz 2.2µH)+3mΩ)) = µf 式 4 にて計算される値以上の実効値となる出力容量を選択することを推奨します コンデンサの実効値は印加される DC 電圧に従ってディレーティングされます 次式 5 はセラミック出力コンデンサに対する単純化されたディレーティング式を示します より正確なディレーティング モデルについては 使用する出力コンデンサの製造元のデータシートを参照してください COUT_EFF = COUT_SET (VCO_AB - VOUT) / VCO_AB 式 5 COUT_SET : 出力容量規格値 VCO_AB : コンデンサの電圧定格 ディレーティング式を用いて実行値が 100.1µF 以上の値になるように計算します 使用する容量の定格を 10 V とすると COUT の容量は以下のように求められます COUT_SET > COUT_EFF / ((VCO_AB - VOUT) / VCO_AB) COUT_SET > µf / ((10-3.3) / 10) COUT > µf 上記の計算より COUT は 150 µf の容量 ( 実効値 µf) を選択します VFM モード時のリップルから算出算出した COUT 値から VFM モード時のリップル量は次式のように導かれます 計算式の詳細は VFM リップルの計算式 の項を参照してください IL_VFM = ((VIN_MAX-VOUT) / L) COEF_TON_VFM VOUT / VIN_MAX / fosc 式 6 VOUT_VFM = RCOUT_ESR (IL_VFM) + COEF_TON_VFM (IL_VFM / 2) / fosc / COUT_EFF 式 7 IL_VFM : VFM 時の最大コイル電流 COEF_TON_VFM : VFM 時の ON 時間倍率 (PWM_ON 時間の倍数 ) VOUT_VFM : VFM 時の最大出力リップル VFM 時の ON 時間倍率 (COEF_TON_VFM) は設計値で 1.54 倍 (Typ.) として計算できます 28

29 設定した各パラメータを式 6 と式 7 に代入し リップル値を計算します IL_VFM = ((16 V V) / 2.2 µh) V / 16 V / 500 khz = 3.67 A VOUT_VFM = 3 mω 3.67 A (3.67 A / 2) / 500 khz / µf = 67.2 mv VOUT_VFM は 狙いのリップル値以下になるように設定してください 狙いのリップル値以上となる場合は 次式 8 から出力容量を決定してください COUT_EFF = 1.54 (IL_VFM / 2) / fosc / (VOUT_VFM - RCOUT_ESR (IL_VFM)) 式 8 5. 位相補償の設計 電圧フィードバックの電流アンプの出力が COMP 端子に出力されているため 外付け部品にて位相補償を行 います 出力コンデンサと補償回路によって位相特性を安定化することができます VOUT C SPD R TOP V FB ERROR_AMP - + COMP R BOT R C V REF 0.64V C C C C2 外部位相補償回路接続例 RC 値の算出算出したユニティゲイン周波数に設定するための位相補償抵抗 RC の算出式を次に示します RC = 2 π funity VOUT COUT_EFF / (gm_ea VREF gm_pwr) 式 9 gm_ea : エラーランプの gm VREF : リファレンス電圧 (0.64 V) gm_pwr : パワー段の gm gm_pwr VS = IL gm_ea / VS = ^ (-6) fosc / VOUT gm_ea gm_pwr = ^ (-6) IL fosc / VOUT 式 10 VS : スロープ回路出力の振幅 29

30 式 10 を式 9 に代入すると RC は以下の通りになります RC = 2 π funity VOUT COUT_EFF / (VREF ^ (-6) IL fosc / VOUT) = 2 π 70 khz 3.3 V µf / ( ^ (-6) 2.38A 500 khz / 3.3 V) = kω CC 値の算出エアーアンプ出力のゼロ点が出力段の最高ポール周波数 (fp_out) に当たるように CC を算出します 式 (3) より fp_out = 5.0 khz です CC は次式 11 によって求められます CC = 1 / (2 π RC fp_out) 式 11 = 1/ ( kω 5.0 khz) = nf CC2 値の算出 CC2 値は出力コンデンサの ESR によるゼロ点周波数 (fz_esr) によって算出方法が異なります fz_esr は次式 12 によって求められます fz_esr = 1 / (2 π RCOUT_ESR COUT_EFF) 式 12 = 528 khz [ESR のゼロ点周波数が fosc / 2 より低い場合 ] CC2 は fz_esr にポールを設定します CC2 = RCOUT_ESR COUT_EFF / RC 式 13 [ESR のゼロ点周波数が fosc / 2 より高い場合 ] COMP 端子のノイズフィルタの目的として CC2 は発振周波数の 1/2 にポールを設定します fosc / 2 = 1 / (2 π RC CC2) CC2 = 2 / (2 π RC fosc) 式 14 参考例では fosc / 2 より高いので COMP 端子のノイズフィルタとして CC2 を使用します CC2 = pf 30

31 CSPD 値の算出 CSPD はユニティゲイン周波数にゼロ点周波数を設定します RTOP = RBOT (VOUT / VREF -1) CSPD = 1 / (2 π funity RTOP) 式 15 RBOT = 22 kω とすると RTOP = 22 k (3.3 V / 0.64 V -1) = 91.4 kω CSPD = 1 / (2 π 70 khz 91.4 kω) = pf 部品選定上の注意点インダクタ 直流抵抗が小さく 許容電流が十分あり 磁気飽和しにくいものを選んでください また インダクタンス値は 使用条件での負荷電流を考慮して決定してください 小さい場合は 負荷電流の増加と共にLX 電流のピーク値が増加し 電流制限回路が動作する可能性があります コンデンサ DCバイアス特性および温度特性を考慮し 定格が印加電圧に対してマージンのあるものを使用してください CINはセラミックコンデンサを推奨します 電解コンデンサと併用すれば 安定動作に対するマージンは大きくなります 電解コンデンサは許容リップル電流の定格に注意し できるだけ直列等価抵抗 (ESR) の低いものを選んでください 許容リップル電流 (IRMS) は次式より求められます IRMS IOUT/ VIN { VOUT (VIN VOUT) } FET ゲート-ソース間電圧 HGATE LGATE 共に5 Vで駆動しますが バラつき マージンを含めて10 V 以上を推奨します ゲート閾値電圧温度 バラつきを含めて 3.4 V (Max.) 以下 1.0 V (Min.) 以上のものを選んでください ドレイン電流ピーク電流や制限電流を考慮して 十分にマージンのあるものを選んでください ボディダイオード電流逆流制限以上のものを選んでください R1272Sでは逆流電流は通常の電流制限値の半分の値となります 入力容量 (CISS) 3800pF 以下が目安です 31

32 オン抵抗 (RDS(on)) & 全ゲート電荷量 (Qg) 効率に影響するため なるべく低い特性のものを選んでください 一般的に RDS Qg ( 性能指数 ) が小さいことが性能の良いFETとなります FETメーカーによってテスト方法 仕様の定義が異なるので 最終的にはR1272Sが実装されたアプリケーションで確認してください FETの損失 FETの損失は FETのオン抵抗による導通損失とハイサイドFETとローサイドFETのターンオン / ターンオフ時のスイッチング損失の合計から求めることができます FETの損失がおおきくなることが予想される場合には FETのON 抵抗 スイッチング損失 パッケージの許容損失を十分に考慮して選んでください 下図に 通常スイッチング時のハイサイドFETとローサイドFETのタイミングチャートを示します 各遅延時間における損失は次のように計算できます V CC HS-FET V GS V TH V SP V IN LX LS-FET V DS (R ONL I OUT ) V F (Body Diode) V CC LS-FET V GS V TH V SP time t6 t1 t2 t3 t4 t5 t6 DCDC Converter Basic Switching Timing Chart t1 (t5): ローサイドFETがターンオフし ハイサイドFETがターンオンするまでの区間 および ハイサイドFET がターンオフし ローサイドFETがターンオンするまでの区間にて ローサイドFETのボディダイオードで電流を供給するため 損失が発生します t1とt5での損失 (PDEAD) は次式で表せます PDEAD = VF IOUT fosc (tdead1 + tdead5) VF : ボディダイオードの順方向電圧 tdead1 : ローサイドFETのVGS がVTHを下回り ハイサイドFETのVGS がVTHを超えるまでの遅延時間 tdead5 : ハイサイドFETのVGS がVTHを下回り ローサイドFETのVGS がVTHを超えるまでの遅延時間 32

33 t2 (t4): 遅延時間 (tdead1 / tdead5) 後にハイサイドFETがターンオンもしくはターンオフした際には ハイサイド FETのドレイン ソース間電圧 (VDS) が VINと等しく IOUT に等しい電流が流れるため 大きな損失が発生します ターンオン ターンオフ時の損失 (PSW) は次式で表せます PSW = 1/2 VIN IOUT fosc (trise + tfall) trise : ハイサイドFETのゲート電圧が閾値から上昇して安定区間 (VSP) が終了するまでの時間 tfall : ハイサイドFETのゲート電圧が安定区間開始から閾値以下になるまでの時間 安定区間中 ゲートチャージ電流がCGDの充電に使用されるため ハイサイドFETのVGSはほぼ一定となります また ハイサイドFETがターンオンした際には ローサイドFETのボディダイオードを回復させるため 逆回復損失 (PRR) が発生します 逆回復に必要な電荷量 (Qrr) は使用するFETのデータシートを参照してください PRR = VIN Qrr fosc さらに FETのゲートに対して電荷を充電する電力 (PGH, PGL) と FETの出力容量に電荷を充電する電力 (POSSH, POSSL) が発生し それぞれ次式で表せます 詳細な値は 使用するFETのデータシートを参照してください PGH = QGH VCC fosc PGL = QGL VCC fosc POSSH = 1/2 COSSH (VIN) 2 fosc POSSL = 1/2 COSSL (VIN) 2 fosc VCC : VCC 端子電圧 QGH, QGL : ハイサイドFET / ローサイドFETのゲート電荷量 COSSH, COSSL : ハイサイドFET / ローサイドFETのドレイン ゲート間 +ドレイン ソース間の容量 33

34 t3 (t6): t3はハイサイドfetの導通損失 (PHS(on)) が t6はローサイドfetの導通損失 (PLS(on)) が発生する区間です それぞれ次式で表せます ONデューティはVIN / VOUTにて近似しています IRMS = (((IOUT) 2 + (IP-P) 2 / 12)) PHS (on) = (IRMS) 2 RONH VOUT / VIN PLS (on) =(IRMS) 2 RONL (1-VOUT / VIN) IRMS : FETの実効値電流 IP-P : FET 電流振幅量 RONH, RONL : ハイサイドFET / ローサイドFETのON 抵抗 導通損失は デューティに依存しているため 入出力の降圧比で損失が変化します 降圧比が大きく ON デューティが小さい場合にはローサイド側の損失が大きく 降圧比が小さい場合にはハイサイド側の損失が大きくなります 上記の式からハイサイドFET / ローサイドFETの損失は次式で表せます PHS = PHS (on) + PSW + PRR + PGH + POSSH PLS = PLS (on) + PGL + POSSL + PDEAD 式からわかるように 一般的に入力電圧が高く 周波数が高いとスイッチング損失が大きくなり 支配的となります 逆に 入力電圧が低く 周波数が低いと導通損失が支配的になります 34

35 使用上の注意点 本 ICを用いた電源回路の性能は 周辺回路に大きく依存します 周辺部品の設定には十分注意してください 特に各部品 基板レイアウトパターン および 本 ICについて各定格値 ( 電圧 電流 電力 ) を超えないように周辺回路を設計してください 外付け部品は極力 ICの近くに置き 配線を短くしてください 特にVIN GND 間に接続されているコンデンサは ハイサイドFETのドレインの直近に最短距離で配線してください 電源配線 グラウンド配線のインピーダンスが高いとIC 内部の電位がスイッチング電流により変動し動作が不安定になることがあります 電源配線 グラウンド配線を十分強化してください COUT は 入力から高調波ノイズの影響を避けるため CIN から離して配置してください コントローラのAGNDとPGNDは分離して考え CIN COUTと同じ配線層の低インピーダンスの点で接続するようにしてください CBST は LX 端子と BST 端子の直近に配置してください また EMI 対策で FET のスルーレートを調整する場合 HGATE 端子 LGATE 端子から FET のゲートに対して直列に抵抗を入れると貫通電流が流れる可能性があるので ゲートに直列の抵抗ではなく BST 端子と CBST 間に直列に抵抗 (RBST) を入れることを推奨します HSOP-18 パッケージは IC の裏面パッドを備えています IC の裏面パッドは GND に接続してください また 多層基板において放熱性を高めるには IC の裏面パッドの接続部に Via を設け 他層に熱を逃がす対策が有効です FET も同様に放熱を行ってください NC 端子は必ず "Open にしてください 強制 PWM(MODE = H) もしくは VFM(MODE = L) で使用される場合 MODE 端子に安定したH / Lの電圧を印加してください そのような電圧が無い場合 H はVCC 端子 L はAGNDに接続することを推奨します PGNDのようなノイジーなラインに接続した場合 誤動作する可能性があるため注意してください またMODE 端子を Open にしての使用は避けてください VOUT がマイナス電位の場合 起動できないことがあります コントローラの電源とハイサイドFETの電源は同じ電源を接続してください 本 ICはハイサイドFETの電源電圧 =コントローラの電源電圧として内部でSLOPE 補償を行っています 別電圧が印加された場合 適切なSLOPE 補償が得られず 動作が不安定になります 35

36 PCB レイアウト図 R1272SxxxA ボードレイアウト ボードレイアウト例 - 1 層 ( トップレイヤー ) ボードレイアウト例 - 2 層 36

37 ボードレイアウト例 - 3 層 ボードレイアウト例 - 4 層 ( ボトムレイヤー ) 37

38 特性例 以下の特性例は参考値であり それぞれの値を保証するものではありません 1) FB 電圧 2) 発振周波数 250 khz (RT = 135 kω) 600 khz (RT = 55 kω) 3) ソフトスタート時間内調シフトスタート時間 (CSS = Open) 外調ソフトスタート時間 (CSS = 4.7 nf) 38

39 4) 電流制限閾値電圧電流制限閾値電圧 (R1272Sxx2x) 逆流電流制限閾値電圧 (R1272Sxx2x) 5) LX 地絡 / 天絡検出閾値 LX 地絡閾値検出閾値 (VIN-LX) LX 天絡閾値検出閾値 (LX-PGND) 6) 消費電流消費電流 (VFM) (Vin=12V) 消費電流 (PWM) (Vin=12V) 39

40 7) UVLO UVLO 解除電圧 UVLO 検出電圧 8) CE 入力電圧 CE "H" 入力電圧 CE "L" 入力電圧 9) 効率 VOUT = 1.5 V fosc = 250 khz / VIN = 8 V / 12 V / 16 V VOUT = 1.5 V fosc = 500 khz / VIN = 8 V / 12 V / 16 V 40

41 VOUT = 3.3 V fosc = 250 khz, VIN = 8 V / 12 V / 16 V VOUT = 3.3 V fosc = 500 khz, VIN = 8 V / 12 V / 16 V VOUT = 5.0 V fosc = 250 khz / VIN = 8 V / 12 V / 16 V VOUT = 5.0 V fosc = 500 khz / VIN = 8 V / 12 V / 16 V 10) 負荷過渡 VIN = 12 V, VOUT = 3.3 V fosc = 500 khz, MODE = L VFM / PWM 自動切替 VIN = 12 V, VOUT = 3.3 V fosc = 500 khz, MODE = L VFM / PWM 自動切替 41

42 VIN = 12 V, VOUT = 3.3 V Vin = 12V, VOUT = 3.3V fosc = 500 khz, MODE = H 強制 PWM fosc = 500 khz, MODE = H 強制 PWM 11) 負荷安定度 VOUT = 3.3V fosc = 250 khz, VIN = 12 V VOUT = 3.3 V fosc = 500 khz, VIN = 12 V 12) 入力過渡 VOUT = 3.3 V VOUT = 3.3 V fosc = 500 khz, MODE = L VFM / PWM 自動切替 fosc = 500 khz, MODE = L VFM / PWM 自動切替 IOUT = 0.1 A VFM モード IOUT = 0.1 A VFM モード 42

43 VOUT = 3.3 V VOUT = 3.3 V fosc = 500 khz, MODE = H VFM / PWM 自動切替 fosc = 500kHz, MODE = H VFM / PWM 自動切替 IOUT = 5 A PWM モード IOUT = 5 A PWM モード 13) 入力安定度 VOUT = 3.3 V fosc = 500 khz, MODE = L VFM/PWM 自動切替 VOUT = 3.3 V fosc = 500kHz, MODE = H 強制 PWM 14) アップダウントラッキング 15) ロードダンプ VIN = 12 V VOUT = 3.3 V VOUT = 3.3 V fosc = 500 khz, MODE = H 強制 PWM fosc = 500 khz, MODE = H 強制 PWM 43

44 16) ラインレギュレーション VOUT = 5.0 V fosc = 500 khz, MODE = H 強制 PWM ラインレギュレーション UVLO 解除拡大 VOUT = 5.0 V fosc = 500 khz, MODE = H 強制 PWM ラインレギュレーション UVLO 検出拡大 VOUT = 5.0 V fosc = 500 khz, MODE = H 強制 PWM 44

45 許容損失 HSOP-18 Ver. B HSOP-18 パッケージの許容損失について特性例を示します なお 許容損失は実装条件に左右されます 本特性例は JEDEC STD に基づいた下記測定条件での参考データとなります 測定条件 項目 測定条件 測定状態 基板実装状態 ( 風速 0 m/s) 基板材質 ガラスエポキシ樹脂 (4 層基板 ) 基板サイズ 76.2 mm mm 0.8 mm 外層 (1 層 ):95% 以下, 50 mm 角 配線率 内層 (2 層, 3 層 ):100%, 50 mm 角 外層 (4 層 ):100%, 50 mm 角 スルーホール φ 0.3 mm 21 個 測定結果項目測定結果許容損失 3900 mw 熱抵抗 (θja) θja = 32 C/W 熱特性 (ψjt) ψjt = 8 C/W θja: ジャンクション温度と周囲温度間の熱抵抗 ψjt: ジャンクション温度とパッケージマーク面中央温度間の熱特性 (Ta = 25 C, Tjmax = 150 C) Power Dissipation P D (mw) Ambient Temperature ( C) 許容損失対周囲温度 測定用基板レイアウト i

46 パッケージ外形図 HSOP-18 Ver. A HSOP-18 パッケージ外形図 青丸で囲んでいる裏面のタブは基板電位 (GND ) です 基板側のグランドと接続することを推奨しますが オープンにすることも可能です i

47 設計 FMEA R1272S Ver 隣接ピン間ショート ピンオープン VOUT / LX ピンの天絡 地絡した際のデバイスへの影響を説明します 隣接ピンショート時 (V IN = 24 V / 34 V) 端子名状態説明 起動 VIN CSS/TRK PWM モード VFM モード起動 CSS/TRK AGND PWM モード VFM モード起動 AGND CE PWM モード VFM モード起動 CE SENSE PWM モード VFM モード起動 VOUT SENSE PWM モード VFM モード起動 PWM モード VOUT RT VFM モード起動 RT COMP PWM モード VFM モード起動 COMP VFB PWM モード VFM モード 内蔵ソフトスタートの設定時間で起動します 変化ありません VREF = VOUT = 0 V でのトラッキング状態となり スイッチングが停止します ディセーブル状態になります 出力過電流保護がかかり ヒカップ動作を行います CE 電圧によってショートした際の挙動が変化します 1 CE > VOUT + 電流制限閾値電圧 出力過電流保護を検出してヒカップ動作を行います 2 VOUT - 逆流電流制限閾値電圧 CE VOUT + 電流制限閾値電圧 通常動作します 3CE < VOUT - 逆流電流制限閾値電圧 ローサイド FET のボディダイオードでダイオード整流のような動作を行います 変化ありません 出力過電流保護および出力逆過電流保護が効かなくなります スイッチングを停止します VFM リップルが大きくなります OVD 検出すると PWM へ遷移し スイッチングを停止します RT オープン検出してスイッチング停止します VFM リップルが変化します スイッチングを停止します i

48 設計 FMEA R1272S Ver 隣接ピンショート時 ( 続き ) (V IN = 24 V / 34 V) 端子名 状態 説明 起動 VCC BST PWM モード LX 地絡検出によりヒカップモードになります VFM モード 起動 BST HGATE PWM モード BST 充電時に VCC 短絡状態 (UVLO 状態 ) となります VFM モード 起動 HGATE LX PWM モード ハイサイド FET がオンしません VFM モード 起動 ハイサイド FET オン時に LX 地絡検出してヒカップモードになりま PWM モードす LX LGATE LGATE のプルダウン トランジスタに破損の可能性があるが 保護 VFM モード回路が機能し発火発煙には至りません 起動 LGATE PGND PWM モード ローサイド FET オン時に VCC 短絡状態 (UVLO 状態 ) となります VFM モード 起動 PGND MODE PWM モード VFM/PWM 自動切替の動作モードになります VFM モード 変化ありません 起動 MODE PGOOD PWM モード PGOOD 端子が MODE 端子の影響を受けて誤った出力をします VFM モード 起動 PGOOD PWM モード CLKOUT VFM モード PGOOD 端子が CLKOUT 端子の影響を受けて誤った出力をします ii

49 設計 FMEA R1272S Ver ピンオープン時 (V IN = 24 V / 34 V) 端子名 状態 説明 起動 VIN PWM モード CE 端子のダイオードを介してバイアスされます VFM モード 起動 CSS / TRK PWM モード VFM モード起動 AGND PWM モード VFM モード起動 CE PWM モード VFM モード起動 SENSE PWM モード VFM モード起動 VOUT PWM モード VFM モード起動 PWM モード RT VFM モード起動 COMP PWM モード VFM モード起動 VFB PWM モード VFM モード起動 VCC PWM モード VFM モード 内蔵ソフトスタートで動作します 変化ありません PGND との 2 直 BTB (Back to Back) ダイオードで AGND = PGND ± 2Vf で動作します CE = L であれば CE = L が保持されます ノイズにより一旦 CE = H 状態となると CE = H が保持されます 変化ありません CE = H が保持されます 出力過電流保護または出力逆流電流保護が効く状態となります 変化ありません スイッチングすると出力過電流保護が効き ヒカップモードになります PWM に遷移します その後は PWM 起動時と同様です 周波数異常を検出してスイッチング停止します OVD 検出すると PWM へ遷移します その後は PWM 起動時と同様です 異常スイッチングにはなりますが 出力過電圧は生じません 変化ありません 内部プルアップによりスイッチング停止状態となります VCC 電圧ノイズは大きくなりますが スイッチングはします iii

50 設計 FMEA R1272S Ver ピンオープン時 ( 続き ) (V IN = 24 V / 34 V) 端子名状態説明起動ハイサイド FET がオンしますが ハイサイド FET を駆動する電圧 BST PWM モードが足らず 出力が安定しません VFM モード起動ハイサイド FET オン状態だと LX 天絡検出します 検出しない場合 PWM モード HGATE VFM モード起動 LX PWM モード VFM モード起動 PWM モード LGATE VFM モード起動 PGND PWM モード VFM モード起動 MODE PWM モード VFM モード起動 PGOOD PWM モード VFM モード起動 CLKOUT PWM モード VFM モード は FET が破壊するリスクがあります ただし LX 天絡検出をしても出力が過電圧となる可能性があります ハイサイド FET を一度オンするとオフできなくなり 過電圧 過電流かかかります ローサイド FET がセルフターンオンした場合は LX 地絡検出する可能性があります LX 地絡検出しない場合はハイサイド FET/ ローサイド FET が破壊する可能性があります ローサイド FET がセルフターンオンした場合はハイサイド FET/ ローサイド FET が破壊する可能性があります AGND との 2 直 BTB (Back to Back) ダイオードで PGND = AGND ± 2Vf で動作します VFM/PWM 自動切換の動作モードで動作します 変化ありません 変化ありません iv

51 設計 FMEA R1272S Ver VOUT, LX の天絡 地絡時 (V IN = 24 V / 34 V) 端子名 状態 説明 起動 出力過電流保護により電流が制限され ヒカップモードに遷移しま 地絡 PWM モード す VFM モード VFM から PWM に遷移します その後は PWM 起動時と同様です 起動 VOUT が OVD 以上になると HGATE / LGATE 共に停止します 最 VOUT 終的に VIN = VOUT となりますが IC はクランプが効くため破壊し PWM モード天絡ません VFM モード OVD 検出して VFM から PWM に遷移します その後は PWM 起動時と同様です 起動 LX 地絡検出してハイサイド FET がオフします この時 UVD 検出 地絡 PWM モード するとヒカップモードに遷移します VFM モード VFM から PWM に遷移します その後は PWM 起動時と同様です LX 起動 VOUT が OVD 以上になると HGATE / LGATE 共に停止します IC PWM モードはクランプが効くため破壊しません 天絡 OVD 検出して VFM から PWM に遷移します その後は PWM 起動 VFM モード時と同様です v

52 Halogen Free FAX FAX F