Microsoft PowerPoint - 4.CMOSLogic.ppt
|
|
|
- ちかこ なかじゅく
- 5 years ago
- Views:
Transcription
1 第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1
2 抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2
3 抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性 V gs = High V gs = Low 0 V ds ドレインソース電圧 2008/11/18 広島大学岩田穆 3
4 抵抗負荷の特性 V dd ( 正電源 ) I R R: 負荷抵抗 V out 電流 I R 負荷曲線 傾き =1/R V out = V dd -R*i オームの法則 0 R i Vout V dd 2008/11/18 広島大学岩田穆 4
5 抵抗負荷のインバータ n-mos と R を流れる電流は等しいので両者の交点で決まる Vin V dd ( 正電源 ) R: 負荷抵抗 Vout n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) 0 負荷曲線 n-mos の特性 V in = V gs = High V in = V gs = Low 出力電圧 V out =V ds 2008/11/18 広島大学岩田穆 5
6 抵抗負荷のインバータ V in V dd ( 正電源 ) R: 負荷抵抗 V out n-mos 駆動トランジスタ ドレイン電流 Id (n-mos) V OL は 0V にはならない. n-mos のサイズと R で決まる. 負荷曲線 n-mos の特性 0 出力電圧 Vds V OH 2008/11/18 広島大学岩田穆 6 V OL 出力電圧範囲 V dd V gs = High 入力電圧範囲 V gs = Low
7 演習問題解答 V in =V gs V dd (3V) R=4KΩ V ds =V out 負荷抵抗 R=4kΩ の場合負荷曲線を書け ドレイン電流 I d (n-mos) Vin 各入力に対する動作点を書け入力電圧対し出力電圧を図示せよ 1m 3V 2.5V 2V 1.5V 1V 0.5V 2008/11/18 広島大学岩田穆 9 0 1V n-mosの特性 V gs =3V 2V 3V 0 1V 2V 3V 2.5V 2V 1.5V 1V Vout Vout
8 演習問題解答 V dd (3V) R=4KΩ V ds =V out V in =V gs Vin ドレイン電流 I d (n-mos) 負荷曲線 1m n-mosの特性 3V 2.5V 2V 1.5V 1V 0.5V 0 1V 動作点 2V 3V V gs =3V 2.5V 2V 1.5V 1V Vout Vout 2008/11/18 広島大学岩田穆 10
9 CMOS インバータ 負荷抵抗を pmos にかえる.pMOS のゲートも入力に接続する 入力電圧ハイ :nmos を駆動素子,pMOS が負荷抵抗入力電圧ロー :pmos を駆動素子,nMOS が負荷抵抗 V dd ( 正電源 ) V dd ( 正電源 ) V dd ( 正電源 ) p-mos p-mos In Out In Out In Out n-mos n-mos GND GND GND 2008/11/18 広島大学岩田穆 11
10 CMOS インバータの断面構造 p-mos V dd ( 正電源 ) GND n-mos In Out p-mos V dd In Out n+ p 基板 基板コンタクト n+ P+ P+ nwell ウエルコンタクト n-mos GND p 基板は GND(0V) に接続, ウエルは Vdd に接続 ソース基板電圧 (Vsb) がかからないようにする. 2008/11/18 広島大学岩田穆 12
11 CMOS インバータのパタンレイアウト p 基板 Out n Well 断面 GND V dd メタル配線 ゲートポリシリコン 基板コンタクト n-mos GND ソースゲートドレイン In Out ゲートドレインソース p-mos ウエルコンタクト Vdd n + 拡散層 p 基板 nwell P + 拡散層 2008/11/18 広島大学岩田穆 13
12 CMOS インバータの入出力特性 V dd ( 正電源 ) p-mos In Out 入力 In = 0 の時 出力 Out = Vdd Low, "0" High, "1" 入力 In = Vdd の時出力 Out = 0 High, "1" Low, "0" n-mos GND 出力は 0 から Vdd まで変化する. 2008/11/18 広島大学岩田穆 14
13 CMOS インバータの直流動作 V dd nmos Vgsn=5V Vin Vout Id 線形 飽和 Vgsn=4V Vgsn=3V Vgsn GND Vds 0 Vds Vgsn=2V Vgsn=1V V dd 2008/11/18 広島大学岩田穆 15
14 CMOS インバータ動作 Vin Vgsp Vgsn V dd GND Vds Vds Vout Vgsp= -5V Vgsn=0V Vgsp= -4V Vgsn=1V Vgsp= -3V Vgsn=2V Vgsp= -2V Vgsn=3V Vgsp= -1V Vgsn=4V Id (n-mos) 飽和 pmos -V dd 0 Vds 線形 線形 飽和 Id (p-mos) Vgsn=5V Vgsn=4V Vgsn=3V nmos の Vgs は Vgsn = Vin, pmos の Vgs は Vgsp = Vin - Vdd 負の値 nmos 0 Vds Vgsn=2V Vgsn=1V V dd 2008/11/18 広島大学岩田穆 16
15 Id CMOS インバータの直流入出力特性 Vgsn =5V 4V 3V 2.6V 2.3V 2V pmos と nmos の特性を重ねる一方がドライバーで他方が負荷 pmos と nmos の電流は等しいので, 回路電流はゲート電圧の等しい曲線の交点できまる. 入力電圧の変化によって電流と出力電圧が変化 0 出力電圧 V dd 1V Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 17
16 CMOS インバータの直流入出力特性 Vgsn =5V Id 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 18
17 CMOS インバータの直流入出力特性 Vgsn =5V Id 4V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 19
18 CMOS インバータの直流入出力特性 Vgsn Id 3V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 20
19 CMOS インバータの直流入出力特性 Vgsn Id 2.6V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 21
20 CMOS インバータの直流入出力特性 Vgsn Id 2.5V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 22
21 CMOS インバータの直流入出力特性 Vgsn Id 2.3V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 23
22 CMOS インバータの直流入出力特性 Vgsn Id 2V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 24
23 CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 1V Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 25
24 CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 0V Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 26
25 CMOS インバータの直流入出力特性 Vgsn Id =5V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 27
26 CMOS インバータの直流入出力特性 Vgsn Id =4V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 28
27 CMOS インバータの直流入出力特性 Vgsn Id 3V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 29
28 CMOS インバータの直流入出力特性 Vgsn Id 2.6V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 30
29 CMOS インバータの直流入出力特性 Vgsn Id 2.5V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 31
30 CMOS インバータの直流入出力特性 Vgsn Id 2.3V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 32
31 CMOS インバータの直流入出力特性 Vgsn Id 2V 0 出力電圧 V dd Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 33
32 CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 1V Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 34
33 CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 0V Vgsn= 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 35
34 CMOS インバータの入出力特性と貫通電流 Vgsn=5V Id Vgsn=4V Vgsn=3V 入力が 0V 又は 5V の時は電流は 0 入力が変化する時のみ電流が流れる 入力電圧 Vgsn インバータのしきい値電圧 出力電圧 出力電圧 V dd Vgsn=2V Vgsn=1V 2008/11/18 広島大学岩田穆 36 0 CMOS 論理回路が低電力な理由 Id 貫通電流 動作領域 nmos pmos 線形 線形 飽和 飽和 遮断 遮断 飽和 飽和 線形 線形
35 CMOS インバータの入出力特性と貫通電流 貫通電流 Id 0 出力電圧 インバータの しきい値電圧 入力電圧 2008/11/18 広島大学岩田穆 37
36 雑音余裕 Noise Margin インバーターを多段に接続する入出力特性の傾きが 45 度より小さい時ハイあるいはローに向かい正常動作大きい時中間の電位に向かい誤動作 出力電圧 V NML 入力電圧 V NMH p-mos 2008/11/18 広島大学岩田穆 38 In n-mos V dd ( 正電源 ) GND
37 n-mos p-mos Vgsp= ドレイン電流 出力電圧 0 5 Vgsn= 宿題集積回路基礎 左図のようにnMOSとpMOSの特性が与えられたときインバータの入出力特性を作図で求めよ. V dd= 5Vである 貫通電流も同様に求めよ. また, インバータの出力電圧を求めよ 入力電圧 3 2 入力電圧 出力電圧 5 0 貫通電流 2008/11/18 広島大学岩田穆 39
38 n-mos P-MOS Vgsp= ドレイン電流 出力電圧 0 5 Vgsn= 左図のようにnMOSとpMOSの特性が与えられたときインバータの入出力特性を作図で求めよ. Vdd=5Vである 貫通電流も同様に求めよ. また, インバータのしきい値電圧とその時の出力電圧を求めよ Vti: インバータのしきい値電圧 入力電圧 3 Vti 2 入力電圧 出力電圧 5 0 貫通電流 2008/11/18 広島大学岩田穆 40
39 第 4 章 CMOS 論理回路 (2) 基本論理ゲート 2008/11/18 広島大学岩田穆 44
40 ブール代数と論理関数 + 否定,NOT: 論理積,ND: 論理和,OR: NND(NOT ND): NOR (NOT OR): + + =1 =1 + X X = 0 ( 零元 ) X + X = I ( 単位元 ) X = X 2 重否定 X + ( Z) = (X + ) (X + Z) X ( + Z) = (X ) + (X Z) ド モルガンの定理 de Morgan's theorem X + = X X = X /11/18 広島大学岩田穆 45
41 CMOS インバータ V dd ( 正電源 ) 論理記号 p-mos Vdd 真理値表 In Out 出力 n-mos GND 回路図 0 Vti Vdd 入力 直流入出力特性 2008/11/18 広島大学岩田穆 46
42 2 入力 NND ゲート NND の論理式 = Vdd 真理値表 論理記号 回路図 /11/18 広島大学岩田穆 47
43 スイッチによる等価回路 2 入力 CMOS-NND ゲート Vdd Vdd Vdd pmos pmos pmos "1" nmos "0" "1" "1" nmos "0" "1" nmos "1" "0" "0" 2008/11/18 広島大学岩田穆 48
44 N 入力 NND ゲート NND の論理式 Vdd = N N N N 論理記号 回路図 2008/11/18 広島大学岩田穆 49
45 2 入力 NOR ゲート Vdd NORの論理式 = + 真理値表 論理記号 回路図 2008/11/18 広島大学岩田穆 50
46 スイッチによる等価回路 2 入力 CMOS-NOR ゲート "0" "0" Vdd pmos 1 "1" "0" Vdd pmos 0" "1" "1" Vdd pmos 0" nmos nmos nmos 2008/11/18 広島大学岩田穆 51
47 N 入力 NOR ゲート NOR の論理式 = ++ +N Vdd N N N 論理記号 回路図 2008/11/18 広島大学岩田穆 52
48 トランスファーゲートトランスミッションゲート 真理値表 HiZ Hiz スイッチ ON スイッチ OFF HiZ: ハイインピーダンス TG 2008/11/18 広島大学岩田穆 53 論理記号 スイッチによる等価回路
49 n-mos トランスファーゲート 入力 制御入力 出力 オン抵抗 0 V dd R onn ON OFF V dd V dd -V tn 出力電圧 V gs V tn 入力電圧 2008/11/18 広島大学岩田穆 54 0 V dd
50 入力 CMOS トランスファーゲート 制御入力 nmos pmos R on =R onp //R onn 出力 オン抵抗 V dd 出力電圧 R onp pmos CMOS pmos nmos R onn nmos CMOS V dd V dd -V tn 入力電圧 V dd 2008/11/18 広島大学岩田穆 55 0
51 TG を用いた論理回路 セレクタ ( マルチプレクサとも呼ばれる ) セレクト信号 S によって か を選択する 論理式 = S + S 論理記号 真理値表 S 1 0 S 2008/11/18 広島大学岩田穆 56
52 TG を用いたセレクタ S S S 論理図 回路図 CMOS-TG によるセレクタ 2008/11/18 広島大学岩田穆 57
53 演習問題 TG を用いたセレクタで両方のスイッチが同時に ON になったらどうなるか?(, が 1, 0 の場合 はどうなるか ) セレクタを ND ゲートと OR ゲートで作ることができる. 論理回路を書け. 2008/11/18 広島大学岩田穆 58
54 演習問題 TG を用いたセレクタで両方のスイッチが同時に ON になったらどうなるか?(, が 1, 0 の場合 はどうなるか ) S R p V DD "1" Ron S 両方の TG がオンになる R n "0" Ron Out Vout~Vdd/2 1 か 0 か決まらない論理誤動作 2008/11/18 広島大学岩田穆 59
55 排他的論理和 EXOR = + = =1 =0 =0 =1 =1 =1 2008/11/18 広島大学岩田穆 60
56 EXOR ゲート = + = + = 素子 2008/11/18 広島大学岩田穆 61
57 排他的論理和 EXOR = + = + TG を用いた EXOR 2008/11/18 広島大学岩田穆 62
58 TG を用いた EXOR ゲート - 1 HiZ = + 8 素子 HiZ 2008/11/18 広島大学岩田穆 63
59 素子数を減らした EXOR ゲート HiZ 6 素子 -- 1 HiZ /11/18 広島大学岩田穆 64
60 素子数を減らした EXOR ゲート 1 =1の時 TGはOFF o 2008/11/18 広島大学岩田穆 65
61 素子数を減らした EXOR ゲート 0 =0 の時 TG D S S D 0 1 TG はオン =0の時 : 青字 pmosのs,d=0v nmosのvgsn=0, pmos, nmosともにoff =1 の時 : 赤字 nmos の S,D=Vdd pmos の Vgsp=0, pmos, nmos ともに OFF 2008/11/18 広島大学岩田穆 66
62 素子数を減らした EXOR ゲート =0の時 TGはオン TG =0の時 : 青字 pmosのs,d=0v nmosのvgsn=0, pmos, nmosともにoff =1の時 : 赤字 nmosのs,d=vdd pmosのvgsp=0, pmos, nmos ともに OFF 2008/11/18 広島大学岩田穆 67
63 CMOS 複合ゲート (1) Vdd 真理値表 C C 6 素子 C /11/18 広島大学岩田穆 68
64 CMOS 複合ゲート (1) C C 真理値表 C = + C ND-NOR Vdd 6 素子 NOR 2008/11/18 広島大学岩田穆 69
65 CMOS 複合ゲート (1) Vdd Vdd C C C 6 素子 ND-NOR NOR 2008/11/18 広島大学岩田穆 70
66 ND-NOR C C = + C 同じ論理を NND,NOR で実現すると C 6 素子 10 素子必要になる 2008/11/18 広島大学岩田穆 71
67 ND-NOR 型複合ゲート C Vdd GND D C D (+) (C+D) = C D =1の時 pmos 側パスが導通 +C D=1 の時 nmos 側パスが導通 = +C D = ND-NOR =1 となる =0 となる ( ) (C D) ト モルカ ンの定理で変形すると pmosのパスの導通と一致する 2008/11/18 広島大学岩田穆 72
68 OR-NND 型複合ゲート Vdd C スイッチによる等価回路を書いて, 真理値表を作って D 論理関数を求めよ C D Gnd 2008/11/18 広島大学岩田穆 73
69 OR-NND 型複合ゲート C Vdd GND C D D (+) (C+D) OR-NND 2008/11/18 広島大学岩田穆 74
70 複合ゲート一般形 ND-NOR 型 Vdd OR-NND 型 Vdd C D E F C D E F G H I G H I G H I C D E F G H I D E F C GND GND 2008/11/18 広島大学岩田穆 75
71 複合ゲートの長所 短所 通常の CMOS と比較して, 1. 素子数が削減するのでチップ面積を小さくでき 消費電力を低下できる 2. 論理段数が減少するので高速動作できる 3. 入力数を増やすと直列の MOS の数が増加するため遅くなる 2008/11/18 広島大学岩田穆 76
72 クロックド CMOS 論理回路 インバータ 1 インバータ 2 CLK CLK CLK CLK 2008/11/18 広島大学岩田穆 77
73 クロックド CMOS 論理回路 インバータ 1 インバータ 2 CLK CLK CLK CLK = CLK CLK インバータ + トランスファゲートと等価である. 2008/11/18 広島大学岩田穆 78
74 クロックド CMOS 論理回路 インバータ + トランスファゲートと負荷駆動力も同じ. CLK CLK CLK CLK P-MOS, n-mos の直列接続であるので, レイアウトし易く, 集積密度を高くできる 2008/11/18 広島大学岩田穆 79
75 クロックド CMOS 論理回路 2 入力論理回路 NND ゲート CLK CLK CLK CLK 2008/11/18 広島大学岩田穆 81
76 宿題問題 ND-NOR 型複合ゲートによる EXOR と EXNOR の回路を書け 2.OR-NND 型複合ゲートによる EXOR と EXNOR の回路を書け 2008/11/18 広島大学岩田穆 82
77 宿題解答 ND-NOR 型による EXNOR ゲート Vdd + GND 2008/11/18 広島大学岩田穆 83
78 ND-NOR 型による EXOR ゲート Vdd = + 二重否定 + ドモルガン ドモルガン ( +) (+) 和積を積和に + GND 2008/11/18 広島大学岩田穆 84
79 OR-NND 型 EXOR (+) (+) = + Vdd 二重否定 + ドモルガン ドモルガン ( +) (+) GND 和積を積和に + EXOR 2008/11/18 広島大学岩田穆 85
80 OR-NND 型 EXNOR Vdd = + ドモルガン ( ) ( ) ドモルガン ( )+( ) 分配法則 (+) ( + ) GND 2008/11/18 広島大学岩田穆 86
Microsoft PowerPoint - 6.memory.ppt
6 章半導体メモリ 広島大学岩田穆 1 メモリの分類 リードライトメモリ : RWM リードとライトができる ( 同程度に高速 ) リードオンリメモリ : ROM 読み出し専用メモリ, ライトできない or ライトは非常に遅い ランダムアクセスメモリ : RAM 全番地を同時間でリードライトできる SRAM (Static Random Access Memory) 高速 DRAM (Dynamic
Microsoft PowerPoint - 集積デバイス工学７.ppt
集積デバイス工学 (7 問題 追加課題 下のトランジスタが O する電圧範囲を求めよただし T, T - とする >6 問題 P 型 MOS トランジスタについて 正孔の実効移動度 μ.7[m/ s], ゲート長.[μm], ゲート幅 [μm] しきい値電圧 -., 単位面積あたりの酸化膜容量
Microsoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
Microsoft PowerPoint - 集積回路工学(5)_ pptm
集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2009/0/4 集積回路工学 A.Matuzawa (5MOS 論理回路の電気特性とスケーリング則 資料は松澤研のホームページ htt://c.e.titech.ac.j にあります 2009/0/4 集積回路工学 A.Matuzawa 2 インバータ回路 このようなインバータ回路をシミュレーションした 2009/0/4 集積回路工学
Microsoft PowerPoint LCB_8.ppt
( 第 8 回 ) 鹿間信介摂南大学理工学部電気電子工学科 論理記号 5. 論理機能記号と論理記号 5.. 論理機能記号 5..2 論理記号 5..4 ダイオードによるゲート回路 5..3 論理回路の結線と論理ゲートの入出力特性 (DTL & TTL) 演習 頻度 中間試験結果 35 3 25 2 5 5 最小 3 最大 (6 名 ) 平均 74. 6 以上 86 人 (76%) 6 未満 27 人
レベルシフト回路の作成
レベルシフト回路の解析 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 96305033 黒岩伸幸 指導教官小林春夫助教授 1 ー発表内容ー 1. 研究の目的 2. レベルシフト回路の原理 3. レベルシフト回路の動作条件 4. レベルシフト回路のダイナミクスの解析 5. まとめ 2 1. 研究の目的 3 研究の目的 信号レベルを変換するレベルシフト回路の設計法を確立する このために 次の事を行う
ディジタル回路 第1回 ガイダンス、CMOSの基本回路
前回簡単に紹介した CMOS は nmos と pmos を相補的に接続した回路構成です 相補的とは pmos,nmos をペアにして入力を共有し pmos が直列接続のときは nmos は並列接続に pmos が並列接続のときは nmos は直列接続にする方法です 現在使われているディジタル回路の 8-9 割は CMOS です CMOS は 1980 年代から急速に発達し 毎年チップ内に格納する素子数が
電子回路I_6.ppt
電子回路 Ⅰ 第 6 回 電子回路 Ⅰ 7 講義内容. 半導体素子 ( ダイオードとトランジスタ ). 基本回路 3. 増幅回路 バイポーラトランジスタの パラメータと小信号等価回路 二端子対回路 パラメータ 小信号等価回路 FET(MOFET) の基本増幅回路と等価回路 MOFET の基本増幅回路 MOFET の小信号等価回路 電子回路 Ⅰ 7 増幅回路の入出力インピーダンス 増幅度 ( 利得 )
HW-Slides-04.ppt
ハードウェア実験 組み込みシステム入門第 4 回 2012 年 10 月 11 日 IC TRAINER の導入 2 ブレッドボードとは何か! 手引き書 P8 半田付けせずに 簡単にリード線を差し込むだけで回路の動作を調べることができるボード! 部品挿入エリアでは ABCDE が縦に裏側で接続されている! 電源ラインでは 横に接続されている! 慣例として! 赤 : + 電源! 青 :- 電源または
電子回路I_4.ppt
電子回路 Ⅰ 第 4 回 電子回路 Ⅰ 5 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 電界効果トランジスタ (FET) 基本構造 基本動作動作原理 静特性 電子回路 Ⅰ 5 2 半導体素子 ( ダイオードとトランジスタ ) ダイオード (2 端子素子 ) トランジスタ (3 端子素子 ) バイポーラトランジスタ (Biolar) 電界効果トランジスタ
Microsoft PowerPoint - 2.devi2008.ppt
第 2 章集積回路のデバイス MOSトランジスタダイオード抵抗容量インダクタンス配線 広島大学岩田穆 1 半導体とは? 電気を通す鉄 アルミニウムなどの金属は導体 電気を通さないガラス ゴムなどは絶縁体 電気を通したり, 通さなかったり, 条件によって, 導体と絶縁体の両方の性質を持つことのできる物質を半導体半導体の代表例はシリコン 電気伝導率 広島大学岩田穆 2 半導体技術で扱っている大きさ 間の大きさ一般的な技術現在研究しているところナノメートル
Microsoft PowerPoint - アナログ電子回路3回目.pptx
アナログ電 回路 3-1 電気回路で考える素 ( 能動素 ) 抵抗 コイル コンデンサ v v v 3-2 理 学部 材料機能 学科岩 素顕 iwaya@meijo-u.ac.jp トランジスタ トランジスタとは? トランジスタの基本的な動作は? バイポーラトランジスタ JFET MOFET ( エンハンスメント型 デプレッション型 ) i R i L i C v Ri di v L dt i C
Microsoft PowerPoint - semi_ppt07.ppt [互換モード]
![Microsoft PowerPoint - semi_ppt07.ppt [互換モード]](/thumbs/94/122068205.jpg "Microsoft PowerPoint - semi_ppt07.ppt [互換モード]")
1 MOSFETの動作原理 しきい電圧 (V TH ) と制御 E 型とD 型 0 次近似によるドレイン電流解析 2 電子のエネルギーバンド図での考察 理想 MOS 構造の仮定 : シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない 金属 (M) 酸化膜 (O) シリコン (S) 電子エ金属 酸化膜 シリコン (M) (O) (S) フラットバンド ネルギー熱平衡で 伝導帯 E
Microsoft PowerPoint - 7.Arithmetic.ppt
第 7 章デジタル演算回路 1 デジタル信号処理音声, 音楽, 通信信号 信号 = 符号付き 2 進データ 負の数値の表現方法 2 2 進数 n ビット n-1 =Σb i 2 i 0 2 の補数 +=2 n n-1 n-1 2 n =1+Σb i 2 i +Σb i 2 i 0 0 n-1 =2 n ー =1+Σb i 2 i 0 3 2 進数の補数 2 の補数 各桁のビットを反転した後で最下位に
Microsoft PowerPoint - semi_ppt07.ppt
半導体工学第 9 回目 / OKM 1 MOSFET の動作原理 しきい電圧 (V( TH) と制御 E 型と D 型 0 次近似によるドレイン電流解析 半導体工学第 9 回目 / OKM 2 電子のエネルギーバンド図での考察 金属 (M) 酸化膜 (O) シリコン (S) 熱平衡でフラットバンド 伝導帯 E c 電子エネルギ シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない
電子回路I_8.ppt
電子回路 Ⅰ 第 8 回 電子回路 Ⅰ 9 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 小信号増幅回路 (1) 結合増幅回路 電子回路 Ⅰ 9 2 増幅の原理 増幅度 ( 利得 ) 信号源 増幅回路 負荷 電源 電子回路 Ⅰ 9 3 増幅度と利得 ii io vi 増幅回路 vo 増幅度 v P o o o A v =,Ai =,Ap = = vi
3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ
3.4 の特性を表す諸量 入力 i 2 出力 負荷抵抗 4 端子 (2 端子対 ) 回路としての の動作量 (i) 入力インピーダンス : Z i = (ii) 電圧利得 : A v = (iii) 電流利得 : A i = (iv) 電力利得 : A p = i 2 v2 i 2 i 2 =i 2 (v) 出力インピーダンス : Z o = i 2 = 0 i 2 入力 出力 出力インピーダンスの求め方
(Microsoft PowerPoint - \217W\220\317\211\361\230H\215H\212w_ ppt)
集積回路工学 東京工業大学 大学院理工学研究科 電子物理工学専攻 集積回路工学 1 レイアウトの作業 トランジスタの形状と位置を決定 トランジスタ間を結ぶ配線の経路を決定 製造工程の製造精度に対し 十分な余裕を持った設計ー > デザインルール チップ面積の最小化 遅延の最小化 消費電力の最小化 仕様設計 Schematic の作成 / 修正 Simulation DRC/LVS OK? OK? LPE/Simulation
Microsoft PowerPoint pptx
3.2 スイッチングの方法 1 電源の回路図表記 電源ラインの記号 GND ラインの記号 シミュレーションしない場合は 省略してよい ポイント : 実際には V CC と GND 配線が必要だが 線を描かないですっきりした表記にする 複数の電源電圧を使用する回路もあるので 電源ラインには V CC などのラベルを付ける 2 LED のスイッチング回路 LED の明るさを MCU( マイコン ) で制御する回路
Microsoft PowerPoint - 集積デバイス工学５.ppt
MO プロセスフロー ( 復習 集積デバイス工学 ( の構成要素 ( 抵抗と容量 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 6 7 センター藤野毅 MO 領域 MO 領域 MO プロセスフロー ( 復習 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 i 膜 ウエルポリシリコン + 拡散 + 拡散コンタクト
ch3
3. ゲート回路の基礎 2018 年前期 ディジタル電子回路 3.1 CMOS インバータ i) 構造 G p V GSp V DD S p Q p Q p (pmosfet) は前章の説明とは上下が逆で, 上が S.S は B に接続されているので V GSp は V DD を基準として考える. つまり,V i V DD のとき,V GSp 0 となる. V i = V G V O G n V GSn
PowerPoint プレゼンテーション
平成 17 年度前期大学院 情報デバイス工学特論 第 9 回 中里和郎 基本 CMOS アナログ回路 (2) 今回の講義内容は 谷口研二 :LS 設計者のための CMOS アナログ回路入門 CQ 出版 2005 の第 6 章ー 9 章 (pp. 99-158) の内容に従っている 講義では谷口先生のプレゼンテーション資料も使用 ソース接地増幅回路の入力許容範囲 V B M 2 M 1 M 2 V in
2STB240PP(AM-2S-G-005)_02
項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (1 8) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0 7.0 0.3 S+0.3 0.3 CC+0.3 0.7 +75 45 +5 (1)S= 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗
等価回路図 絶対最大定格 (T a = 25ºC) 項目記号定格単位 入力電圧 1 V IN 15 V 入力電圧 2 V STB GND-0.3~V IN+0.3 V 出力電圧 V GND-0.3~V IN+0.3 V 出力電流 I 120 ma 許容損失 P D 200 mw 動作温度範囲 T o
小型スタンバイ機能付高精度正電圧レギュレータ 概要 NJU7241 シリーズは, 出力電圧精度 ±2% を実現したスタンバイ機能付の低消費電流正電圧レギュレータ IC で, 高精度基準電圧源, 誤差増幅器, 制御トランジスタ, 出力電圧設定用抵抗及び短絡保護回路等で構成されています 出力電圧は内部で固定されており, 下記バージョンがあります また, 小型パッケージに搭載され, 高出力でありながらリップル除去比が高く,
Microsoft PowerPoint pptx
4.2 小信号パラメータ 1 電圧利得をどのように求めるか 電圧ー電流変換 入力信号の変化 dv BE I I e 1 v be の振幅から i b を求めるのは難しい? 電流増幅 電流ー電圧変換 di B di C h FE 電流と電圧の関係が指数関数になっているのが問題 (-RC), ただし RL がない場合 dv CE 出力信号の変化 2 pn 接合の非線形性への対処 I B 直流バイアスに対する抵抗
2STB240AA(AM-2S-H-006)_01
項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (A1 A2) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0.0 0.3 S+0.3 0.3 CC+0.3 10 0. 20 + 4 +12 (1)S=12 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗
Microsoft PowerPoint lecture-3.ppt
群馬大学工学部電気電子工学科 集積回路システム工学 講義資料 (3) CMOS デジタル集積回路 担当小林春夫 連絡先 : 376-8515 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 077 (30) 1788 FAX: 077 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp http://www.el.gunma-u.ac.jp/~kobaweb/
600 V系スーパージャンクション パワーMOSFET TO-247-4Lパッケージのシミュレーションによる解析
[17.7 White Paper] 6 V 系スーパージャンクションパワー MOSFET TO-247-4L パッケージのシミュレーションによる解析 MOSFET チップの高速スイッチング性能をより引き出すことができる 4 ピン新パッケージ TO-247-4L 背景 耐圧が 6V 以上の High Voltage(HV) パワー半導体ではオン抵抗と耐圧のトレードオフの改善を行うためスーパージャンクション
TC74HC14AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC14AP,TC74HC14AF Hex Schmitt Inverter TC74HC14A は シリコンゲート CMOS 技術を用いた高速 CMOS シュミットトリガインバータです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます ピン接続 機能は TC74HCU04 と同じですが すべての入力は約
基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧
デジアナ混載 IC ミックスド シグナル IC 設計の留意点 2005 年 5 月初版 2010 年 10 月改訂作成 : アナロジスト社森本浩之 まえがきデジタル アナログ混載 IC の回路本来の実力を引き出すためにはアナログ回路とデジタ ル回路の不要な干渉を抑える必要があり ノウハウを要します ですが十分な理解と注意の元で設 計を行えばさほど混載を恐れる必要もありません 用語 IP: Intellectual
Microsoft PowerPoint - 22.pptx
2.2 要素回路の機能 代表的なアナログ要素回路の機能を学ぼう ( 注 ) アナログ要素回路は 基本論理ゲートよりかなり複雑ですが ここでは トランジスタ回路を理解する必要はありません 各回路がどのような機能を持っているか どのような点に注意して使用しないといけないかだけ理解してください 1 2.2.1 表記上の注意 2 MOSFET の記号 MOSFET の記号 (Symbol) は いろいろな書き方があるので覚えておこう
絶対最大定格 (T a =25 ) 項目記号定格単位 入力電圧 V IN 消費電力 P D (7805~7810) 35 (7812~7815) 35 (7818~7824) 40 TO-220F 16(T C 70 ) TO (T C 25 ) 1(Ta=25 ) V W 接合部温度
3 端子正定電圧電源 概要 NJM7800 シリーズは, シリーズレギュレータ回路を,I チップ上に集積した正出力 3 端子レギュレータ ICです 放熱板を付けることにより,1A 以上の出力電流にて使用可能です 外形 特徴 過電流保護回路内蔵 サーマルシャットダウン内蔵 高リップルリジェクション 高出力電流 (1.5A max.) バイポーラ構造 外形 TO-220F, TO-252 NJM7800FA
TC74HC00AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC00AP,TC74HC00AF Quad 2-Input NAND Gate TC74HC00A は シリコンゲート CMOS 技術を用いた高速 CMOS 2 入力 NAND ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 内部回路はバッファ付きの 3 段構成であり 高い雑音余裕度と安定な出力が得られます
プログラマブル論理デバイス
第 8 章プログラマブル論理デバイス 大阪大学大学院情報科学研究科今井正治 E-mail: imai@ist.osaka-u.ac.jp http://www-ise.ist.osaka-u.ac.jp/~imai/ 26/2/5 26, Masaharu Imai 講義内容 PLDとは何か PLA FPGA Gate Arra 26/2/5 26, Masaharu Imai 2 PLD とは何か
Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます
PowerPoint Presentation
半導体電子工学 II 神戸大学工学部 電気電子工学科 12/08/'10 半導体電子工学 Ⅱ 1 全体の内容 日付内容 ( 予定 ) 備考 1 10 月 6 日半導体電子工学 I の基礎 ( 復習 ) 11/24/'10 2 10 月 13 日 pn 接合ダイオード (1) 3 10 月 20 日 4 10 月 27 日 5 11 月 10 日 pn 接合ダイオード (2) pn 接合ダイオード (3)
Microsoft PowerPoint LC1_14_論理回路シミュレータ.ppt
の期末試験 実施日 : 7/( 金 ) 限 @ 教室 ( 参照不可, 定規 OK) 成績評価 : 中間 5%, 期末 5%( 試験成績のみ ) ( 第 回 ) 特別講義 : 論理回路シミュレータ. 論理回路の基本 ( 復習 ). シミュレータ (Multiim). 回路シミュレータの概要. 設計実例 : H,F, 簡易電卓など 出題 : 前半 (~6 回 )/, 後半 (8 回 ~)/ 教科書 +(
Microsoft Word - TC4538BP_BF_J_2002_040917_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC438BP,TC438BF TC438BP/TC438BF Dual Precision Retriggerable/Resettable Monostable Multivibrator は リトリガ動作 リセット動作の可能な単安定マルチバイブレータでトリガは A B 2 つの入力により立ち上がり および立ち下がりのどちらでも行うこともできます
Microsoft Word - 実験4_FPGA実験2_2015
FPGA の実験 Ⅱ 1. 目的 (1)FPGA を用いて組合せ回路や順序回路を設計する方法を理解する (2) スイッチや表示器の動作を理解し 入出力信号を正しく扱う 2. スケジュール項目 FPGAの実験 Ⅱ( その1) FPGAの実験 Ⅱ( その2) FPGAの実験 Ⅱ( その3) FPGAの実験 Ⅱ( その4) FPGAの実験 Ⅱ( その5) FPGAの実験 Ⅱ( その6) FPGAの実験 Ⅱ(
ブロック図 真理値表 STEP CLOCK LATCH ENABLE SERIAL IN OUT 0 OUT5 OUT 7 SERIAL OUT 1 UP H L D n D n D n 5 D n 7 D n 7 2 UP L L D n+1 No change D n 6 3 UP H L D
東芝 Bi CMOS 集積回路シリコンモノリシック TB62705CP/CF/CFN TB62705CP,TB62705CF,TB62705CFN 8 ビット定電流 LED ドライバ TB62705CP / CF / CFN は 8 ビットの電流値を可変可能な定電流回路と これをオン オフ制御する 8 ビットシフトレジスタ ラッチおよびゲート回路から構成された定電流 LED ドライバです ( アノードコモン
Microsoft PowerPoint - LogicCircuits01.pptx
論理回路 第 回論理回路の数学的基本 - ブール代数 http://www.info.kindai.ac.jp/lc 38 号館 4 階 N-4 内線 5459 takasi-i@info.kindai.ac.jp 本科目の内容 電子計算機 computer の構成 ソフトウェア 複数のプログラムの組み合わせ オペレーティングシステム アプリケーション等 ハードウェア 複数の回路 circuit の組み合わせ
ブロック図 真理値表 入力出力 OUTn (t = n) CLOCK LATCH ENABLE SERIAL-IN OUT 0 OUT 7 OUT 15 SERIAL OUT H L D n D n D n 7 D n 15 D n 15 L L D n No Change D n 15 ( 注 )
東芝 Bi CMOS 集積回路シリコンモノリシック TB62706BN,TB62706BF TB62706BN/BF 16 ビット定電流 LED ドライバ TB62706BN TB62706BF は 16 ビットの電流値を可変可能な定電流回路と これをオン オフ制御する 16 ビットシフトレジスタ ラッチおよびゲート回路から構成された定電流 LED ドライバです ( アノードコモン ) Bi CMOS
フロントエンド IC 付光センサ S CR S CR 各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています
各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています なお 本製品の評価キットを用意しています 詳細については 当社 営業までお問い合わせください 特長 高速応答 増倍率 2 段階切替機能 (Low ゲイン : シングル出力, High
CMOSアナログ/ディジタルIC設計の基礎
9 序章 CMOS アナログ回路を SPICE を使って設計しよう 本書がターゲットとしている読者は, 一つには半導体の会社でCMOS アナログ IC/LSI の設計にこれから携わろうとしている方々です. また一つには, 同じく半導体の会社で, アナログ設計者と密にコミュニケーションをとることが必要な部署, たとえばプロセス, モデリング, 品質保証, テスト, プロダクト, アプリケーションそしてマーケティングなどに携わっている人たちにも読んでいただきたいと思っています.
NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10
端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,
13 2 9
13 9 1 1.1 MOS ASIC 1.1..3.4.5.6.7 3 p 3.1 p 3. 4 MOS 4.1 MOS 4. p MOS 4.3 5 CMOS NAND NOR 5.1 5. CMOS 5.3 CMOS NAND 5.4 CMOS NOR 5.5 .1.1 伝導帯 E C 禁制帯 E g E g E v 価電子帯 図.1 半導体のエネルギー帯. 5 4 伝導帯 E C 伝導電子
NJM78L00 3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さ
3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さくなり, さらに雑音特性も改良されています 外形 UA EA (5V,9V,12V のみ ) 特徴 過電流保護回路内蔵
(3) E-I 特性の傾きが出力コンダクタンス である 添え字 は utput( 出力 ) を意味する (4) E-BE 特性の傾きが電圧帰還率 r である 添え字 r は rrs( 逆 ) を表す 定数の値は, トランジスタの種類によって異なるばかりでなく, 同一のトランジスタでも,I, E, 周
トランジスタ増幅回路設計入門 pyrgt y Km Ksaka 005..06. 等価回路についてトランジスタの動作は図 のように非線形なので, その動作を簡単な数式で表すことができない しかし, アナログ信号を扱う回路では, 特性グラフのの直線部分に動作点を置くので線形のパラメータにより, その動作を簡単な数式 ( 一次式 ) で表すことができる 図. パラメータトランジスタの各静特性の直線部分の傾きを数値として特性を表したものが
Microsoft Word - 19-d代 試é¨fi 解ç�fl.docx
2019 年度ディジタル代数期末試験解答例 再評価試験は期末試験と同程度の難しさである. しっかり準備して受けるように. 1. アドレスが 4 バイトで表わされた画像処理専用プロセッサが幾つかのデータを吐き出して停まってしまった. そのデータの 1 つはレジスタ R0 の中身で,16 進表示すると (BD80) 16 であった. このデータに関して, 以下の問に対する回答を対応する箱内に書け. (1)
Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Transceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET
1 1. 適用 本は SiC-MOSFET 一体取付形 2 回路ゲートドライバー について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET パワーモジュール BSM180D12P2C101 に直接実装できる形状で SiC-MOSFET のゲート駆動回路と DC-DC コンバータを 1 ユニット化したものです SiC-MOSFET
PowerPoint プレゼンテーション
() 増幅回路の周波数特性 Frequency characteristic of amplifier circuit (2) 増幅回路の周波数特性 Frequency characteristic of amplifier circuit MOS トランジスタの高周波モデル High-frequency model for MOS FET ゲート酸化膜は薄いので G-S, G-D 間に静電容量が生じる
Microsoft PowerPoint - 3.3タイミング制御.pptx
3.3 タイミング制御 ハザードの回避 同期式回路と非同期式回路 1. 同期式回路 : 回路全体で共通なクロックに合わせてデータの受け渡しをする 通信における例 :I 2 C(1 対 N 通信 ) 2. 非同期式回路 : 同一のクロックを使用せず データを受け渡す回路間の制御信号を用いてデータの受け渡しをす 通信における例 :UART(1 対 1 通信 ) 2 3.3.1 ハザード 3 1 出力回路のハザード
スライド 1
東北大学工学部機械知能 航空工学科 2016 年度 5 セメスター クラス C3 D1 D2 D3 計算機工学 10. 組合せ回路 ( 教科書 3.4~3.5 節 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 組合せ論理回路 x1 x2 xn 組合せ論理回路 y1 y2 ym y i = f i (x 1, x 2,, x
MOSFET dv/dt 影響について Application Note MOSFET dv/dt 影響について 概要 MOSFET のドレイン - ソース間の dv / dt が大きいことが問題を引き起こすことがあります この現象の発生要因とその対策について説明します Tosh
概要 MOSFET のドレイン - ソース間の dv / d が大きいことが問題を引き起こすことがあります この現象の発生要因とその対策について説明します 1 目次 概要... 1 目次... 2 1. MOSFET の dv/d とは... 3 1.1. dv/d 発生のタイミング... 3 1.1.1. スイッチング過渡期の dv/d... 3 1.1.2. ダイオード逆回復動作時の dv/d...
Microsoft Word - TC74HC245_640AP_AF_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC245AP,TC74HC245AF,TC74HC640AP,TC74HC640AF Octal Bus Traceiver TC74HC245AP/AF 3-State, Non-Inverting TC74HC640AP/AF 3-State, Inverting TC74HC245AP/640AP TC74HC245A/640A
TPD1032F_J_P10_030110
東芝インテリジェントパワーデバイスシリコンモノリシックパワー MOS 型集積回路 TPD32F TPD32F モータ ソレノイド ランプドライブ用 2in ローサイドパワースイッチ TPD32F は縦型パワー MOSFET 出力の 2in ローサイドスイッチで CMOS TTL ロジック回路 (MPU など ) から直接ドライブができ 各種保護機能を内蔵しています 特長 コントロール部と縦型出力パワー
暫定資料 東芝フォトカプラ GaAlAs LED + フォト IC TLP250 TLP250 汎用インバータ エアコン用インバータ パワー MOS FET のゲートドライブ IGBT のゲートドライブ 単位 : mm TLP250 は GaAlAs 赤外発光ダイオードと 高利得 高速の集積回路受光
暫定資料 東芝フォトカプラ GaAlAs LED + フォト IC 汎用インバータ エアコン用インバータ パワー MOS FET のゲートドライブ IGBT のゲートドライブ 単位 : mm は GaAlAs 赤外発光ダイオードと 高利得 高速の集積回路受光チップを組み合せた 8PIN DIP のフォトカプラです は IGBT およびパワー MOS FET のゲート駆動用に適しています 入力しきい値電流
Microsoft PowerPoint - H30パワエレ-3回.pptx
パワーエレクトロニクス 第三回パワー半導体デバイス 平成 30 年 4 月 25 日 授業の予定 シラバスより パワーエレクトロニクス緒論 パワーエレクトロニクスにおける基礎理論 パワー半導体デバイス (2 回 ) 整流回路 (2 回 ) 整流回路の交流側特性と他励式インバータ 交流電力制御とサイクロコンバータ 直流チョッパ DC-DC コンバータと共振形コンバータ 自励式インバータ (2 回 )
Microsoft Word - 2_0421
電気工学講義資料 直流回路計算の基礎 ( オームの法則 抵抗の直並列接続 キルヒホッフの法則 テブナンの定理 ) オームの法則 ( 復習 ) 図 に示すような物体に電圧 V (V) の直流電源を接続すると物体には電流が流れる 物体を流れる電流 (A) は 物体に加えられる電圧の大きさに比例し 次式のように表すことができる V () これをオームの法則 ( 実験式 ) といい このときの は比例定数であり
スライド 1
作成 : 群馬大学電気電子教員 電子回路設計 OP アンプ (1) 小林春夫 桑名杏奈 Email: koba@gunmau.ac.jp Tel: 0277301788 オフィスアワー : AM9:00~AM10:00( 平日 ) 電気電子棟 (3 号館 )4F 404 室 電子回路設計 1 授業の内容 第 1 回講義内容の説明と電子回路設計の基礎知識 第 2 回キルヒホッフ則を用いた回路解析と演習
授業のあとで 情報処理工学 : 第 3 回 10 進数を 16 進数に変換する方法と 16 進数を 10 進数に変換する方法は 標準的な方法でも良いですか? 履修申告は済みましたか? 割り算 方法 ) 54 余り 6 16 ) 3 余り 3 ) 0 第 4 回へ 201
授業のあとで 情報処理工学 : 第 3 回 10 進数を 16 進数に変換する方法と 16 進数を 10 進数に変換する方法は 標準的な方法でも良いですか? 履修申告は済みましたか? 割り算 方法 54 10 36 16 16 ) 54 余り 6 16 ) 3 余り 3 ) 0 第 4 回へ 2013/10/30 2 授業のあとで (#2) したがって 54 10 36 16 ここまでの復習 2/10/16
Microsoft PowerPoint LCB_14_論理回路シミュレータ.ppt
( 第 回 ) 鹿間信介摂南大学理工学部電気電子工学科 特別講義 : 論理回路シミュレータ. 論理回路の基本 ( 復習 ). シミュレータ (Multiim). 回路シミュレータの概要. 設計実例 : H,F, 簡易電卓など ( 論理回路 Ⅰ) の期末試験 実施日 : 8/5( 金 ) : @ 教室 ( 定規 OK, 参照ダメ ) 成績評価 : 中間 5%, 期末 5% ( 出席率 8% 以上の学生が評価対象
TC74HCT245AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Traceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
NJM78M00 3 端子正定電圧電源 概要 NJM78M00 シリーズは,NJM78L00 シリーズを更に高性能化した安定化電源用 ICです 出力電流が 500mA と大きいので, 余裕ある回路設計が可能になります 用途はテレビ, ステレオ, 等の民生用機器から通信機, 測定器等の工業用電子機器迄
3 端子正定電圧電源 概要 シリーズは,NJM78L00 シリーズを更に高性能化した安定化電源用 ICです 出力電流が 500mA と大きいので, 余裕ある回路設計が可能になります 用途はテレビ, ステレオ, 等の民生用機器から通信機, 測定器等の工業用電子機器迄広くご利用頂けます 外形 特徴 過電流保護回路内蔵 サーマルシャットダウン内蔵 高リップルリジェクション 高出力電流 (500mA max.)
スライド 1
今日の授業は実際の規格表を読みながら進めていきます 今回は実際の企業の Web サイトからダウンロードした規格表を読みます これは 指示に従って各自ダウンロードしてください 上記が面倒な場合は前の方の列に座ってください 見えるでしょう 1 まずは 昔の標準ディジタル IC74AC00 の規格を調べましょう このスライドに示すサイトに行って 74AC シリーズをクリックし その中の 74AC00P の規格表の
TC74HC245,640AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC245AP,TC74HC245AF,TC74HC640AP,TC74HC640AF Octal Bus Traceiver TC74HC245AP/AF 3-State, Non-Inverting TC74HC640AP/AF 3-State, Inverting TC74HC245AP/640AP TC74HC245A/640A
スライド 1
東北大学工学部機械知能 航空工学科 2018 年度クラス C3 D1 D2 D3 情報科学基礎 I 10. 組合せ回路 ( 教科書 3.4~3.5 節 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 組合せ論理回路 x1 x2 xn 組合せ論理回路 y1 y2 ym y i = f i (x 1, x 2,, x n ), i
Microsoft Word - NJM7800_DSWJ.doc
3 端子正定電圧電源 概要 シリーズは, シリーズレギュレータ回路を,I チップ上に集積した正出力 3 端子レギュレータ IC です 放熱板を付けることにより,1A 以上の出力電流にて使用可能です 外形 特徴 過電流保護回路内蔵 サーマルシャットダウン内蔵 高リップルリジェクション 高出力電流 (1.5A max.) バイポーラ構造 外形, FA 1. IN 2. GND 3. OUT DL1A 1.
Microsoft PowerPoint - ›žŠpfidŠÍŁÏ−·“H−w5›ñŒÚ.ppt
応用電力変換工学舟木剛 第 5 回本日のテーマ交流 - 直流変換半端整流回路 平成 6 年 月 7 日 整流器 (cfr) とは 交流を直流に変換する 半波整流器は 交直変換半波整流回路 小電力用途 入力電源側の平均電流が零にならない あんまり使われていない 全波整流回路の基本回路 変圧器が直流偏磁しやすい 変圧器の負荷電流に直流分を含むと その直流分により 鉄心が一方向に磁化する これにより 鉄心の磁束密度の増大
SICE東北支部研究集会資料(2014年)
計測自動制御学会東北支部第 291 回研究集会 (2014 年 10 月 23 日 ) 資料番号 291-12 断熱回路技術を用いた 低消費デジタル PWM 制御回路の設計 Design of low-power digital PWM circuit with adiabatic dynamic CMOS logic 鈴木暖 ( 山形大学 ), 阿部啄也 ( 山形大学 ), 澤田直樹 ( 山形大学
Microsoft Word - 論理回路10.doc
2. 論理設計 () 組合せ回路. 概説 表 SCII コードの例 アナログ装置では量や数を 電圧の大きさ や 針の振れる角度 などで表現している それに対して, 進 2 進 6 進 英数文字 コンピュータなどのディジタル装置では量や数を2 35 23 # 進数で符号化し, 表現している 我々人間は数を符 号化するために 2 9 という 通りの文字を用いているが, ディジタル装置の中では 47 48
トランジスタ回路の解析 ( 直流電源 + 交流電源 ) 交流回路 ( 小 ) 信号 直流回路 ( バイアス計算 ) 動作点 ( 増幅度の計算 ) 直流等価回路 ダイオードモデル (pnp/npn) 交流 ( 小信号 ) 等価回路 T 形等価回路 トランジスタには直流等価回路と交流等価回路がある
トランジスタ回路の解析 ( 直流電源 + 交流電源 ) 交流回路 ( 小 ) 信号 直流回路 ( バイアス計算 ) 動作点 ( 増幅度の計算 ) 直流等価回路 ダイオードモデル (pnp/npn) 交流 ( 小信号 ) 等価回路 T 形等価回路 トランジスタには直流等価回路と交流等価回路がある 2.6 トランジスタの等価回路 2.6.1 トランジスタの直流等価回路 V I I D 1 D 2 α 0
S1F77330 シリーズテクニカルマニュアル Rev.2.1
シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し
Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M
Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル 413180100 19.4 システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M21/M22/M23/M24/M25 テクニカルマニュアル 413556900 21.4 システムリセットコントローラ
高周波動作 （小信号モデル）
平成 9 年度集積回路設計技術 次世代集積回路工学特論資料 高周波動作 小信号モデル 群馬大学松田順一 概要 完全 QS モデル 等価回路の導出 容量評価 - パラメータモデル NQSNon-Qua-Sac モデル NQS モデルの導出 NQS 高周波用 等価回路 RF アプリケーションへの考察 注 以下の本を参考に 本資料を作成 Yann T Operaon an Moeln of he MOS
スライド 1
ブール代数 ブール代数 集合 { 0, 1 } の上で演算 AND, OR, NOT からなる数学的体系 何のため? ある演算をどのような回路で実現すればよいのか? どうすれば回路が小さくなるのか? どうすれば回路が速く動くのか? 3 復習 : 真理値表とゲート記号 真理値表 A B A B 0 0 0 0 1 0 1 0 0 1 1 1 A B A+B 0 0 0 0 1 1 1 0 1 1 1
Microsoft PowerPoint - 4.1I-V特性.pptx
4.1 I-V 特性 MOSFET 特性とモデル 1 物理レベルの設計 第 3 章までに システム~ トランジスタレベルまでの設計の概要を学んだが 製造するためには さらに物理的パラメータ ( 寸法など ) が必要 物理的パラメータの決定には トランジスタの特性を理解する必要がある ゲート内の配線の太さ = 最小加工寸法 物理的パラメータの例 電源配線の太さ = 電源ラインに接続されるゲート数 (
<8AEE B43979D985F F196DA C8E323893FA>
基礎電気理論 4 回目 月 8 日 ( 月 ) 共振回路, 電力教科書 4 ページから 4 ページ 期末試験の日程, 教室 試験日 : 月 4 日 ( 月 ) 時限 教室 :B-4 試験範囲 : 教科書 4ページまでの予定 http://ir.cs.yamanashi.ac.jp/~ysuzuki/kisodenki/ 特別試験 ( 予定 ) 月 5 日 ( 水 ) 学習日 月 6 日 ( 木 )
Microsoft Word - sp8m4-j.doc
4V 駆動タイプ Nch+Pch MOS FET 構造シリコン N チャネル / P チャネル MOS 型電界効果トランジスタ 外形寸法図 (Unit : mm) SOP8 5..4.75 (8) (5) 特長 ) 新ライン採用により 従来品よりオン抵抗大幅低減 2) ゲート保護ダイオード内蔵 3) 小型面実装パッケージ (SOP8) で省スペース pin mark () (4).27 3.9 6..2.4Min.
SPICE に頼らない回路設計入門 和田知久琉球大学 工学部 情報工学科教授 /10/18 琉球大学 情報工学科和田知久 1
SPICE に頼らない回路設計入門 和田知久琉球大学 工学部 情報工学科教授 wada@ie.u-ryukyu.ac.jp http://bw-www.ie.u-ryukyu.ac.jp/~wada/ 2001/10/18 琉球大学 情報工学科和田知久 1 Stanford 大学 Prof. Mark Horowitz シミュレーションを語る シミュレーションのルールはいくらか宗教的な話である 正しい
Microsoft Word - TC4013BP_BF_J_P9_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4013BP,TC4013BF TC4013BP/TC4013BF Dual D-Type Flip Flop は 2 回路の独立な D タイプ フリップフロップです DATA 入力に加えられた入力レベルはクロックパルスの立ち上がりで Q および Q 出力に伝送されます SET 入力を H RESET 入力を L にすると Q 出力は H Q
Microsoft PowerPoint - 6.1動作速度BL.pptx
6.1 動作速度 遅延の原因と解析 6.1.1 寄生素子の回路への影響 2 3 回路と寄生素子 1 レイアウトに起因する寄生素子のモデル化 Vi Vo V2 R Vi Vo V2 Vi V2 Vo Rl l Rpoly Rpoly Rpoly Rpoly Rs Rs Rs Rs Rd Rd Rd Rd db db db db sb sb sb sb gs gs gs gs gd gd gd gd gb
Microsoft Word - TC74HC107AP_AF_J_P9_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC17AP,TC74HC17AF Dual J-K Flip-Flop with Clear TC74HC17A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って クロックの立ち下がりで出力が変化します
CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
Microsoft Word - サイリスタ設計
サイリスタのゲート回路設計 サイリスタはパワエレ関係の最初に出てくる素子ですが その駆動用ゲート回路に関する文献が少なく 学 生が使いこなせないでいる ゲート回路の設計例 ( ノイズ対策済み ) をここに記しておく 基本的にサイリス タのゲート信号は電流で ON させるものです 1. ノイズ対策済みゲート回路基本回路の説明 図 1 ノイズ対策済みゲート回路基本回路 1.1 パルストランス パルストランスは
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
CMOS RF 回路 ( アーキテクチャ ) と サンプリング回路の研究 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 974516 滝上征弥 指導教官小林春夫教授 発表内容 1.CMOS RF 回路 (a) 復調部アーキテクチャ (b) VCO 回路 ( 発振器 ) 2. サンプリング回路 (a) オシロスコープ トリガ回路 (b) CMOS コンパレータ回路 目的 無線通信システムの
MTM13227
シリコン N チャネル MOSFET スイッチング回路用 Unit: mm 特長 低ドレイン ソース間オン抵抗 :RDS(on) typ. = 85 mω (VGS = 4. V) 低電圧駆動 : 2.5 V 駆動 ハロゲンフリー 鉛フリー対応パッケージ (EU RoHS / UL-94 V- / MSL:Level 適合 ) 形名表示記号 : ET 包装仕様 エンボスタイプ ( 熱圧着方式 ) :
焦電型赤外線センサPaPIRs
焦電型赤外線人感センサ パナソニック独自の設計構造で実現した 高感度 高信頼性 2015.12 1 2 VDD OUT GND EKMBWL EKMBEKMC 1A 2A 6A 1A 2A 6A 1A 2A 6A EKMB1101111 EKMB1101112 EKMB1201111 EKMB1201112 EKMB1301111K EKMB1301112K EKMB1103111 EKMB1103112
Microsoft Word - TC4017BP_BF_J_P10_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4017BP,TC4017BF TC4017BP/TC4017BF Decade Counter/Divider は ステージの D タイプ フリップフロップより成る 進ジョンソンカウンタで 出力を 進数に変換するためのデコーダを内蔵しています CLOCK あるいは CLOCK INHIBIT 入力に印加されたカウントパルスの数により Q0~Q9
TC74HC4511AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4511AP,TC74HC4511AF BCD-to-7 Segment Latch/Decoder/Driver TC74HC4511A は シリコンゲート CMOS 技術を用いた高速 CMOS ラッチ付き 7 セグメント デコーダ ドライバです 標準 CMOS の 4511B と同一ピン接続 同一ファンクションですが 高速ラッチ
TLP250
東芝フォトカプラ GaAlAs LED + フォト IC 汎用インバータ エアコン用インバータ パワー MOS FET のゲートドライブ IGBT のゲートドライブ 単位 : mm は GaAlAs 赤外発光ダイオードと 高利得 高速の集積回路受光チップを組み合せた 8PIN DIP のフォトカプラです は IGBT およびパワー MOS FET のゲート駆動用に適しています 入力しきい値電流 :
第 5 章復調回路 古橋武 5.1 組み立て 5.2 理論 ダイオードの特性と復調波形 バイアス回路と復調波形 復調回路 (II) 5.3 倍電圧検波回路 倍電圧検波回路 (I) バイアス回路付き倍電圧検波回路 本稿の Web ページ ht
第 章復調回路 古橋武.1 組み立て.2 理論.2.1 ダイオードの特性と復調波形.2.2 バイアス回路と復調波形.2.3 復調回路 (II).3 倍電圧検波回路.3.1 倍電圧検波回路 (I).3.2 バイアス回路付き倍電圧検波回路 本稿の Web ページ http://mybook-pub-site.sakura.ne.jp/radio_note/index.html 1 C 4 C 4 C 6
TC7WT126FU
東芝 CMOS デジタル集積回路シリコンモノリシック Dual Bus Buffer は シリコンゲート CMOS 技術を用いた高速 CMOS 2 回路入り 3- ステートバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レベルですので TTL レベルのバスに直結可能です 3- ステートコントロール入力 G を L とすることにより出力
スライド 1
情報デバイス特論演習設計ルール 実際に集積回路の設計を体験する 想定プロセス : μm CMOS 電源電圧 : 5V 本設計ルールは P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, Second Edition, 2002, Oxford University Press 及び VDEC( 東京大学大規模集積回路教育センタ ) を参考に教育用として作成したものであり
TC74HC4017AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4017AP,TC74HC4017AF Decade Counter/Divider TC74HC4017A は シリコンゲート CMOS 技術を用いた高速 10 進ジョンソンカウンタです CMOS の特長である低い消費電力で 等価な LSTTL に匹敵する高速動作を実現できます CK あるいは CE 入力に印加されたカウントパルスの数により
c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),
![c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),](/thumbs/85/91536225.jpg "c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V GSn V thn ), () p MOSFET 0, ] I Dp = β p V GSp V thp VDSp V DSp, βp (V GSp V thp ),")
CMOS original:0//0, revised:03// CMOS CMOS CMOS NOT V in 0 n MOSFET p MOSFET V out V DD V in V DD n MOSFET p MOSFET V out 0 : CMOS CMOS c 03 MOSFET n MOSFET 0, I Dn = β n VGSn V thn V ] DSn VDSn, β n (V
スライド 1
アナログ検定 2014 1 アナログ検定 2014 出題意図 電子回路のアナログ的な振る舞いを原理原則に立ち返って解明できる能力 部品の特性や限界を踏まえた上で部品の性能を最大限に引き出せる能力 記憶した知識や計算でない アナログ技術を使いこなすための基本的な知識 知見 ( ナレッジ ) を問う問題 ボーデ線図などからシステムの特性を理解し 特性改善を行うための基本的な知識を問う問題 CAD や回路シミュレーションツールの限界を知った上で
Microsoft Word - 実験2_p1-12キルヒホッフ（第1７-2版）P1-12.doc
実験. テスターの使用法と直流回路. 目的オームの法則 キルヒホッフの法則について理解する テスターの基本的使用法を学ぶ. 予習課題 テスターで測定できる物理量は何か また =00Ω =400Ω 3=500Ωとしてp3435 の計算をすること オームの法則 キルヒホッフの法則について回路図を書き 説明すること 3. 理論金属のように電気をよく通す物質を導体という 導体に電圧をかけると電流が流れる 流れる電流
第1章 様々な運動
自己誘導と相互誘導 自己誘導 自己誘導起電力 ( 逆起電力 ) 図のように起電力 V V の電池, 抵抗値 R Ω の抵抗, スイッチS, コイルを直列につないだ回路を考える. コイルに電流が流れると, コイル自身が作る磁場による磁束がコイルを貫く. コイルに流れる電流が変化すると, コイルを貫く磁束も変化するのでコイルにはこの変化を妨げる方向に誘導起電力が生じる. この現象を自己誘導という. 自己誘導による起電力は電流変化を妨げる方向に生じるので逆起電力とも呼ばれる.