Microsoft PowerPoint - application_manual_j(RR [32])KC社名に変更.ppt [互換モード]

Transcription

1 アプリケーションマニュアル Real Time Clock Module シリーズ (I 2 C) 京セラ株式会社 TKYD-RR-5-[32]

2 目次. 概要 3 2. ブロックダイヤグラム 3 3. 外形図 4 4. 端子機能 4 5. 絶対最大定格 5 6. 推奨動作条件 5 7. 周波数特性 5 8. 電気的特性 )DC 電気的特性 6 2)AC 電気的特性 (I 2 C-BUSシリアルインターフェース ) 7 3) タイミングチャート 7 4)AC 電気的特性 2(CLKOUT 端子出力 ) 8 5) 電源立ち上げ 及び 電源降下時間 8 9. 使用方法 ) 時計制御レジスタテーブル 9 2) レジスタ説明 時計 カレンダーレジスタ 2アラームレジスタ 3タイマーカウンタレジスタ 4セレクトレジスタ 2 5フラグレジスタ 3 6コントロールレジスタ 4 3) 割り込み機能説明 定周期タイマー割り込み 5 2アラーム割り込み 7 3 時刻更新割り込み 8 4 割り込み信号の識別方法 9 4)I 2 C-BUSシリアルインターフェイス STARTコンディションとSTOPコンディション 2 2アクノリッジ信号 2 3スレーブアドレス 2 4I 2 C-BUSデータ転送フォーマット 2. 一般的なマイコンとの接続例 kHz-TCXOとしての使用 使用上の注意事項 24 2 TKYD-RR-5-[32]

3 小型セラミックパッケージ I 2 C-BUS インターフェースリアルタイムクロックモジュール 周波数精度 :±5.ppm (-4 C~+85 C) 温度補償動作電源電圧 :2.V~5.5V 計時動作電源電圧 :.3V~5.5V I 2 C-BUS シリアルインターフェース動作電源電圧 :.5V~5.5V 低消費電流 :Typ..6 A( =3V 温度補償間隔 3s クロック出力非動作 ) I 2 C-BUS シリアルインターフェース :4kHz 高速モード対応 時計機能 : 時 分 秒 299 年までのうるう年自動判別カレンダー機能 : 年 月 日 曜 アラーム割り込み機能 : 日 曜 時 分 定周期タイマー割り込み機能 :244.4 s~255min 時刻更新割り込み機能 : 分 秒 クロック出力機能 :32.768kHz 24Hz 32Hz Hz 電源電圧検出機能 :2.V 温度補償動作電圧検出.5V 低電源電圧検出. 概要本モジュールは kHz の DTCXO を内蔵した I 2 C-BUS インターフェース方式のリアルタイムクロックモジュールです 時計 カレンダー機能に加え アラーム割り込み機能 定周期タイマー割り込み機能 時刻更新割り込み機能 クロック出力機能 電源電圧検出機能を備えております 2. ブロック図 3 TKYD-RR-5-[32]

4 3. 外形図 3.2+/-.2 #8 #7 #6 #5.35 C.5..7 # #2 #3 #4 4. 端子機能 Top View Side View Unit: (mm) Bottom View PIN / 機能 # : CLKOE #5 : CLKOUT #2 : /INT #6 : SCL #3 : N.C. #7 : SDA #4 : V SS #8 : N.C. はオープンでご使用ください 端子名 I/O 機能 CLKOE I CLKOUT 端子出力を制御する為の入力端子です CLKOUT 端子は CLKOE 端子 H 時クロック出力 "L" 時ハイインピーダンスとなります /INT O Hz 信号 アラーム割り込み信号 定周期タイマー割り込み信号 時刻更新割り込み信号の Nch オープンドレイン出力端子です V SS - 電源のマイナス側 ( グランド ) 接続端子です CLKOUT O kHz のクロック出力端子です C-MOS 出力で CLKOE 端子により出力状態が制御されます SCL I I 2 C-BUS シリアルインターフェースクロック入力端子です SDA I/O I 2 C-BUS シリアルインターフェースデータ入出力端子です Nch オープンドレイン出力で SCL クロック入力に同期して アドレス データ アクノリッジビットを入出力します - 電源のプラス側接続端子です 4 TKYD-RR-5-[32]

5 5. 絶対最大定格 項目記号端子条件単位電源電圧 ( ) ー -.3~+6.5 V 入力電圧 ( ) V IN SCL,SDA,CLKOE -.3~+6.5 V 出力電圧 ( )( 2) V OUT CLKOUT -.3~ +.3 V 出力電圧 2( ) V OUT2 SDA,/INT -.3~+6.5 V 保存温度 ( 3) T STG ー -4~+85 : 一瞬たりとも超えてはならない値です 万一超えた場合は IC の破壊 特性劣化 信頼性低下の懸念があります 2: 値は推奨動作電源電圧の 値です 3:N 2 または真空雰囲気での単体保存の場合です 6. 推奨動作条件 項目記号条件 Min. Typ. Max. 単位電源電圧 Ta=-4~ V 計時電源電圧 T Ta=-4~ V インターフェース動作電圧 V INT Ta=-4~ V 温度補償動作電圧 V TEM Ta=-4~ V 推奨動作条件範囲外で使用すると信頼性に影響を与える場合がありますので この範囲内で使用してください 7. 周波数特性 項目 記号 条件 規格 単位 周波数精度 df/f Ta=-4~85, =3.V +/-5.* ppm 発振開始時間 t STA Ta=25, =.3V.(max.) sec (*) 月差 3 秒相当 周波数精度の詳細については 個別仕様取り交わし時に対応致します 5 TKYD-RR-5-[32]

6 8. 電気的特性 8-.DC 電気的特性 ( =3.V,Ta=-4~85,V SS =V) 項目記号条件 MIN TYP MAX 単位 I DD SCL=SDA=/INT=, CLKOE=V SS =5 V CLKOUT 出力非動作時 I DD2 温度補償間隔 3 s =3 V I DD3 SCL=SDA=/INT=, CLKOE= =5 V CLKOUT 出力 khz 消費電流 A I C LOUT = pf( ) 出力無負荷時 DD4 =3 V 温度補償間隔 3 s I DD5 SCL=SDA=/INT=, CLKOE=V SS =5 V CLKOUT 出力非動作時 A I DD6 温度補償回路動作時 =3 V "H" 入力電圧 V IH SCL, SDA, CLKOE 端子 V V DD A "L" 入力電圧 V IL SCL, SDA, CLKOE 端子. -.2 V "H" 出力電圧 "L" 出力電圧 V OH =5 V, I OH = - ma CLKOUT 端子 V OH2 =3 V, I OH2 = - ma V OL =5 V, I OL = ma. -.5 CLKOUT 端子 V OL2 =3 V, I OL2 = ma. -.8 V OL3 =5 V, I OL3 = ma /INT 端子 V OL4 =3 V, I OL4 = ma. -.4 V OL5 SDA 端子 2 V, I OL5 = 3 ma. -.4 V 入力リーク電流 I LK CLKOE, SCL, SDA 端子, V IN = or V SS A 出力リーク電流 I OZ CLKOUT, /INT, SDA 端子, V OUT = or V SS A 電源電圧 V DET 温度補償動作電圧検出 ( 2) V 検出電圧 V DET2 低電源電圧検出 V :C LOUT はCLKOUT 端子に接続される製品外部の負荷容量です 2: がV DET 以下になると内部の検出回路が働き 温度補償が維持されなくなります V V V 6 TKYD-RR-5-[32]

7 8-2.AC 電気的特性 - 項目 記号 条件 MIN TYP MAX 単位 SCLクロック周波数 f SCL khz 開始条件セットアップ時間 t SU;STA μs 開始条件ホールド時間 t HD;STA μs データセットアップ時間 t SU;DAT ns データホールド時間 t HD;DAT ns 停止条件セットアップ時間 t SU;STO μs 開始条件と停止条件の間のバスフリー時間 t BUF μs SCL "L" 時間 t LOW μs SCL "H" 時間 t HIGH μs SCL,SDA 立ち上がり時間 t r 2% 8% μs SCL,SDA 立ち下がり時間 t f 8% 2% μs バス上の許容スパイク時間 t SP ns.8v 時 バスラインの負荷容量 C b pf <.8V 時 本製品への START コンディション送信から STOP コンディション送信までのアクセスは.5 秒以内に終了してください.5 秒以上アクセスした場合 内部監視タイマーにより RTC の I 2 C-BUS インターフェースアクセスが強制終了されます 8-3. タイミングチャート START コンディション t LOW t HIGH /fscl STOP コンディション START コンディション SCL 8% 2% t r t f SDA t SU;STA t HD;STA t SU;DAT t HD;DAT t SU;STO t BUF t SP 7 TKYD-RR-5-[32]

8 8-4.AC 電気的特性 -2 項目記号条件 MIN TYP MAX 単位 CLKOUT デューティー Duty C LOUT =5pF, 閾値 % CLKOUT 立ち上がり時間 t rc C LOUT =5pF 2% 8% CLKOUT 立ち下がり時間 t fc C LOUT =5pF 8% 2% =.8~5.5V ns =.5~5.5V ns =.3~5.5V - - ns =.8~5.5V ns =.5~5.5V ns =.3~5.5V - - ns CLKOUT 8% 2% t WH 5% t rc t fc t CLKOUT Duty = t WH /t CLKOUT (%) 8-5. 電源立ち上げ 及び 電源降下時間 項目い記号条件 MIN TYP MAX 単位 初期電源立ち上げ時間 ( ) t r ms/v バックアップ移行時電源降下時間 ( ) バックアップ復帰時電源立ち上げ時間 ( ) t f μs/v t r μs/v : 本製品は 初期電源投入時に内部設定初期化する為のパワーオンリセット回路を搭載しています 仕様時間外での電源立ち上げ 電源降下した場合 初期電源投入時にはパワーオンリセット回路が動作しなかったり バックアップ移行時 / 復帰時にはパワーオンリセット回路が動作したりする可能性があります パワーオンリセット回路を安定に正常動作させる為に 仕様時間内で電源立ち上げ 電源降下させて下さい バックアップ電圧 (Min.3V) バックアップ時 V t r t f t r2 8 TKYD-RR-5-[32]

9 9. 使用方法 9-. 時計制御レジスタテーブル Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit h SEC - S4 S2 S S8 S4 S2 S h MIN - M4 M2 M M8 M4 M2 M 2h HOUR - - H2 H H8 H4 H2 H 3h WEEK W4 W2 W 4h DAY - - D2 D D8 D4 D2 D 5h MONTH MO MO8 MO4 MO2 MO 6h YEAR Y8 Y4 Y2 Y Y8 Y4 Y2 Y 7h MIN Alarm AE MA4 MA2 MA MA8 MA4 MA2 MA 8h HOUR Alarm AE RAM HA2 HA HA8 HA4 HA2 HA 9h WEEK Alarm WA6 WA5 WA4 WA3 WA2 WA WA AE DAY Alarm RAM DA2 DA DA8 DA4 DA2 DA Ah Timer Counter T28 T64 T32 T6 T8 T4 T2 T Bh Select Register TCS TCS CFS CFS TSS TSS AS UTS Ch Flag Register - - VDHF VDLF - TF AF UTF Dh Control Register RESET TEST RAM FIE TE TIE AIE UTIE 初期電源投入時レジスタ値は不定ですので 必ず初期設定を実施してから御使用ください 但し 初期電源投入時 TCS, TCS, CFS, CFS, TEST, FIE, TE, TIE, AIE, UTIE ビットは "" リセットされ VDLF ビットは "" セットされます "-" ビットは書き込みデータ無効で リード時 "" 読み出しとなります VDHF, VDLF, TF, AF, UTF ビットは "" データのみ書き込み有効となります TEST ビットは弊社テスト用ビットですので 必ず 設定で御使用ください Address Eh, Fh への書き込み読み出し動作は誤動作の原因となりますので アクセス禁止とします 9 TKYD-RR-5-[32]

10 9-2. レジスタ説明 時計 カレンダーレジスタ ( Address h Address 6h ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit h SEC - S4 S2 S S8 S4 S2 S h MIN - M4 M2 M M8 M4 M2 M 2h HOUR - - H2 H H8 H4 H2 H 3h WEEK W4 W2 W 4h DAY - - D2 D D8 D4 D2 D 5h MONTH MO MO8 MO4 MO2 MO 6h YEAR Y8 Y4 Y2 Y Y8 Y4 Y2 Y データ形式 時計 カレンダーのデータはBCDコードで表現しています HOUR レジスタ HOUR レジスタは 24 時間表示です WEEK レジスタ WEEK レジスタは 7 進アップカウンタで (W4W2W)=() () () () とカウントします 曜日とビット設定 (W4W2W) の対応は 自由にユーザーで設定可能です YEAR レジスタ YEAR レジスタは西暦の下 2 桁を設定します 自動うるう年補正機能自動うるう年補正機能は 2 年 ~299 年まで対応しています 時計 カレンダー設定例例 98 年 7 月 6 日日曜日 5 時 43 分 2 秒の場合 (WEEK レジスタ日曜日 =(W4W2W)=() とした場合 ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit h SEC - h MIN - 2h HOUR - - 3h WEEK h DAY - - 5h MONTH h YEAR 存在しない時計 カレンダーデータ設定は誤動作の原因となりますので 必ず正しいデータ設定を行なって下さい TKYD-RR-5-[32]

11 アラームレジスタ ( Address 7h Address 9h ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit 7h MIN Alarm AE MA4 MA2 MA MA8 MA4 MA2 MA 8h HOUR Alarm AE RAM HA2 HA HA8 HA4 HA2 HA WEEK Alarm WA6 WA5 WA4 WA3 WA2 WA WA 9h AE DAY Alarm RAM DA2 DA DA8 DA4 DA2 DA 曜日 日 時 分についてのアラーム時刻の設定レジスタです Address 9h については Address BhのAS(Alarm Select) ビットの設定により 曜日 日のアラームのどちらを使用するかを指定します アラームレジスタに設定した時刻になると Address ChのAF(Alarm Flag) ビットに "" がセットされます WEEK Alarm レジスタのビットと各曜日の割り当て WEEK Alarm レジスタの WA~WA6 ビットは Address 3h の WEEK レジスタ (W4W2W)=()~() に対応します 例 WEEK レジスタで日曜日 =(W4W2W)=() とした場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit 9h WEEK Alarm AE 土金木水火月日曜日は任意の複数の曜日にアラーム設定が可能です 例 WEEKレジスタで日曜日 =(W4W2W)=() として月 ~ 金曜までアラーム設定の場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit 9h WEEK Alarm 毎分アラーム 毎時アラーム 毎日アラーム機能各アドレスの bit7 の AE(Alarm Enable) ビットに "" を設定すると それぞれ 毎分アラーム 毎時アラーム 毎日アラームの設定になります 例毎時 5 分のアラームを設定した場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit 7h MIN Alarm 8h HOUR Alarm bit7="" のため不問 RAM ビット RAM として使用可能です タイマーカウンタレジスタ ( Address Ah ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit Ah Timer Counter T28 T64 T32 T6 T8 T4 T2 T 定周期タイマー割り込みに使用するダウンカウンタのカウント数を設定するレジスタです 定周期タイマーのソースクロックは Address Bh の TSS,TSS(Timer Source Clock Select) ビットで指定します Address Dh の TE(Timer Enable) ビットを "" から "" にセットすると 設定したカウント数でカウントダウンしていき カウント数がゼロになると Address Ch の TF(Timer Flag) ビットに "" がセットされます TE ビット "" の間 設定したカウント数での繰り返しダウンカウンタ動作となります TKYD-RR-5-[32]

12 セレクトレジスタ ( Address Bh ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit Bh Select Register TCS TCS CFS CFS TSS TSS AS UTS TCS(Temperature Compensation Select) ビット温度補償動作間隔の選択ビットです 時計レジスタの時刻に合わせた動作となります TCS TCS 温度補償動作間隔.5 s 2 s s 3 s 初期電源投入時の値は "" で温度補償動作間隔.5 s 選択となります CFS(CLKOUT Frequency Select) ビット CLKOUT 端子出力周波数の選択ビットです CFS CFS CLKOUT 出力周波数 khz 24 Hz 32 Hz Hz 初期電源投入時の値は "" で CLKOUT 出力周波数 kHz 選択となります TSS(Timer Source Clock Select) ビット定周期タイマーのソースクロックの選択ビットです TSS TSS タイマーソースクロック 496 Hz 64 Hz Hz /6 Hz AS(Alarm Select) ビット曜日 日アラームの選択ビットです Address 9h に設定されているデータを下記のアラーム設定として認識します AS アラーム認識 曜日アラーム 日アラーム UTS(Update Time Select) ビット時刻更新割り込み発生タイミングの選択ビットです UTS 時刻更新割り込みタイミング 秒更新 分更新 2 TKYD-RR-5-[32]

13 フラグレジスタ ( Address Ch ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit Ch Flag Register - - VDHF VDLF - TF AF UTF VDHF(Voltage Detect High Flag) ビット温度補償動作電圧検出のフラグビットです 電圧検出動作は 温度補償動作間隔タイミングに合わせた間欠動作となります VDHF 内容 電源電圧が V DET (MAX2.V) 以上 電源電圧がV DET (MAX2.V) 以下 VDHFビット "" 検出後は "" を書き込むまで保持します また 本ビットは "" データのみ書き込み有効となります VDLF(Voltage Detect Low Flag) ビット低電源電圧検出 又はパワーオンリセット信号検出のフラグビットです 電圧検出動作は 温度補償動作間隔タイミングに合わせた間欠動作となります VDLF 内容 電源電圧が V DET2 (MAX.5V) 以上 又はパワーオンリセット信号未検出 電源電圧がV DET2 (MAX.5V) 以下 又はパワーオンリセット信号検出 VDLFビット "" 検出後は "" を書き込むまで保持します また 本ビットは "" データのみ書き込み有効となります TF(Timer Flag) ビット定周期タイマー割り込み発生検出のフラグビットです TF 内容 通常状態 定周期タイマーダウンカウンタのカウントゼロを検出 TF ビット "" 検出後は "" を書き込むまで保持します また 本ビットは "" データのみ書き込み有効となります AF(Alarm Flag) ビットアラーム割り込み発生検出のフラグビットです AF 内容 通常状態 アラーム設定時刻との一致を検出 AF ビット 検出後は を書き込むまで保持します また 本ビットは "" データのみ書き込み有効となります UTF(Update Time Flag) ビット時刻更新割り込み発生検出のフラグビットです UTF 内容 通常状態 時刻更新終了を検出 UTF ビット 検出後は を書き込むまで保持します また 本ビットは "" データのみ書き込み有効となります 3 TKYD-RR-5-[32]

14 コントロールレジスタ ( Address Dh ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit bit Dh Control Register RESET TEST RAM FIE TE TIE AIE UTIE RESETビット RESET 内容 通常状態 Hz~64Hz の分周カウンタをリセットし 時計機能が停止します 本ビットに "" 書き込み後 STOP コンディション受信時 反復スタート時.5 秒 I 2 C-BUS インターフェースリセット時に自動クリアされます TEST ビット弊社テスト用ビットです 必ず "" 設定で御使用ください TEST 内容 通常動作モード テストモード RAM ビット RAM として使用可能です FIE(Frequency Interrupt Enable) ビット /INT 端子への Duty5% の Hz 信号出力のイネーブルビットです FIE 内容 /INT 端子から Hz 出力 Disable /INT 端子から Hz 出力 Enable 初期電源投入時の値は で /INT 端子出力ディセーブル選択となります TE(Timer Enable) ビット定周期タイマーダウンカウンタのイネーブルビットです TE カウンタ動作 タイマーカウント停止 タイマーカウント開始 初期電源投入時の値は "" でタイマーカウント停止選択となります TIE, AIE, UTIE(Timer, Alarm, Update Time Interrupt Enable) ビット /INT 端子への割り込み信号出力イネーブルビットです 定周期タイマー割り込み出力は TIE ビット アラーム割り込み出力は AIE ビット 時刻更新割り込み出力は UTIE ビットにて制御します TIE,AIE,UTIE 内容 /INT 端子出力 Disable /INT 端子出力 Enable 初期電源投入時の値は で /INT 端子出力ディセーブル選択となります /INT 端子からの出力は 定周期タイマー アラーム 時刻更新の各割り込み信号と FIE で制御する Hz 信号出力の論理和で出力されます 4 TKYD-RR-5-[32]

15 9-3. 割り込み機能説明 定周期タイマー割り込み 定周期タイマー割り込みは タイマーソースクロック設定ビット (Address Bh TSS,TSS) で指定した周波数とタイマーカウンタレジスタ (Address Ah) に設定した値で決定される周期で 定期的に割り込み動作を発生させる機能です 割り込み動作発生時 ( タイマーカウントがゼロ ) は TF="" となり TIE ビットの設定状態により 下図のような /INT 端子出力になります また 定周期タイマーは TE="" の間は繰り返し動作します TE カウント停止 TIE TF タイマーカウントがゼロ TF ビットを "" にクリア 設定したカウント数 タイマーカウント数割り込み発生 /INT INTN 端子出力 ( Nchオープンドレイン出力 ) t L 割り込み発生 t L 割り込み発生 "" ハイインピーダンス "L" レベル TIE ビットが "" の間は出力 Disable "L" 出力期間終了 ( ) "L" 出力期間 (t L) 内にTFビットを "" にクリアした場合 INTN /INT 端子出力は強制的にハイインピーダンス状態 ( 2 ( 2) ) : 割り込み発生 TIE="" で下記のように設定した期間のみ /INT 端子出力は "L" レベル出力します 2: 割り込み発生後 /INT 端子出力が "L" レベルの間にTFビットを "" にクリアした場合 /INT 端子出力は強制的にクリアされます TIE 内容 /INT 端子からの定周期タイマー割り込み出力 Disable /INT 端子からの定周期タイマー割り込み出力 Enable 定周期タイマー割り込み機能を使用しない時は TE,TIE="" とする事でタイマーカウンタレジスタ (Address Ah) を全てRAMとして使用する事ができます TSS TSS ソースクロック "L" 出力期間 (t L ) 496 Hz.22ms 64 Hz 7.8ms Hz 7.8ms /6 Hz 7.8ms 5 TKYD-RR-5-[32]

16 タイマースタートタイミング書き込みモードにおいて下記のように Address Dh 書き込みクロックの立ち下がりエッジからタイマーがカウント動作を開始します SCL SDA TIE AIE UTIE ACK コントロールレジスタ (Address Dh) の TE ビットを "" に設定 TE カウントダウンスタート 定周期タイマー時間タイマーカウンタ設定とソースクロックの設定により 定周期タイマー時間を設定できます 設定可能時間 :244.4 s ~ 255min 定周期タイマー時間 = タイマーカウンタ設定値 ソースクロック周期 ( ソースクロック周期はソースクロック周波数の逆数 ) 定周期タイマー時間は 内部回路動作の影響により最大ソースクロック 周期分の誤差が生じます 定周期タイマー割り込み設定のレジスタ設定例 定周期タイマー時間を 分にセットする場合 Address bit7 bit6 bit5 bit4 bit3 bit2 bit bit Ch Dh - RESET - TEST VDHF RAM VDLF FIE - AF AIE UTF UTIE 誤動作防止の為 TF TE TIE="" に設定 TE TIE TF Address Ah Bh bit7 TCS bit6 TCS bit5 CFS bit4 CFS bit3 TSS bit2 TSS bit AS bit UTS 定周期タイマー時間を設定 タイマーカウントレジスタを カウント (Ah) に設定 ソースクロックを 分 (TSSTSS)=() に設定 Address Dh bit7 RESET bit6 TEST bit5 RAM bit4 FIE bit3 TE bit2 TIE bit AIE bit UTIE TE TIE="" TIE= に設定してタイマーをスタートさせ INTN 端子出力をEnableにして カウントがゼロに /INT なり 定周期タイマー割り込み発生待ちの状態端子出力をEnableにして カウントがゼロになり 定周期タイマー割り込み発生待ちの状態 6 TKYD-RR-5-[32]

17 アラーム割り込み アラーム割り込みは アラームレジスタに設定した時刻と一致した時に 割り込み動作を発生させる機能です 割り込み動作発生時は AF="" となり AIE ビットの設定状態により 下図のような /INT 端子出力になります アラーム割り込みタイミングは 秒桁が 59 秒 秒により分桁へのキャリー発生時に出力されます AIE 出力 Disable 出力 Enable 出力 Enable AF 割り込み発生 /INT INTN 端子出力端子出力 ( Nchオープンドレイン出力 ) AF ビットを "" にクリア 割り込み発生 ハイインピーダンス "L" レベル AIE 内容 AIE ビットが "" の間は出力 Disable /INT 端子からのアラーム割り込み出力 Disable /INT 端子からのアラーム割り込み出力 Enable アラーム割り込み機能を使用しない時は AIE="" とする事でアラームレジスタ (Address 7h~9h) を全てRAMとして使用する事ができます アラーム割り込み設定のレジスタ設定例 月 ~ 金曜日の毎朝 7 時にアラームを出す場合 ( 但し 曜日レジスタ (Address 3h) で日曜日 =(W4W2W)=() とします ) Address Dh bit7 RESET bit6 TEST bit5 RAM bit4 FIE bit3 TE bit2 TIE bit bit UTIE 誤動作防止の為 AIE="" に設定 AIE Address bit7 bit6 bit5 bit4 bit3 bit2 bit bit アラーム時刻を設定 7h 分アラームレジスタを 分 (h) に設定 8h 時アラームレジスタを 7 時 (7h) に設定 9h 曜日アラームレジスタを月 ~ 金 (3Eh) に設定 Bh TCS TCS CFS CFS TSS TSS UTS AS="" に設定して曜日アラームを選択 AS Address bit7 bit6 bit5 bit4 bit3 bit2 bit bit Ch - - VDHF VDLF - TF UTF AF ビットを "" にクリア AF Address Dh bit7 RESET bit6 TEST bit5 RAM bit4 FIE bit3 TE bit2 TIE bit AIE bit UTIE AIE="" AIE= に設定して INTN /INT 端子出力をEnable Enableにして アラーム割り込み発生待ちの状態 7 TKYD-RR-5-[32]

18 時刻更新割り込み 時刻更新割り込みは 設定した秒更新または分更新発生時に 割り込み動作が発生する機能です 割り込み発生時は UTF="" となり UTIE ビットの設定状態により 下図のような /INT 端子出力になります 時刻更新割り込みタイミングは UTS ビットで設定した時刻でのキャリー発生時に出力されます Address Dh の RESET ビットが "" の場合は 時刻更新割り込みは発生しません UTIE UTF 時刻更新 UTF ビットを "" にクリア 時刻更新割り込み発生 /INT 端子出力 ( Nchオープンドレイン出力 ) t L 割り込み発生 t L "" 割り込み発生ハイインピーダンス "L" レベル UTIEビットが "" の間は出力 Disable "L" 出力期間終了 ( ) "L" 出力期間 (t L ) 内にUTFビットを "" にクリアした場合 /INT 端子出力は強制的にハイインピーダンス状態 ( 2) : 割り込み発生 UTIE= で下記のように設定した期間のみ /INT 端子出力は L レベル出力します 2: 割り込み発生後 /INT 端子出力が L レベルの間にUTFビットを にクリアした場合 /INT 端子出力は強制的にクリアされます UTS 時刻更新タイミング "L" 出力期間 (t L ) 秒更新 7.8ms 分更新 7.8ms UTIE 内容 /INT 端子からの時刻更新割り込み出力 Disable /INT 端子からの時刻更新割り込み出力 Enable 8 TKYD-RR-5-[32]

19 時刻更新割り込み設定のレジスタ設定例 分更新の時刻更新割り込みを設定する場合 Address bit7 bit6 bit5 bit4 bit3 bit2 bit bit Ch Dh - RESET - TEST VDHF RAM VDLF FIE - TE TF TIE AF AIE 誤動作防止の為 UTF UTIE="" に設定 UTF UTIE Address bit7 bit6 bit5 bit4 bit3 bit2 bit bit 時刻更新割り込みを設定 Bh TCS TCS CFS CFS TSS TSS AS UTS ビットを分更新 () に設定 UTS Address Dh bit7 RESET bit6 TEST bit5 RAM bit4 FIE bit3 TE bit2 TIE bit AIE bit UTIE="" に設定して /INT 端子出力を Enable にして 時刻更新発生待ちの状態 UTIE 割り込み信号の識別方法 /INT 端子からの割り込み出力は 定周期タイマー アラーム 時刻更新の各割り込みが発生した時に L レベル出力します 共通の出力端子となっていますので 割り込みが発生した場合は フラグレジスタ (Address Ch) を参照することで どの割り込み信号であるか確認できます 9 TKYD-RR-5-[32]

20 9-4. I 2 C-BUS シリアルインターフェース は SCL( クロックライン ) と SDA( データライン ) の 2 線式の I 2 C-BUS シリアルインターフェースでデータの送受信を行っています START コンディションと STOP コンディション I 2 C-BUS がデータ転送を行っていない時 SCL SDA は High を保っています この時 SDA が High から Low に変化した状態 (START コンディション ) となり アクセスが開始され データ転送を行います 反対に SCL が High の時 SDA が Low から High に変化した状態 (STOP コンディション ) となり アクセスの終了となります START コンディション STOP コンディション SCL SDA アクノリッジ信号 START コンディション検出後にデータ転送を 8bit ずつ行います 転送するデータは 8bit 毎で何回でも構いません 8bit の転送毎に 受信側のデバイスは送信側に対し アクノリッジ信号というデータの受信確認のビットを送ります 送信側は 8bit 目のクロックパルスの立ち下がりで SDA を解放 (High) し 受信側はデータを正常に受信していれば SDA を Low にします これにより送信側はアクノリッジ信号が返って来たことを確認します 次のデータを送信 または STOP コンディションを送信します 一方 CPU 等のマスタ側が受信側の場合 8bit 受信した後に SDA を Low にしない ( アクノリッジ信号を送らない ) ことで送信側 () にデータ転送の終了であると認識させ マスタ側が STOP コンディションを送信します マスタが送信側の場合のアクノリッジ信号タイミング SCL ( 送信側出力 ) 8 9 SDA ( 送信側出力 ) SDA ( 受信側出力 ) START コンディション ハイインピーダンス アクノリッジ信号 "L" 2 TKYD-RR-5-[32]

21 スレーブアドレス I 2 C-BUS では 各デバイスに 7bit のスレーブアドレスが設定されています START コンディションを検出後 このスレーブアドレスを I 2 C-BUS により受信する事でその後のマスタからの通信に反応します 実際の通信時には スレーブアドレスと共に R/W( リードライト ) ビットを付加した 8bit データを受信します WF8592A のスレーブアドレス スレーブアドレス R/W bit bit7 bit6 bit5 bit4 bit3 bit2 bit bit 書き込みモード bit7 bit6 bit5 bit4 bit3 bit2 bit bit 読み出しモード I 2 C-BUS データ転送フォーマット 以下に I 2 C-BUS のデータ転送フォーマットを示します は レジスタアドレスのオートインクリメント機能があります レジスタアドレスを毎回書き込む必要はありません 8bit のデータの送信毎にレジスタアドレスは + 加算されます Dh アドレスに + 加算されると h アドレスになります アドレス データは MSB ファーストで転送して下さい データ書き込みフォーマット アクノリッジ信号 S スレーブアドレス アクノリッジ信号 R/W (Write ) レジスタアドレス CPU が STARTコンディションを送信 CPU がWF8592A のスレーブアドレス R/W R/W ビットビット ( ( 書き込みモード )) を送信 CPU がアクノリッジ信号を受信 CPU がWF8592A へ書き込むレジスタアドレスを送信 CPU がアクノリッジ信号を受信 アクノリッジ信号データ レジスタアドレスが +されますアクノリッジ信号 書き込み終了 P データ追加書き込み終了 データ P レジスタアドレスが + されます データ追加 CPU が上記で指定したアドレスへ書き込むデータを送信 CPU がアクノリッジ信号を受信 書き込み終了ならCPU が STOP STOP コンディションを送信 データ追加なら続けてデータを送信する事でデータ追加なら続けてデータを送信する事で上記から + したアドレスへ書き込む事ができます CPUが + 加算したアドレスへ書き込むデータを送信 2CPUがアクノリッジ信号を受信 データ追加なら2 を繰り返し行って下さい を繰り返し行なって下さい 書き込み終了ならCPU が STOP コンディションを送信 CPUが送信側 CPUが受信側 S STARTコンディション P STOP コンディション 2 TKYD-RR-5-[32]

22 データ読み出しフォーマット レジスタアドレス指定の場合 アクノリッジ信号 S スレーブアドレス アクノリッジ信号 R/W (Write ) レジスタアドレス CPUが START コンディションを送信 CPUが WF8592A のスレーブアドレス R/W R/Wビット ( 書き込みモード )) を送信を送信 CPUがアクノリッジ信号を受信 CPUが WF8592A から読み出すレジスタアドレスを送信 CPUがアクノリッジ信号を受信 アクノリッジ信号 S スレーブアドレス データ レジスタアドレスが + されます データ R/W (Read ) レジスタアドレスが + されます 読み出し終了 データ追加 データ追加 アクノリッジ信号 読み出し終了 P P CPUがSTARTコンディションを再度送信 CPU STARTコンディションを再度送信 CPUがのスレーブアドレス WF8592Aのスレーブアドレス R/W R/W ビット ( 読み出しモード )) を送信 CPUがアクノリッジ信号を受信 WF8592A から上記で指定したアドレスのデータを受信 読み出し終了ならCPU CPU がアクノリッジ信号を送信しない CPU CPU ががSTOP コンディションを送信 データ追加なら続けてデータを受信する事で データ追加なら続けてデータを受信する事で上記から +したアドレスのデータを上記から +したアドレスのデータを読み出す事ができます CPU がアクノリッジ信号を送信 2 2WF8592A からから + + 加算したアドレスのデータを受信 データ追加なら2 を繰り返し行って下さいを繰り返し行なって下さい 読み出し終了ならCPU CPU がアクノリッジ信号を送信しない CPU CPU がSTOP がSTOP コンディションを送信 CPUが送信側 CPUが受信側 S STARTコンディション P STOP コンディション レジスタアドレス指定しない場合 最初に読み出しモードに設定した場合でも データ読み出しできます レジスタアドレスは前回のアクセスで終了したアドレスに + 加算したアドレスとなります アクノリッジ信号 S スレーブアドレス データ レジスタアドレスが + されます データ R/W (Read ) レジスタアドレスが + されます 読み出し終了 データ追加 データ追加 アクノリッジ信号 読み出し終了 P P CPUが START コンディションを送信 CPUが WF8592A のスレーブアドレス R/W ビット ( 読み出しモード )) を送信 CPUがアクノリッジ信号を受信 WF8592A から前回アクセスしたアドレスに + 加算したアドレスのデータを受信 読み出し終了ならCPU CPU がアクノリッジ信号を送信しない CPU CPU がSTOP コンディションを送信 データ追加なら続けてデータを受信する事で上記から +したアドレスのデータを読み出す事ができます CPU がアクノリッジ信号を送信 2 2WF8592A からから + + 加算したアドレスのデータを受信 データ追加なら2 2を繰り返し行って下さいを繰り返し行なって下さい 読み出し終了ならCPU CPU がアクノリッジ信号を送信しない CPU CPU ががSTOP コンディションを送信 CPUが送信側 CPUが受信側 S STARTコンディション P STOP コンディション 22 TKYD-RR-5-[32]

23 . マイコンとの接続例 3kΩ 3kΩ 3kΩ /INT /INT SDA SDA CPU V SS SCL SCL V SS 本製品は SCL( クロックライン ) とSDA( データライン ) の2 線式のI 2 C-BUSシリアルインターフェースでデータの送受信を行ないます 上記のようにSCL SDAの信号線とCPU 等のコントローラを接続します 出力はオープンドレイン端子で構成されている為 SCL SDAの信号線は抵抗を付加して にプルアップします.32kHz-TCXO としての使用.uF SDA SCL CLK OUT CLK OE /INT N.C. V SS CLKOE.uF 23 TKYD-RR-5-[32]

24 . 注意事項. 製品の仕様については正式に取り交わした仕様書に基づくものとします 2. 記載内容は 製品の改良等のために予告なく変更する場合がございます 3. 記載されている製品は一般電子機器 ( 情報機器 通信機器 音響映像機器 計測機器 家電製品等 ) に使用されることを意図しています 特別な品質 信頼性が要求され その故障や誤動作が直接人命を脅かしたり 人体に危害を及ぼす恐れのある装置やシステム ( 交通機器 安全装置 航空 宇宙用 原子力制御 生命維持装置を含む医療機器など ) にご使用をお考えのお客様は 必ず事前に当社販売窓口までご相談ください 4. 当社は品質 信頼性の向上に努めておりますが 万が一に備え 装置やシステム上で十分な安全設計をお願いします 5. 設計に際しては最大定格 動作電源電圧 動作温度など保証範囲内でお使いください 保証値を超えての使用など 本カタログに記載する製品の誤った使用または不適切な使用などに起因する製品の運用結果につきましては 当社は責任を負いかねますので ご了承ください 6. カタログに記載された動作概要および回路例は 製品の標準的な動作や使用方法を説明するためのものです したがって 製品を使用される場合には 外部諸条件を十分考慮のうえ 回路 実装設計を行ってください 7. カタログに記載された技術情報は製品の代表的動作 応用を説明するためのもので その使用に際しての当社及び第三者の知的財産権その他の権利に対する保証または許諾を行うものではありません 8. カタログで使用される商標 ロゴ 商号に関する権利は 当社またはそれぞれの権利の所有者に帰属します 9. カタログに記載されている製品のうち 外国為替及び外国貿易管理法に定める戦略物資該当製品の輸出に際しては 同法に基づく輸出許可 承認が必要です. カタログの記載内容を当社の許可無く転載 複写することを禁止いたします 24 TKYD-RR-5-[32]