Microsoft Word - RTC㇢ㅊㅪㇱㅼㇷㅧㅳㅞㅉㅥ㇢ㅫ

Transcription

1 リアルタイムクロックモジュール アプリケーションマニュアル

2 目次 1. 概要 2. ブロック図 3. 端子機能 4. 絶対最大定格 5. 電気的特性 5-1. AC 特性 (I 2 C-BUS シリアルインターフェース ) 5-2. AC 特性 2(OUTPUT 端子出力 ) 5-3. 電源立ち上げ及び電源降下時間 6. 機能説明 6-1. 時計制御レジスタテーブル 6-2. 時計 カレンダーレジスタ (Address 00h Address 06h) 6-3. アラームレジスタ (Address 07h Address 09h) 6-4. タイマーカウンタレジスタ (Address 0Ah) 6-5. セレクトレジスタ (Address 0Bh) 6-6. フラグレジスタ (Address 0Ch) 6-7. コントロールレジスタ (Address 0Dh) 7. 割り込み機能説明 7-1. 定周期タイマー割り込み 7-2. アラーム割り込み 7-3. 時刻更新割り込み 7-4. 割り込み信号の識別方法 8. I 2 C-BUS シリアルインターフェース 8-1. システム構成と I2C-BUS の接続方法 8-2. START コンディションと STOP コンディション 8-3. アクノリッジ信号 (ACK Signal) 8-4. スレーブアドレス 9. I 2 C-BUS データ転送フォーマット 9-1. データ書き込みフォーマット 9-2. データ読み出しフォーマット

3 1. 概要本製品は kHz のディジタル TCXO を内蔵した I2C-BUS インターフェース準拠の高精度リアルタイムクロックモジュールです 時計 カレンダー機能に加え アラーム割り込み機能 定周期タイマー割り込み機能 時刻更新割り込み機能 クロック出力機能 電源電圧検出機能を備えております 2. ブロック図 kHz DTCXO DIVIDER VCC EEPROM CLOCK CALENDER COUNTER GND ALARM REGISTER OUTPUT Enable/ Disable OUTPUT CONTROL INTERRUPT CONTROL /INT SCL SDA I 2 C-BUS INTERFACE TIMER REGISTER *E/D=Enable / Disable 3. 端子機能 端子名 I/0 機能 Enable/Disable /INT I I OUTPUT 端子制御の入力端子です E/D 端子が "H" 時はクロック出力 "L" 時はハイインピーダンスとなります 1Hz 信号, アラーム割り込み信号 定周期タイマー割り込み信号 時刻更新割り込み信号の Nch オープンドレイン出力端子です GND - 電源のマイナス側 ( グランド ) 接続端子です OUTPUT kHz クロック出力端子です C-MOS 出力で E/D 端子により出力状態が制御されます SCL I I 2 C-BUS シリアルインターフェースクロック入力端子です SDA I/0 I 2 C-BUS シリアルインターフェースデータ入出力端子です Nch オープンドレイン出力で SCL クロック入力に同期し アドレス データ アクノリッジビットを入出力します VCC - 電源のプラス側接続端子です

4 4. 絶対最大定格 項目記号条件定格単位 電源電圧 V CC V CC GND 端子間 -0.3 to +6.5 V 入力電圧 (*1 ) V IN SCL,SDA,E/D 端子 -0.3 to +6.5 V 出力電圧 (*1,*2 ) V OUT1 OUTPUT 端子 -0.3 to V CC +0.3 V V OUT2 SDA,/INT 端子 -0.3 to +6.5 V 保存温度 (*3 ) T STG to +105 C *1: 一瞬たりとも超えてはならない値です 万一超えた場合は 電気的特性 信頼性などに影響を与える恐れがあります *2: VCC の値は推奨動作条件に定める動作電源電圧の VCC 値です *3: N2 または真空雰囲気での単体保存の場合です 5. 電気的特性 5-1. AC 特性 ( I 2 C-BUS シリアルインターフェース : 時計制御レジスタアクセス時 ) 条件に記載無き場合 VCC=1.5 ~ 5.5V, GND=0V, Ta=-40 ~ +105 C 項目記号条件 Min 規格 Typ Max SCL クロック周波数 f SCL khz 開始条件セットアップ時間 t SU,STA μs 開始条件ホールド時間 t HD,STA μs データセットアップ時間 t SU,DAT μs データホールド時間 t HD,DAT μs 停止時間セットアップ時間 t SU,STO μs 開始条件と停止条件の間の バスフリー時間 単位 t BUF μs SCL "L" 時間 t LOW μs SCL "H" 時間 t HIGH μs SCL,SDA 立ち上がり時間 tr 20% -> 80% μs SCL,SDA 立ち下がり時間 tf 80% -> 20% μs バス上の許容スパイク時間 t SP ns バスラインの負荷容量 C b Vcc > 1.8V pf Vcc < 1.8V pf 本製品への START コンディション送信から STOP コンディション送信までのアクセスは 0.5 秒以内に終了して下さい 0.5 秒以上アクセスした場合 内部監視タイマーにより RTC の I 2 C-BUS インターフェースアクセスが強制終了されます

5 タイミングチャート START コンディション t LOW t HIGH 1/f SCL STOP コンディション START コンディション SCL 80% 20% t r t f SDA t SU:STA t HD:STA t SU:DAT t HD:DAT t SU:ST t BUF t SP 5-2. AC 特性 2(OUTPUT 端子出力 ) 条件に記載無き場合 VCC=1.5 to 5.5V, GND=0V, Ta=-40 to +105 規格項目記号条件単位 Min Typ Max OUTPUT デューティー Duty C LOUT =15pF, 閾値 0.5VCC % OUTPUT 立ち上がり時間 t rc C LOUT =15pF 20% 80% Vcc=1.8 to 5.5V ns Vcc=1.5 to 5.5V ns Vcc=1.3 to 5.5V ns Vcc=1.8 to 5.5V ns C OUTPUT 立ち下がり時間 t LOUT =15pF fc Vcc=1.5 to 5.5V ns 80% 20% Vcc=1.3 to 5.5V ns C LOUT は OUTPUT 端子に接続される IC 外部の負荷容量です タイミングチャート 80% OUTPUT 20% 50% t WH t rc t fc t OUTPUT Duty = t WH / t OUTPUT x 100(%)

6 5-3. 電源立ち上げ及び電源降下時間 項目 記号 条件 規格 Min. Typ. Max. 単位 初期電源立ち上げ時間 tr ms/v バックアップ移行時電源降下時間 t μs/v バックアップ復帰時電源立ち上げ時間 tr μs/v 本製品は 初期電源投入時に内部設定を初期化する為のパワーオンリセット回路を搭載しています 仕様時間外での電源立ち上げ 電源降下した場合 初期電源投入時にパワーオンリセット回路が動作しなかったり バックアップ移行時 / 復帰時にパワーオンリセット回路が動作したりする可能性があります パワーオンリセット回路を安定的に正常動作させる為に仕様時間内で電源立ち上げ 電源降下をさせて下さい V CC バックアップ電圧 (Min 1.3V) バックアップ時 0V t r1 t f1 t r2

7 6. 機能説明 6-1. 時計制御レジスタテーブル Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 00h SEC - S40 S20 S10 S8 S4 S2 S1 01h MIN - M40 M20 M10 M8 M4 M2 M1 02h HOUR - - H20 H10 H8 H4 H2 H1 03h WEEK W4 W2 W1 04h DAY - - D20 D10 D8 D4 D2 D1 05h MONTH MO10 MO8 MO4 MO2 MO1 06h YEAR Y80 Y40 Y20 Y10 Y8 Y4 Y2 Y1 07h MIN Alarm AE MA40 MA20 MA10 MA8 MA4 MA2 MA1 08h HOUR Alarm AE RAM HA20 HA10 HA8 HA4 HA2 HA1 09h WEEK Alarm WA6 WA5 WA4 WA3 WA2 WA1 WA0 AE DAY Alarm RAM DA20 DA10 DA8 DA4 DA2 DA1 0Ah Timer Counter T128 T64 T32 T16 T8 T4 T2 T1 0Bh Select Register TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 AS UTS 0Ch Flag Register - - VDHF VDLF - TF AF UTF 0Dh Control Register RESET TEST RAM FIE TE TIE AIE UTIE * 初期電源投入時レジスタ値は不定ですので 必ず初期設定を実施してからご使用ください 但し 初期 電源投入時 TCS1,TCS0,CFS1,CFS0,TEST,FIE,TE,TIE,AIE,UTIEビットは 0 リセットされ VDLF ビットは 1 セットされます * - ビットは書き込みデータ無効で リード時 0 読み出しとなります * VDHF,VDLF,TF,AF,UTFビットは 0 データのみ書き込み有効となります * TESTビットは弊社テスト用ビットですので必ず 0 設定でご使用ください * Address 0Eh, 0Fhへの書き込み読み出し動作は誤動作の原因となりますのでアクセス禁止とします 6-2. 時計 カレンダーレジスタ (Address 00h Address 06h) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 00h SEC - S40 S20 S10 S8 S4 S2 S1 01h MIN - M40 M20 M10 M8 M4 M2 M1 02h HOUR - - H20 H10 H8 H4 H2 H1 03h W EEK W4 W2 W1 04h DAY - - D20 D10 D8 D4 D2 D1 05h MONTH MO10 MO8 MO4 MO2 MO1 06h YEAR Y80 Y40 Y20 Y10 Y8 Y4 Y2 Y1

8 データ形式 時計 カレンダーのデータは BCD コードで表現しています HOUR レジスタ HOUR レジスタは 24 時間表示です WEEK レジスタ WEEK レジスタは 7 進アップカウンタで (W4W2W1) = (000) (001) (110) (000) とカウントします 曜日とビット設定 (W4W2W1) の対応は 自由にユーザーで設定可能です YEAR レジスタ YEAR レジスタは西暦の下 2 桁を設定します 自動閏年補正機能自動閏年補正機能は 2000 年 ~2099 年まで対応しています 時計 カレンダー設定例 例 98 年 07 月 06 日日曜日 05 時 43 分 21 秒の場合 (WEEK レジスタ日曜日 = (W4W2W1) = (000) とした場合 ) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 00h SEC h MIN h HOUR h W EEK h DAY h MONTH h YEAR * 存在しない時計 カレンダーデータの設定は誤動作の原因となりますので必ず正しいデータ設定を行って ください 6-3. アラームレジスタ (Address 07h Address 09h) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 07h MIN Alarm AE MA40 MA20 MA10 MA8 MA4 MA2 MA1 08h HOUR Alarm AE RAM HA20 HA10 HA8 HA4 HA2 HA1 09h W EEK Alarm WA6 W A5 WA4 W A3 WA2 W A1 WA0 AE DAY Alarm RAM DA20 DA10 DA8 DA4 DA2 DA1 曜日 日 時 分についてのアラーム時刻の設定レジスタです 09h については Address 0Bh の AS (AlarmSelect) ビットの設定により 曜日 日のアラームのどちらを使用するかを指定します アラームレジスタに設定した時刻になると Address 0Ch の AF (Alarm Flag) ビットに 1 がセットされます WEEK Alarm レジスタのビットと各曜日の割り当て WEEK Alarm レジスタの WA0~WA6 ビットは Address 03h の WEEK レジスタ (W4W2W1) = (000)~ (110) に対応します

9 例 ) WEEK レジスタで日曜日 = (W4W2W1) = (000) とした場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 09h W EEK Alarm AE 土 金 木 水 火 月 日 曜日は任意の複数の曜日にアラーム設定が可能です 例 ) WEEKレジスタで日曜日 = (W4W2W1) = (000) として月 ~ 金曜までアラーム設定の場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 09h W EEK Alarm 毎分アラーム 毎時アラーム 毎日アラーム機能各アドレスのbit7のAE (Alarm Enable) ビットに 1 を設定するとそれぞれ 毎分アラーム 毎時アラーム 毎日アラームの設定になります 例 ) 毎時 15 分アラームを設定した場合 Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 07h MIN Alarm h HOUR Alarm 1 bit 7="1" のため不問 RAMビット RAMとして使用可能です 6-4. タイマーカウンタレジスタ (Address 0Ah) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ah Timer Counter T128 T64 T32 T16 T8 T4 T2 T1 定周期タイマー割り込みに使用するダウンカウンタのカウント数を設定するレジスタです 定周期タイマーのソースクロックはAddress 0BhのTSS1,TSS0(Timer Source Clock Select) ビットで指定します Address 0DhのTE(Timer Enable) ビットを 0 から 1 にセットすると 設定したカウント数でカウントダウンしていき カウント数がゼロになると Address 0ChのTF(Timer Flag) ビットに 1 がセットされます TEビット 1 の間 設定したカウント数での繰り返しダウンカウンタ動作となります 6-5. セレクトレジスタ (Address 0Bh) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Bh Select Register TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 AS UTS

10 TCS (Temperature Compensation Select) ビット 温度補償動作間隔の選択ビットです 時計レジスタの時刻に合わせた動作となります TCS1 TCS0 温度補償動作間隔 s s s s * 初期電源投入時の値は 00 で温度補償動作間隔 0.5s 選択となります CFS (CLKOUT Frequency Select) ビット OUTPUT 端子出力周波数の選択ビットです CFS1 CFS0 OUTPUT 出力周波数 khz Hz Hz Hz * 初期電源投入時の値は 00 で CLKOUT 出力周波数 kHz 選択となります TSS (Timer Source Clock Select) ビット定周期タイマーのソースクロックの選択ビットです TSS1 TSS0 タイマーソースクロック Hz Hz Hz 1 1 1/60 Hz AS (Alarm Select) ビット 曜日 日アラームの選択ビットです Address 09h に設定されているデータを下記のアラーム設定として 認識します AS アラーム認識 0 曜日アラーム 1 日アラーム UTS (Update Time Select) ビット 時刻更新割り込み発生タイミングの選択ビットです UTS 時刻更新割り込みタイミング 0 秒更新 1 分更新

11 6-6. フラグレジスタ (Address 0Ch) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ch Flag Register - - VDHF VDLF - TF AF UTF VDHF (Voltage Detect High Flag) ビット 温度補償動作電圧検出のフラッグビットです 電圧検出動作は温度補償動作間隔タイミングに合わせた 間欠動作となります VDHF 0 電源電圧がVDET1(Max 2.0V) 以上 1 電源電圧がVDET1(Max 2.0V) 以下 * VDHFビット 1 検出後は 0 を書き込むまで保持します また 本ビットは 0 データのみ書き込み有効となります VDLF (Voltage Detect Low Flag) ビット低電源電圧検出 またはパワーオンリセット信号検出のフラグビットです 電圧検出動作は 温度補償動作間隔タイミングに合わせた間欠動作となります VDLF 0 電源電圧がVDET1(Max 1.5V) 以上 又はパワーオンリセット信号 ( 未検出 ) 1 電源電圧がVDET1(Max 1.5V) 以下 又はパワーオンリセット信号 ( 検出 ) * VDLFビット 1 検出後は 0 を書き込むまで保持します また 本ビットは 0 データのみ書き込み有効となります TF (Timer Flag) ビット定周期タイマー割り込み発生検出のフラグビットです TF 0 通常状態 1 定周期タイマーダウンカウンタのカウントゼロを検出 * TFビット 1 検出後は 0 を書き込むまで保持します また 本ビットは 0 データのみ書き込み有効となります AF (Alarm Flag) ビットアラーム割り込み発生検出のフラグビットです AF 0 通常状態 1 アラーム設定時刻との一致を検出 * AF ビット 1 検出後は 0 を書き込むまで保持します また 本ビットは 0 データのみ書き込み有効となります

12 UTF (Update Time Flag) ビット 時刻更新割り込み発生検出のフラグビットです UTF 0 通常状態 1 時刻更新終了を検出 * UTFビット 1 検出後は 0 を書き込むまで保持します また 本ビットは 0 データのみ書き込み有効と なります 6-7. コントロールレジスタ (Address 0Dh) Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Dh Control Resister RESET TEST RAM FIE TE TIE AIE UTIE RESETビット RESET 0 通常状態 1 64Hz~1Hzの分周カウンタをリセットし 時計機能が停止します TESTビット弊社テスト用ビットです 必ず 0 設定でご使用ください TEST 0 通常動作モード 1 テストモード RAMビット RAMとして使用可能です FIE (Frequency Interrupt Enable) ビット /INT 端子へのDuty 50% の1Hz 信号出力のイネーブルビットです FIE 0 /INT 端子から 1Hz 出力 Disable 1 /INT 端子から 1Hz 出力 Enable * 初期電源投入時の値は 0 で /INT 端子出力ディセーブル選択となります TE (Timer Enable) ビット 定周期タイマーダウンカウンタのイネーブルビットです TE カウンタ動作 0 タイマーカウント停止 1 タイマーカウント開始 * 初期電源投入時の値は 0 でタイマーカウント停止選択となります

13 TIE, AIE, UTIE (Timer, Alarm, Update Time Interrupt Enable) ビット /INT 端子への割り込み信号出力イネーブルビットです 定周期タイマー割り込み出力は TIE ビット アラーム割り込み出力は AIE ビット 時刻更新割り込み出力は UTIE ビットにて制御します TIE,AIE,UTIE 0 /INT 端子出力 Disable 1 /INT 端子出力 Enable * 初期電源投入時の値は 0 で /INT 端子出力ディセーブル選択となります /INT 端子からの出力は 定周期タイマー アラーム 時刻更新の各割り込み信号とFIEで制御する1Hz 信号出力の論理和で出力されます 7. 割り込み機能説明 7-1. 定周期タイマー割り込み TE カウント停止 TIE TF タイマーカウントがゼロ TF ビットを "0" にクリア 設定したカウント数 タイマーカウント数 "0" 割り込み発生 割り込み発生 割り込み発生 /INT 端子出力 (N ch オープンドレイン出力 ) t L t L "L" レベル ハイインピーダンス TIE ビットが "0" の間は出力 Disable "L" 出力期間終了 (*1) "L" 出力期間 (t L ) 内に TF ビットを "0" にクリアした場合 /INT 端子出力は強制的にハイインピーダンス状態 (*2) *1 : 割り込み発生 TIE= 1 で下記のように設定した期間のみ /INT 端子出力は "L" レベル出力を出力します *2 : 割り込み発生後 /INT 端子出力が L レベルの間に TF ビットを 0 にクリアした場合 /INT 端子出力は強制的に クリアされます

14 TIE 0 /INT 端子からの亭主来タイマー割り込み出力 Disable 1 /INT 端子からの定周期タイマー割り込み出力 Enable * 定周期タイマー割り込み機能を使用しない時は TE,TIE= 0 とする事でタイマーカウンタレジスタ (Address 0Ah) を全て RAM として使用する事ができます TSS1 TSS0 ソースクロック L" 出力期間 (tl) Hz ms Hz 7.81 ms Hz 7.81 ms 1 1 1/60 Hz 7.81 ms タイマースタートタイミング 書き込みモードにおいて下記のように Address 0Dh 書き込みクロックの立ち下がりエッジからタイマーが カウント動作を開始します SCL SDA 1 TIE AIE UTIE ACK コントロールレジスタ (Adress 0Dh) の TE ビットを "1" に設定 TE カウントダウンスタート 定周期タイマー時間タイマーカウンタ設定とソースクロックの設定により 定周期タイマー時間を設定できます 設定可能時間 : μs ~ 255min 定周期タイマー時間 = タイマーカウンタ設定値 ソースクロック周期 ( ソースクロック周期はソースクロック周波数の逆数 ) * 定周期タイマー時間は 内部回路動作の影響により最大ソースクロック1 周期分の誤差が生じます

15 定周期タイマー割り込み設定のレジスタ設定例 例 ) 定周期タイマー時間を 10 分にセットする場合 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ch - - VDHF VDLF - 0 AF UTF 0Dh RESET TEST RAM FIE 0 0 AIE UTIE TE TIE TF Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ah Bh TCS1 TCS0 CFS1 CFS0 1 1 AS UTS 誤動作防止の為 TF, TE, TIE="0" に設定 定周期タイマー時間を設定 タイマーカウントレジスタを 10 カウント (0Ah) に設定 ソースクロックを 1 分 (TSS1TSS0) = (11) に設定 TSS1 TSS0 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Dh RESET TEST RAM FIE 1 1 AIE UTIE TE TIE TE,TIE="1" に設定してタイマーをスタートさせ /INT 端子出力を Enable にして カウントがゼロになり 定周期タイマー割り込み発生待ち状態 7-2. アラーム割り込みアラーム割り込みは アラームレジスタに設定した時刻と一致した時に割り込み動作を発生させる機能です 割り込み動作発生時はAF= 1 となり AIEビットの設定状態により 下図のような /INT 端子出力になります アラーム割り込みタイミングは 秒桁が 59 秒 0 秒により分桁へのキャリー発生時に出力されます AIE 出力 Disable 出力 Enable 出力 Enable AF 割り込み発生 /INT 端子出力 (Nch オープンドレイン出力 ) AF ビットを "0" にクリア 割り込み発生 ハイインピーダンス "L" レベル AIE ビットが "0" の間は出力 Disable AIE 0 /INT 端子からの定周期タイマー割り込み出力 Disable 1 /INT 端子からの定周期タイマー割り込み出力 Enable * アラーム割り込み機能を使用しない時はAIE= 0 とする事でアラームレジスタ (Address 07h~09h) を全てRAM として使用する事ができます

16 アラーム割り込み設定のレジスタ設定例 例 ) 月 ~ 金曜日の毎朝 7 時にアラームを出す場合 ( 但し 曜日レジスタ (Address 03h) で日曜日 = (W4W2W1) = (000) とします ) Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Dh RESET TEST RAM FIE TE TIE 0 UTIE AIE 誤動作防止の為 AIE="0" に設定 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 07h h h Bh TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 0 UTS AS アラーム時刻を設定 分アラームレジスタを 0 分 (00h) に設定 時アラームレジスタを 7 時 (07h) に設定 曜日アラームレジスタを月 ~ 金 (07h) に設定 AS="0" に設定して曜日アラームを選択 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ch - - VDHF VDLF - TF 0 UTF AF AF ビットを "0" にクリア Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Dh RESET TEST RAM FIE TE TIE 1 UTIE AIE AIE="1" に設定して /INT 端子出力を Enable にしてアラーム割り込み発生待ちの状態

17 7-3. 時刻更新割り込み時刻更新割り込みは 設定した秒更新または分更新発生時に 割り込み動作が発生する機能です 割り込み発生時はUTF= 1 となり UTIEビットの設定状態により 下図のような /INT 端子出力になります 時刻更新割り込みタイミングは UTSビットで設定した時刻でのキャリー発生時に出力されます Address 0DhのRESETビットが 1 の場合は 時刻更新割り込みは発生しません TIE UTF 時刻更新 UTF ビットを "0" にクリア 時刻更新 "0" 割り込み発生割り込み発生割り込み発生 ハイインピーダンス /INT 端子出力 (Nch オープンドレイン出力 ) t L t L "L" レベル UTIE ビットが "0" の間は出力 Disable "L" 出力期間終了 (*1) "L" 出力期間 (t L ) 内に UTF ビットを "0" にクリアした場合 /INT 端子出力は強制的にハイインピーダンス状態 (*2) *1 : 割り込み発生 UTIE= 1 で下記のように設定した期間のみ /INT 端子出力は L レベル出力します *2 : 割り込み発生後 /INT 端子出力が L レベルの間にUTFビットを 0 にクリアした場合 /INT 端子出力は強制的 にクリアされます UTS 時刻更新タイミング "L" 出力期間 (tl) 0 秒更新 7.81ms 1 分更新 7.81ms UTIE 0 /INT 端子からの時刻更新割り込み出力 Disable 1 //INT 端子からの時刻更新割り込み出力 Enable

18 時刻更新割り込み設定のレジスタ設定例 例 ) 分更新の時刻更新割り込みを設定する場合 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ch - - VDHF VDLF - TF AF 0 0Dh RESET TEST RAM FIE TE TIE AIE 0 UTIE UTF Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Ah TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 AS 1 UTS 誤動作防止の為 UTF UTIE="0" に設定 時刻更新割り込みを設定 UTS ビットを分更新 (1) に設定 Address bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 0Dh RESET TEST RAM FIE TE TIE AIE 1 UTIE UTIE="1" に設定して INTN 端子出力を Enable にして 時刻更新発生待ち状態 7-4. 割り込み信号の識別方法 /INT 端子からの割り込み出力は 定周期タイマー アラーム 時刻更新の各割り込みが発生した時に L レベル出力します 共通の出力端子となっていますので 割り込みが発生した場合は フラグレジスタ (Address 0Ch) を参照することでどの割り込み信号であるかを確認できます

19 8. I2C-BUS シリアルインターフェース 本製品は SCL ( クロックライン ) と SDA ( データライン ) の 2 線式の I2C-BUS シリアルインターフェースでデータの 送受信を行なっています 8-1. システム構成と I2C-BUS の接続方法下記のように SCL SDA の信号線と CPU 等のコントローラを接続します 出力はオープンドレイン端子で構成されています その為 SCL SDA の信号線は抵抗を付加して VCC にプルアップしています Vcc R P R P SCL SDA CPU 等 ( マスタ ) RTC モジュール 8-2. START コンディションと STOP コンディション I2C-BUSがデータ転送を行なっていない時 SCL SDAはHighを保っています この時 SDAがHigh からLowに変化した状態 (STARTコンディション) となり アクセスが開始され データ転送を行ます 反対にSCLがHighの時 SDAがLowからHighに変化した状態 (STOPコンディション) となり アクセスの終了となります START コンディション STOP コンディション SCL SDA 8-3. アクノリッジ信号 (ACK Signal) STARTコンディション検出後にデータ転送を8bitずつ行ないます 転送するデータは 8bit 毎で何回でも構いません 8bitの転送毎に 受信側のデバイスは送信側に対し アクノリッジ信号というデータの受信確認のビットを送ります 送信側は8bit 目のクロックパルスの立ち下がりでSDAを解放 (High) し 受信側はデータを正常に受信していれば SDAをLowにします これにより送信側はアクノリッジ信号が返って来たことを確認します 次のデータを送信 またはSTOPコンディションを送信します 一方 CPU 等のマスタ側が受信側の場合 8bit 受信した後にSDAをLowにしない ( アクノリッジ信号を送らない ) ことで送信側 (RTC module) にデータ転送の終了であると認識させ マスタ側がSTOPコンディションを送信します

20 マスタが送信側の場合のアクノリッジ信号タイミング SCL ( 送信側出力 ) SDA ( 送信側出力 ) SDA ( 受信側出力 ) 8-4. スレーブアドレス START コンディション ハイインピーダンス アクノリッジ信号 "L" I2C-BUS では 各デバイスに 7bit のスレーブアドレスが設定されています START コンディションを検出後 このスレーブアドレスを I2C-BUS により受信する事でその後のマスタからの通信に反応します 実際の通信時には スレーブアドレスと共に R/W ( リードライト ) ビットを付加した 8bit データを受信します スレーブアドレス スレーブアドレス R/W bit bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 書き込みモード 読み出しモード

21 9. I2C-BUS データ転送フォーマット 以下に I2C-BUS のデータ転送フォーマットを示します この RTC は レジスタアドレスのオートインクリメント機能 があります レジスタアドレスを毎回書き込む必要はありません 8bit のデータの送信毎にレジスタアドレスは +1 加算 されます 0Dh アドレスに +1 加算されると 00h アドレスになります アドレス データは MSB ファーストで転送して 下さい 9-1. データ書き込みフォーマット S スレーブアドレス アクノリッジ信 アクノリッジ信 0 0 R/W (Write) CPU が START コンディションを送信 CPU が RTC Module のスレーブアドレス R/W ビット ( 書き込みモード ) を送信 CPU がアクノリッジ信号を受信 CPU が RTC Module へ書き込みレジスタアドレスを送信 CPU がアクノリッジ信号を受信 レジスタアドレス 0 0 CPU が上記で指定したアドレスへ書き込むデータを送信 CPU がアクノリッジ信号を受信 書き込み終了なら CPU が STOP コンディションを送信 アクノリッジ信 データ 0 0 レジスタアドレスが +1されます 書き込み終了 P データ追加 * データ追加なら続けてデータを送信する事で上記から +1 したアドレスへ書き込み事ができます 1 CPU が +1 加算したアドレスへ書き込むデータを送信 2 CPU がアクノリッジ信号を受信 データ追加なら1 2を繰り返し行ってください 書き込み終了なら CPU が STOP コンディションを送信 データ アクノリッジ信号 0 0 書き込み終了 P レジスタアドレスが +1 されます データ追加 CPU が送信側 CPU が受信側 S START コンディション P STOP コンディション

22 9-2. データ読み出しフォーマットレジスタアドレス指定の場合 S スレーブアドレス アクノリッジ信号 0 0 R/W (Write) CPU が START コンディションを送信 CPU が RTC Module のスレーブアドレス R/W ビット ( 書き込みモード ) を送信 CPU がアクノリッジ信号を受信 アクノリッジ信号 レジスタアドレス 0 CPU が RTC Module へ読み出すレジスタアドレスを送信 CPU がアクノリッジ信号を受信 S アクノリッジ信号 スレーブアドレス 1 0 R/W (Read) アクノリッジ信号 CPU が START コンディションを再度送信 CPU が RTC Module のスレーブアドレス R/W ビット ( 読み出しモード ) を送信 CPU がアクノリッジ信号を受信 読み出し終了データデータ追加レジスタアドレスが +1されます 1 P 0 RTC Module から上記で指定したアドレスのデータを受信 読み出し終了なら CPU がアクノリッジ信号を送信しない CPU が STOP コンディションを送信 * データ追加なら続けてデータを受信する事で上記から +1 したアドレスのデータを読み出す事ができます 読み出し終了 1 P 1 2 CPU がアクノリッジ信号を送信 RTC Module から +1 加算したアドレスのデータを受信 データ レジスタアドレスが +1 されます データ追加 0 データ追加なら 1 2 を繰り返し行って下さい 読み出し終了なら CPU がアクノリッジ信号を送信しない CPU が STOP コンディションを送信 CPU が送信 CPU が受信側 S START コンディ P STOP コンディシ

23 レジスタアドレス指定しない場合最初に読み出しモードに設定した場合でも データ読み出しできます レジスタアドレスは前回のアクセスで終了したアドレスの +1 加算したアドレスとなります S スレーブアドレス データ アクノリッジ信号 1 0 R/W (Read) 読み出し終了 レジスタアドレスが +1 されます データ追加 データ追加 アクノリッジ信号 1 P 0 1 P CPU が START コンディションを送信 CPU が RTC Module のスレーブアドレス R/W ビット ( 読み出しモード ) を送信 CPU がアクノリッジ信号を受信 RTC Module から前回アクセスしたアドレスに +1 加算したアドレスのデータを受信 読み出し終了なら CPU がアクノリッジ信号を送信しない CPU が STOP コンディションを送信 * データ追加なら続けてデータを受信する事で上記から +1 したアドレスのデータを読み出す事ができます 1 CPU がアクノリッジ信号を送信 2 RTC Module から +1 加算したアドレスのデータを受信 データ追加なら1 2を繰り返し行って下さい 読み出し終了なら CPU がアクノリッジ信号を送信しない CPU が STOP コンディションを送信 データ レジスタアドレスが +1 されます データ追加 0 CPU が送信 CPU が受信側 S START コンディ P STOP コンディシ