Microsoft PowerPoint - DG_ETセミナ資料.ppt

Transcription

1 IP コアを使った SATA ストレージ システムの FPGA 実装 Ver /12/7 Design Gateway Page 1

2 アジェンダ SATA 概略 SATAストレージ概略 SATA 規格概略 SATA-IP 紹介 SATA-IP 概要 評価 / 開発環境 SSD の動向 HDDとの比較と動向 SSDの課題と対策 2010/12/7 Design Gateway Page 2

3 SATA 概略 : SATAとは HDD/SSD の標準ストレージ インターフェイス 2000 年に最初の SATA1.0 規格 現在の最新は SATA3.0 従来の IDE(Parallel-ATA) から改良 ケーブル改良 (80 芯 46cm -> 扁平細ケーブル1m) 高速 (PATA 最大 133MB/s -> SATA 最大 300MByte/s) ジャンパ設定不要 (PATAはMaster/Slave 設定必要 ) ( 出典 :Buffalo 社 Web SerialATA のここがポイント!) 2010/12/7 Design Gateway Page 3

4 汎用 SATA 概略 : SATAデバイスの特長 互換性がありデバイスの入れ替え可能 市販品ゆえ入手が非常に容易 低価格 3.5 HDDだと2TBが 10,000 円以下 2.5 SSDでは64GBが 10,000 円程度 ( 出典 : 価格.com 2010 年 11 月 23 日 21:30 時点 ) 2010/12/7 Design Gateway Page 4

5 SATA 概略 : 応用メリット 自社製品にストレージ機能を追加 製品の付加価値向上 高機能化に貢献 競合製品との差別化 デバイス交換が可能 製品ラインナップを簡単に揃えられる (SSDorHDD/64or128G) 故障時も迅速に対応できる 2.5 HDD 内蔵の大容量版 2.5 SSD 内蔵の高速版 2010/12/7 Design Gateway Page 5

6 SATA 概略 : レイヤ構成 PHY( 物理 ),Link,Transport,Application の 4 レイヤ構成 各レイヤごとにSATA 機能の役割を分割している 隣り合った階層とのI/Fのみ配慮し設計を簡素化 SATA の階層構造 ATAコマンドの実行 FIS( 情報ブロック ) の構築プロトコル制御シリアル通信 2010/12/7 Design Gateway Page 6

7 SATA 概略 : PHY レイヤ MGT 内蔵回路でしか実装できない PHY 機能 OOB 信号 (Squelchやバースト) の発生 / 検出 SerdesやCDR 機能でシリアルストリームの処理 (MGTにセットするパラメータとして指定) 周辺ロジックで実装する PHY 機能 Link-Upに必要なOOBのシーケンス処理 自動速度ネゴシエーション GTP/GTXやPLLで必要なクロックの生成 (HDLで機能を回路記述) 2010/12/7 Design Gateway Page 7

8 SATA 概要 : OOB シーケンス Link-up までのシーケンス COMRESET COMWAKE d10.2 ALIGNp Data ( 電源 ON) ( 電源 ON) COMINIT COMWAKE ALIGNp Data 速度ネゴシエーションは ALIGNp の検出と応答で行う 2010/12/7 Design Gateway Page 8

9 SATA 概略 : Link レイヤ Primitive コードの生成 / 抽出 ( シリアル通信基本制御 ) SOFp/EOFp で送信の開始 / 終了タイミングを通知 ALIGNp で CDR 再同期,Tx/Rx 間クロック周波数差を吸収 HOLDp/HOLDAp でフロー制御 8B10 エンコード / デコード DC バランス調整, 制御コード挿入 / 抽出 (K28.3 と K28.5) スクランブル EMI 対策としてトグル周波数の均質化のため必要 CRC 生成 / チェック データ信頼性の維持と確認 2010/12/7 Design Gateway Page 9

10 SATA 概略 : 上位レイヤ Transport レイヤ 送信 / 受信 FIS(Frame Information Structure) の構築 / 処理 データフロー制御 ATAタスクレジスタ~FIS 間の変換 Applicationレイヤとは従来 PATAと同等なレジスタI/F Application レイヤ SATA/PATA 実装の相違を吸収 ATAコマンド プロトコルの実装 (Read/Write/Identify/Packetなど) SATA 固有の電源 / リセット処理 接続デバイスによってコマンドの挙動が異なる場合がある Applicationレイヤで違いを吸収する必要がある 2010/12/7 Design Gateway Page 10

11 紹介 : DesignGateway 紹介 会社概要 2001 年 11 月設立 自社製品開発販売および設計受託 開発拠点はタイ王国バンコク市内 ( 日本人 2 名常駐 ) 製品サポートはデザイン ゲートウェイ日本法人で対応 主要自社製品 IPコア (SATA-IP, TOE-IP, SDXC-IP 等 ) FPGAコンフィグレーション モジュール (SD-Link) 回路コピー保護チップ (IP-Lock) SDLink 2010/12/7 Design Gateway Page 11

12 紹介 : 他の IP コア紹介 TOE-IP GbE 対応 TCP-IPアクセラレータ コア 800Mbps 以上のTCP 送信パフォーマンス FA 監視カメラ 医療画像システム NAS iscsiに最適 SDXC-IP SD/SDHC/SDXC 規格に対応 高い転送パフォーマンス ( 実測 30MByte/s 以上 ) SATA-IP / TOE-IP / SD-IP の全てに実機評価用の無償ビットファイルあり! 2010/12/7 Design Gateway Page 12

13 紹介 : SATA-IP とは RocketIO(GTP/GTX) を応用しSATAチャネルを実装 IPコアはLink 層を実装 (Transport 層の一部を含む ) PHY 層とTransport 層はリファレンス デザインで提供 Host Processor Control SATA IP Core Virtex5LXT/SXT GTP TX FIFO RX FIFO TX Packet RX Packet FIS I/F CRC Descrambler Scrambler OOB Control Speed Negotiation Transport Layer Link Layer PHY Layer Transport 層は Reference で提供 IP コアは Link 層を実装 PHY( 物理 ) 層は Reference で提供 2010/12/7 Design Gateway Page 13

14 紹介 : 製品ラインナップ 対応デバイスと製品型番情報 SATA-IP001 : Virtex-5 LXT/Virtex-5 SXT 向け SATA-IP コア SATA-IP002 : Virtex-5 FXT 向け SATA-IP コア ( 要問い合わせ ) SATA-IP003 : Spartan-6 LXT 向け SATA-IP コア SATA-IP004 : Virtex-6 LXT/Virtex-6 SXT 向け SATA-IP コア SATA-IP002 の Linux リファレンス ( 無償 ) にはサポートは提供されません 2010/12/7 Design Gateway Page 14

15 紹介 : Host とDevice の両対応 同一のコアで Host と Device の両方をサポート dev_host_n 入力で Host コア /Device コアを切り替え dev_host_n = GND = VCC SATA Host コアとして機能 SATA Device コアとして機能 2010/12/7 Design Gateway Page 15

16 紹介 : Xilinx 公認 IPコア URL = /12/7 Design Gateway Page 16

17 紹介 : HDDパフォーマンス HDD の転送能力を最大限に引き出す 転送ボトルネックはSATAではなくHDD 内部 転送速度はディスクの内外周で異なる 2010/12/7 Design Gateway Page 17

18 紹介 : SSD パフォーマンス 最新の SSD(SLC) で 220MB/s 以上の転送レート 高速 大容量のストレージ アプリに最適 2010/12/7 Design Gateway Page 18

19 紹介 : Virtex-5 評価用ビットファイル ML505/506 で実機動作する無償 bit ファイル 指定テストパターンのライト / リード / ダンプと転送速度結果の表示 SATA-IP の Web ページからダウンロード可 URL = ML505/506 の実機評価環境 2010/12/7 Design Gateway Page 19

20 紹介 : Spartan-6 評価用ビットファイル SP605で実機動作する無償 bitファイル 別売のアダプタ基板 (AB01-PCIe2SATA) が必要 シリアル通信ソフト (Hyper Terminal 等 ) Serial JTAG miniusb ケーブル x2 本 SP605 ボード impact アダプタ基板 ( 別売品 ) AB01-PCIe2SATA SATA-II SSD/HDD SP605 の実機評価環境 2010/12/7 Design Gateway Page 20

21 紹介 : Virtex-6 評価用ビットファイル ML605 で RAID システムが動作する無償 bit ファイル 別売の 8ch SATA アダプタ基板が必要 ML605 ボード 8ch SATA アダプタ基板 ( 別売品 ) Host パソコン ( シリアル通信および Bit ファイル タ ウンロート 用 ) 評価用 SATA-II テ ハ イス x 4 台 (HDD/SSD) ML605 の実機評価環境 2010/12/7 Design Gateway Page 21

22 紹介 : リファレンス デザイン ML605/SP605/ML505/ML506 で実機動作 評価用ビットファイルのEDKプロジェクト デザイン MicroBlazeのコア制御ファームが編集可能 Transport 層の HDL ソースコード提供 購入前の評価版は1 時間の動作制限あり 評価版は回路のISE 再コンパイルは不可 NDA 締結によりエンドユーザに無償提供 2010/12/7 Design Gateway Page 22

23 紹介 : リファレンス デザイン構成 DDR2 Memory Processor Sub-System Multi-Port Memory Controller (MPMC) Interrupt Controller Processor Local Bus (PLB) Native Port Interface (NPI) Processor Local Bus (PLB) Local Memory Bus (LMB) UART Timer PLB I/F LMB I/F MicroBlaze (CPU) BRAM Ctrl Xilinx 標準の MicroBlaze 周辺 IP コア NPI 接続ブリッジ ( ソースで提供 ) IP コア (Netlist) PHY レイヤ ( ソースで提供 ) Ctrl INTData NPI-SATA Ctrl SATA IP SATA PHY Serial Port SATA II Device 2010/12/7 Design Gateway Page 23

24 紹介 : アクセサリ PCIe を SATA に変換するアダプタ基板 0.01uF x 4 TX+ 8lanePCIe-SATAx8 変換 (ML605/ML555 向け ) 1lanePCIe-SATAx1 変換 (SP605 向け ) SATA クロスオーバー変換ボード (SATA ケーブルと接続 ) FPGA の MGT と接続 TX- RX- RX+ PCIe I/F SATA コネクタ SATA チャネル数分アダプタ基板に実装 PCIe-SATA 変換アダプタ回路構成 (SATA コネクタと接続 ) SATA-Device 開発向け TX-RX 間を交換 2010/12/7 Design Gateway Page 24

25 紹介 : EDK による RAID 開発 RAID ハードウエアの設計は [1] IP カタログから npi_sata をドラッグ & ドロップ [2] 接続ロジックとマッピングの追加 これだけ! SATA チャネル (NPI 接続ロジック, SATA-IP, PHY 層を含む ) は IP カタログに登録済みのため容易にインスタンス化できる SATA-IP を 4 チャネル分インスタンスし PLB バスに並列接続 EDK(PlatformStudio) プロジェクト 2010/12/7 Design Gateway Page 25

26 紹介 : SATA-IP 応用実績 1 ( 出典 :Bangkok Post 誌 Web ニュース ) NASA での SATA-IP 採用を報道した記事 2010/12/7 Design Gateway Page 26

27 紹介 : SATA-IP 応用実績 2 ( 使用デバイス :Virtex-5LX20T) ストレージ製品に SATA-IP を採用した事例 ( 出典 :Xilinx 社 Web ニュースリリース ) 2010/12/7 Design Gateway Page 27

28 紹介 : SATA-IP 導入メリット 市販 ASSP で実現できない機能を提供 市販 ASSPデバイスは2ポート程度 市場での製品差別化 FPGA の柔軟性を活かした製品戦略 MOQ( 最小発注数量 ) の制約がない 開発期間を短縮 リファレンス デザインを加工することで設計を簡略化 2010/12/7 Design Gateway Page 28

29 紹介 : 問い合わせ ホームページに詳細な技術資料を用意 問い合わせ 株式会社 Design Gateway info@dgway.com FAX : /12/7 Design Gateway Page 29

30 SSD 動向 : SSDとHDDの比較 SSDはHDDより耐衝撃 静寂性面でメリットがある その反面 記録容量単価が高く大容量品が少ない 2010/12/7 Design Gateway Page 30

31 小型化 SSD 動向 : SSDドライブの小型化 2.5 ハーフサイズ MicroSATA/MiniSATA ハーフサイズ化 Paltek 製小型 SSD 2.5 インチ SSD ドライブ スリム化東芝製 Blade X-gale 2010/12/7 Design Gateway Page 31

32 書き込み手順が複雑 SSD 動向 : 課題 旧データ読出し ブロック消去 新 + 旧データ上書き ランダム アクセスの場合この問題が顕著化する 書き換え回数に制限がある 同一セルの許容書換え回数 :MLCは数千回,SLCは数万回 特定セルの書換えが集中しないようウェアレベリング ウェアレベリングでパフォーマンス低下となるケース 頻繁に R/W アクセスするデータが分散化 2010/12/7 Design Gateway Page 32

33 SSD 動向 : ベンダーの対策 DRAM データバッファ ( キャッシュ ) の実装 書き込みをなるべく消去ブロック単位でまとめる 遅延書き込みなので電源遮断時の対策が必要 ランダム アクセス時のパフォーマンスが向上 シーケンシャル アクセスでは効果なし 冗長 ( スペア ) メモリ セルの追加 ユーザ記録エリア以外に予備エリアをSSD 内部で用意 寿命の延命に貢献するが技術詳細はSSDベンダーの極秘 2010/12/7 Design Gateway Page 33