本日の内容 の規格概要 測定の勘所 デバッグテクニックとトラブル事例 測定ソリューション Page 2

Transcription

1 Gen1/2 規格概要と測定 デバッグ勘所 2015 年 12 月 9 日 キーサイト テクノロジー合同会社アプリケーションエンジニアリング部門

2 本日の内容 の規格概要 測定の勘所 デバッグテクニックとトラブル事例 測定ソリューション Page 2

3 このセミナーでお伝えしたいこと Gbps 級の高速信号は世界が違います 規格書を読み 仕様を理解する シグナル インテグリティ設計が必須 デバッグに備え 設計段階から準備 適切な測定ツールを準備し使い分ける 困ったときに頼れるパートナーを持つ 一部 Gen3 に関する内容も含まれます ご了承ください Gen1/2 規格概要と測定 デバッグ勘所 Page 3

4 の規格概要 の全体像と特徴 メカニカル層 物理層 ( 電気信号 ) 物理層 ( リンクトレーニングとLTSSM) データリンク層とトランザクション層 Page 4

5 の全体像と特徴 明確なレイヤ構造とパケット通信 LSI 間通信が基本 (Base Spec) 各種派生規格 (CEM U.2 M.2など ) スケーラブル ( 信号速度 レーン数 ) Base Spec Base Spec 派生規格 ソフトウェア層 Transaction 層 Data Link 層 TLP DLLP 派生規格 物理層 mechanical 層 派生規格 Gen1/2 規格概要と測定 デバッグ勘所 Page 5

6 メカニカル層 各種のコネクタ仕様が規定 CEM : Card Electro Mechanical M.2 : Mini /msata の後継規格 U.2 : SFF-8639 ( 組み込み : 直結や非標準コネクタ ) M.2 モジュール (SunDisk 社 ) CEM(Intel 社 ) U.2 搭載 SSD(Intel 社 ) Gen1/2 規格概要と測定 デバッグ勘所 Page 6

7 物理層 : 信号の概要 仕様 Rev 信号速度 8/5/2.5Gbps 5/2.5Gbps 2.5Gbps エンコード イコライザ 8G: 128b/130b 5/2.5G: 8b/10b 8G: Tx: Pre1, Post1 Rx: CTLE+DFE 8b/10b Tx: Post 1 5G: -3.5/ -6dB 8b/10b Tx: Post 1-3.5dB Gen1/2 規格概要と測定 デバッグ勘所 Page 7

8 Tx 側でのイコライゼーション Gen1(2.5Gbps) の例 0.4V Min 0.6V Max First Transition Transmit de-emphasis = - 3.5dB ±0.5dB 0.266V Min 0.4V Max All Non- Transitions 0.75 UI 1.25 UI 伝送路損失を考慮した De-emphasis 設計 All Bits V Min All Bits UI = 400 ps ±300ppm Receive All Bits 0.40 UI このページの信号の図は レーンの差動信号 D+, D- それぞれをシングルエンドで表現し 重ねて表示したものです 電圧数値もシングルエンド信号として記述しています 1.60 UI Gen1/2 規格概要と測定 デバッグ勘所 Page 8

9 物理層 : リンクトレーニングと LTSSM 電源投入後すぐに通信できるわけではない Reset または DLLP の指示 LTSSM (Link Training and Status State Machine) Disabled Detect レシーバ検出 Configuration または Recover から Recovery から External Loop back Hot Reset リンク トレーニング ステートリンク再トレーニング ステート 電力管理ステートアクティブ電力管理ステート上記以外のステート L2 L1 Polling Configuration L0 ビット同期シンボル同期レーン極性検出データ レート確認 レーン構成を確定 Recovery L0s Gen1/2 規格概要と測定 デバッグ勘所 Page 9

10 データリンク層とトランザクション層 隣接デバイス間 エンドツーエンドの通信を保証 User Data TLP DLLP Ordered Set Gen1/2 規格概要と測定 デバッグ勘所 Page 10

11 測定の勘所 測定の目的を明確にする 準備できているか? ( 測定が可能か?) 測定器の使い分け Page 11

12 測定の勘所 1. 測定の目的を明確にする コンプライアンス テストがやりたいんです! 測定器はあります 測定もできます でも Compliance = 規格準拠 規格 = どの規格? Base, CEM, M.2 準拠 = 規格で示された位置で測定できますか? 準拠 = その規格に合否の 判定基準 はありますか? Gen1/2 規格概要と測定 デバッグ勘所 Page 12

13 測定の勘所 1. 測定の目的を明確にする 目的 規格適合性 デバッグ 実施者 PCI-SIG 自社 公式試験 Compliance Workshop で実施 CEM 仕様が対象測定仕様 手順有り 自社試験公式試験の手法を適用 = CEM 仕様が対象 --- 測定点 手法 ツールは目的次第 高速信号では 評価位置 と 評価基準 は対で考える 目的によって ( 適切な ) 評価位置が違う Gen1/2 規格概要と測定 デバッグ勘所 Page 13

14 測定の勘所 2. 準備できているか?( 測定が可能か?) Base Spec Base Spec 受信端で波形測定し Base Spec に対して判定したい 設計時から準備 前提 : 受信端で測定できる = プロービングできる 測定点が離れる = 波形が変わる ( 反射 損失 等 ) 8GT/s はプロービングでの eye 測定を想定していない closed eye spec Gen1/2 規格概要と測定 デバッグ勘所 Page 14

15 測定の勘所 2. 準備できているか?( 測定が可能か?) CEMの場合市販アドイン カード CLB 市販マザーボード CBB Gen1/2 規格概要と測定 デバッグ勘所 Page 15

16 測定の勘所 2. 準備できているか?( 測定が可能か?) プロトコル評価も基本的に同じ ~ 設計時から準備を ~ CEM 用プローブボード ( スロットインタポーザ ) Midbus プローブ ( 設計時にフットプリントを実装 ) 半田付けプローブ ( ほとんどの状況で使用可能 ) Gen1/2 規格概要と測定 デバッグ勘所 Page 16

17 測定の勘所 3. 測定器の使い分け 測定器 オシロスコープ 信号品質 主な使用目的 ネットワーク アナライザ伝送路評価 ( インピーダンス 反射 ) BERT 受信性能 ( ジッタ耐性 感度 ) プロトコル アナライザ リンクアップ動作確認 プロトコル動作確認 解析 動作効率把握 オシロスコープによる信号品質の評価は基本 ですが オシロでは受信性能は評価できない BERT 稀に起こる現象 ( エラー ) は捉えきれない プロアナ プロトコルやデータのやり取りを把握するのは不向き プロアナツールを適切に使い分ける 組み合わせて使うのが効果的 Gen1/2 規格概要と測定 デバッグ勘所 Page 17

18 測定の勘所 オシロによる CEM アドインカード信号品質評価 ATX 電源 オシロスコープ 解析ツール Sigtest(PCI-SIG 会員のみ ) Keysight 評価ツール (N5393D) 同軸ケーブル DUT ( アドインカード ) フィクスチャ CBB2 プロトコルデコード機能を搭載しているので 流れているパケットの確認が可能 Gen1/2 規格概要と測定 デバッグ勘所 Page 18

19 測定の勘所 ネットアナによる PCB インピーダンス評価例 アイ劣化を引き起こす伝送路問題を解析 Gen1/2 規格概要と測定 デバッグ勘所 Page 19

20 loopback ASIC 測定の勘所 BERT による Add-In Card の Rx 評価 8GT/sではRx 評価が公式試験の必須項目 測定手法 :BERTを使用した ストレス試験 J-BERT M8020A DUT( アドイン カード ) RX I/O cell TX Gen1/2 規格概要と測定 デバッグ勘所 Page 20

21 測定の勘所 プロトコル アナライザ / エクセサイザ プロトコル アナライザ アナライザによるプロトコルのモニタ ( これが基本 ) エクセサイザによるスティミュラス試験 ( デバイスエミュレーション LTSSM 試験など ) PTC(Protocol Test Card) モードでの PCI-SIG 公式試験 プロトコルエクセサイザ Gen1/2 規格概要と測定 デバッグ勘所 Page 21

22 デバッグテクニックとトラブル事例 テクニック 1: オシロによるハードウェア デバッグ テクニック 2: オシロによる HW/SW シームレス デバッグ テクニック 3: プロアナによる LTSSM 解析 トラブル事例 Page 22

23 デバッグテクニック オシロによるハードウェア デバッグ アイ パターン評価を実施 しかしフェイルしてしまった マスク アンフォールド機能を使用し アイ パターンのフェイル箇所の前後を確認 フェイル箇所の前後に決まったビットパターンはないかなど フェイルの原因を解析 マスクアンフォールド さらにデコード機能でプロトコルとの相関性もチェック Gen1/2 規格概要と測定 デバッグ勘所 Page 23

24 デバッグテクニック オシロによるハードウェア デバッグ ジッタトレンド解析機能で アイ パターンフェイル箇所の前後におけるジッタの時間変動をモニタ 突発的なジッタが乗っていることが判明! 突発的なジッタを確実に捕捉するためジッタ計測値の違反値でトリガ 余ったチャネルを使用して 不具合に同期した信号を探し リンクする不具合を紐解いていく 原因 : 電源波形の揺れがジッタの原因となり それが元でアイ パターンのフェイルが生じていた 指定値以上のジッタでトリガ ジッタ変動 電源波形も同時に観測 Gen1/2 規格概要と測定 デバッグ勘所 24 Page

25 デバッグテクニック オシロによる HW/SW シームレス デバッグ Gen3 ではなく Gen2 でリンクアップする! PCIe ではリンクアップ時に TS1 オーダードセットで送信側のディエンファシス設定を最適化している TS1 は Gen3 だと 130bit のブロック これはプロトコルの問題か それともハードウェアの問題か? どうやって この問題を切り分けしますか? Gen1/2 規格概要と測定 デバッグ勘所 Page 25

26 デバッグテクニック オシロによる HW/SW シームレス デバッグ ここではオシロスコープを使用してアプローチ シリアルパターントリガでTS1に対してトリガ プロトコルデコード機能で送信側の De-emphasis がリクエストどおりに変更されているかチェック 原因 : 送信の De-emphasis 設定に遅延が発生していたことが発覚 リクエストどおりの変更が順次なされていなかった このため De-emphasis の設定が不適切で 信号品質として十分なレベルを確保できずビットエラーが発生し Gen3 でのリンク確立ができなかった プロトコルデコード プロトコル アナライザがある場合は オシロと連動させて解析を行うとより効果的 Gen1/2 規格概要と測定 デバッグ勘所 Page 26

27 デバッグテクニック プロアナによる LTSSM 解析 PCIe のトラブルで多いのはリンクアップに関連するもの (LTSSM) アドインカードと PC の組み合わせで動いたり動かなかったり リンクアップには時間がかかり 大量のオーダードセットやパケットが送受信される ( ミリ秒 ~ 秒単位の長さ ) プロトコル アナライザで測定はできるが データの解析はどうする? TS1 TS1 TS2 TS2 TS1 TS1 TS1 TS2 TS1 Gen1/2 規格概要と測定 デバッグ勘所 Page 27

28 デバッグテクニック プロアナによる LTSSM 解析 ロングメモリを活かして リンクアップ時の動作を全てキャプチャ LTSSM 解析機能を用いて LTSSM ステート遷移を可視化 細かな動きの違いをチェックしていく 原因 :BIOS の違いによりチップセットの制御タイミングが微妙に異なっていて それが LTSSM ステート遷移のタイミングにも影響して途中でスタックしていた Gen1/2 規格概要と測定 デバッグ勘所 Page 28

29 トラブル事例 実際に相談を受けたものの一部です 事例 1:FPGA ベンダ提供の評価ボードでは問題なかったが 自社で同じボードを作成したらうまく動かない => 基板の材質を変更したことが原因 事例 2: 開発したボードが ある PC では問題なく動くが 別の PC だとシステムが認識してくれず動作しない => BIOS の違いによるリンクアップ動作の微妙な違いが原因 事例 3: アプリケーションで予想したパフォーマンスが出ない どうもデータの読み込みでエラーが発生しているみたいだ => 使っているチップが の規格に違反していた ( 自分たちは悪くなかった!) 事例 4: すでに量産出荷している製品だが アドインカードのファームウェアの違いで動作に差がでる エンドユーザから詳細なレポートとして報告するように言われているが何から手を付けてよいか分からない => プロトコルアナライザを使用して各種組み合わせでの動作の違いを検証 Gen1/2 規格概要と 測定 デバッグ勘所 Page 29

30 測定ソリューション一覧 物理層伝送路設計 物理層送信信号試験 物理層受信性能試験 データリンク層トランザクション層 ADS デザインソフトウェア V- シリーズオシロスコープ M8020A J-BERT 高性能 BERT U4301B プロトコル アナライザ 86100D DCA-J/TDR N5393D 電気信号品質評価ソフトウェア U4305B プロトコル エクセサイザ N5990A-101 Rx 自動評価ソフトウェア E5071C ENA Opt. TDR 86100CU-400 PLL/ ジッタスペクトラム評価ソフトウェア メモ : オシロの帯域 Gen1:6GHz 以上 / Gen2:13GHz 以上 各種プローブ Gen1/2 規格概要と測定 デバッグ勘所 Page 30

31 まとめ ~ 測定の勘所 ~ 測定の目的を明確にする 測定が実施できるように 設計時から準備する 測定器は適材適所で使い分ける 1. デバッグに備え 設計段階から準備しましょう 2. 適切な測定ツールを用意し 使い分けましょう 3. 困ったときに頼れるパートナーを持ちましょう Page 31