基盤設計時資料

ECP2/ECP2M ユーザーズガイド

Lattice MachXO Lattice Lattice MachXO_design_guide_rev2.2.ppt Page: 2 1. MachXO 1-1. 1-2. PLL 1-3. JTAG 1-4. 2. MachXO I/O Bank I/O 2-1. I/O BANK 2-2. I/O I/F 2-3. I/F 2-4 I/F 2-5. 2-6. LVDS I/F 2-7. I/F

Report Template

1 ( ) 4... 4... 4 ispvm system... 5... 6... 6... 7 I/O... 7 USB... 9... 12 ( )... 14... 15 ( ) 16... 16 Dual Boot... 16 Primary Image file... 19 USERCODE/UES... 21 I/O... 22... 24 ATE... 26 SVF... 29 SVF...

FS_handbook.indd

スライド 1

isplever CLASIC 1.2 Startup Manual for MACH4000 Rev.1.0 isplever_ CLASIC Startup_for_MACH4000_Rev01.ppt Page: 1 1. Page 3 2. Lattice isplever Design Flow Page 4 3. Page 5 3-1 Page 6 3-2 Page 7 3-3 Page

untitled

78K/USB I/O JavaScript /PHS 78K USB-JTAG naitou@tokudenkairo.co.jp 78K 1 USB 2 CPU 1 AXHLBCDE 8 8bit 4 16bit,8k ROM,3k RAM Z80 3 1 LED K A IC 1. LED 2. 3. DA 4. 4 1 7 LED I/O CPLD CPLD FPGA USB USB 78

PowerPoint Presentation

VME Embedded System ユーザーズマニュアル ~ Slim VME Embedded ~ Tecstar Page: 1 Agenda 1. VME Embedded System 概要 2. VME Embedded の特徴 3. Embedded Overview 4. VMEファイルとHEXファイルについて 5. Slim VME について 6. Deployment Toolの起動方法について

oaks32r_m32102

OAKS32R-M32102S6FP 2 OAKS32R OAKS32R-M32102S6FP M32102S6FP... 4... 5... 6... 7 4.1. CPU...7 4.2. Flash ROM SDRAM....8 4.3. LANC....8 4.4. RS232C....9 4.5. CPU....9 4.6.....9 4.7....10 4.8. SDI....10...

PowerPoint Presentation

Page: 1 Lattice-XO2 基板設計時資料 はじめに 本資料は Lattice 社 XO2 の基板設計時の注意事項 使用時の注意事項をまとめたものです 実際の動作等詳細 最終の確認は 別途データシート テクニカルノートを参照頂けるようお願い申し上げます Lattice 社データシートと本資料との間に差異があった場合には Lattice 社データシートを正としお取り扱い下さい Page:

『赤すぐ』『妊すぐ』＜出産・育児トレンド調査2003＞

79.9 1.6 UP 86.6% 7.0 UP 61.3% 12.7UP 18-24 3 66.6 3.0 UP 38.7 0.7 UP 14.8 1.9 UP 13.3 0.3UP 4 1 024 1.23 0.01down Topics 5 79.9 1.6UP 7.0 UP 12.7U 3.5 0.4 UP 3.4 0.4 UP 6 73.1% 5.7 UP 75.0% 71.2% 7 53.9%

PowerPoint Presentation

Page: 1 Lattice-XO3L 基板設計時資料 はじめに 本資料は Lattice 社 XO3L の基板設計時の注意事項 使用時の注意事項をまとめたものです 実際の動作等詳細 最終の確認は 別途データシート テクニカルノートを参照頂けるようお願い申し上げます Lattice 社データシートと本資料との間に差異があった場合には Lattice 社データシートを正としお取り扱い下さい Page:

ESP32-KEY-KIT-R1 (ESP-WROOM-32 ) Copyright c 2

ESP32-KEY-KIT-R1 (ESP-WROOM-32 ) http://www.microfan.jp/ http://store.shopping.yahoo.co.jp/microfan/ http://www.microfan.jp/shop/ 2017 4 Copyright c 2017 MicroFan, All Rights Reserved. i 1 ESP32-KEY-KIT-R1

MAX IIデバイスのIEEE （JTAG）バウンダリ・スキャン・テスト

3. MAX II IEEE 49. JTAG MII54-.6 PCB PCB Bed-of-nails PCB 98 Joint Test Action Group JTAG IEEE Std. 49. BST PCB BST 3 3. IEEE Std. 49. Serial Data In Boundary-Scan Cell IC Pin Signal Serial Data Out Core

高齢者.indd

USB-Blasterダウンロード・ケーブル・ユーザガイド

USB-Blaster 101 Innovation Drive San Jose, CA 95134 www.altera.com 2.3 2007 5 UG-USB81204-2.3 P25-10325-03 Copyright 2007 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company,

Resigtration Manual (Japanese)

ビットリアカップ2007けいはんなサイクルレースリザルト

Page 4/30 Page 5/30 Page 6/30 Page 7/30 Page 8/30 Page 9/30 Page 10/30 Page 11/30 Page 12/30 Page 13/30 Page 14/30 Page 15/30 Page 16/30 Page 17/30 Page 18/30 Page 19/30 Page 20/30 Page 21/30 Page 22/30

yume_P01-056

校友会16号-ol.indd

Page 1

Page 1 Page 2 Page 3 Page 4 620 628 579-41 -6.7-49 -7.9 71 41 47-24 -33.3 6 15.9 11.5 6.5 8.1 36 15 22-14 -38.9 7 43.4 Page 5 277 302 23 24 12/3Q 12/4Q 13/1Q 13/2Q 13/3Q 13/4Q 14/1Q 14/2Q 14/3Q 14/4Q 15/1Q

PLD-XC2S-A

PC104 シリーズ FPGA ボード [ PC/104 ] ( XC2S150 [XILINX] 搭載 ) PLD-XC2S-A 取扱説明書 梱包内容について 本製品は 下記の部品で構成されています 万が一 不足していた場合には すぐにお買い求めの販売店に御連絡ください ボード本体 1 枚 スペーサ (16mm オスメスネジ 金属) 4 個 ビス 4 個 ナット 4 個尚 環境保全 ペーパーレス推進のため

Stratix IIデバイス・ハンドブック Volume 1

3. & SII51003-4.0 IEEE Std. 1149.1 JTAG Stratix II IEEE Std. 1149.1 JTAG BST JTAG Stratix II Quartus II Jam.jam Jam Byte-Code.jbc JTAG Stratix II JTAG BST IOE I/O JTAG CONFIG_IO I/O Stratix II JTAG Stratix

ADZBT1 Hardware User Manual Hardware User Manual Version 1.0 1/13 アドバンスデザインテクノロジー株式会社

Hardware User Manual Version 1.0 1/13 アドバンスデザインテクノロジー株式会社 Revision History Version Date Comment 1.0 2019/4/25 新規作成 2/13 アドバンスデザインテクノロジー株式会社 目次 1 Overview... 4 2 Block Diagram... 5 3 機能説明... 6 3.1 Power

1

0-Ł\04†E01.pdf

1 2 3 6 10 < > 13 16 16 4 17 13 00 15 30 5

2004 16 3 23 q 4 21 r 1 2 3 6 10 < > 13 16 16 4 17 13 00 15 30 5 13 2 2 16 4 4 17 3 16 3 1 16 3 2 905 1438 1201 1205 1210 70 1812 25 1635 1654 3 44 47 10 10 911.18-R 1193 34 1652 4 911.107-H 1159 1685

KEIm-08SoMハードウェアマニュアル

KEIm-08SoM ハードウェアマニュアル Ver.1.1.2 はじめにこの度は KEIm 製品をお買い上げいただき誠にありがとうございます 本製品をご使用になる前に 本マニュアル及び関連資料を十分ご確認いただき 使用上の注意を守って正しくご使用ください 取扱い上の注意 本書に記載されている内容は 将来予告なく変更されることがあります 本製品のご使用にあたっては 弊社窓口又は弊社ホームページなどで最新の情報をご確認ください

Quartus II - デバイスの未使用ピンの状態とその処理

Quartus II はじめてガイド デバイスの未使用ピンの状態とその処理 ver. 9.1 2010 年 6 月 1. はじめに ユーザ回路で使用していないデバイス上のユーザ I/O ピン ( 未使用ユーザ I/O ピン ) は Quartus II でコンパイルすることによりピンごとに属性が確定されます ユーザは 各未使用ユーザ I/O ピンがどのような状態 ( 属性 ) であるかに応じて 基板上で適切な取り扱いをする必要があります

EVBUM2170JP - LC87F1M16A評価ボードユーザーマニュアル

EVAL BOARD USER S MANUAL Table 1. LC87F1M16A Version 0x1000 _Application.exe _driver.inf (USB DG1 1Ma1 EVK) USB-mini (FSS 43085 05 ) CD-ROM* 1 1 1 1 OS Windows XP profile.net Framework4 Client Profile

untitled

. -28- 1 1 2-29- 11 USB -30- -31- -32- -33- -34- 11-35- 3-36- -37- 2-38- -39- -40- -41- -42- 11-43- -44- -45- 3-46- -47- 11-48- 1-49- -50- -51- -52- -53- -54- 1-55- 1 3-56- -57- -58- 11-59- -60- -61- 1-62-

DS555 : XA2C256 CoolRunner-II オートモーティブ CPLD

0 XA2C256 Coolunner-II CPLD DS555 (v1.1) 2007 5 5 0 0 AEC-Q100 PPAP I Q ( ) T A = -40 C +105 C T J = +125 C (Q ) 1.8V 0.18 CMOS CPLD - ( Coolunner -II ) - 1.5V 3.3V - 100 VQFP (80 ) - 144 TQFP (118 ) -

KEIm-25ヘッダーボードハードウェアマニュアル

Ver.1.0 はじめにこの度は KEIm 製品をお買い上げいただき誠にありがとうございます 本製品をご使用になる前に 本マニュアル及び関連資料を十分ご確認いただき 使用上の注意を守って正しくご使用ください 取扱い上の注意 本書に記載されている内容は 将来予告なく変更されることがあります 本製品のご使用にあたっては 弊社窓口又は弊社ホームページなどで最新の情報をご確認ください 本製品には一般電子機器用部品が使用されています

コンフィギュレーション & テスト

SIIGX51005-1.0 5. & IEEE Std. 1149.1 (JTAG) Stratix II GX IEEE Std. 1149.1 JTAG BST JTAG Stratix II GX Quartus II Jam (.jam) Jam Byte-Code (.jbc) JTAG Stratix II GX JTAG BST IOE I/O JTAG CONFIG_IO I/O

XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO

- 5ns - f CNT 25MHz - 800~6,400 36~288 5V ISP - 0,000 / - / 36V8-90 8 - IEEE 49. JTAG 24mA 3.3V 5V PCI -5-7 -0 CMOS 5V FastFLASH XC9500 XC9500CPLD 0,000 / IEEE49. JTAG XC9500 36 288 800 6,400 2 XC9500

RX501NC_LTE Mobile Router取説.indb

2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 1 2 3 4 5 6 7 8 19 20 21 22 1 1 23 1 24 25 1 1 26 A 1 B C 27 D 1 E F 28 1 29 1 A A 30 31 2 A B C D E F 32 G 2 H A B C D 33 E 2 F 34 A B C D 2 E 35 2 A B C D 36

untitled

( ) () ( ) 1 1 TX19A31_AG3 TX19A/H1 CPUTMP19A31CYFG AG3 AG3 2 2 3 TX19A31_AG3 CPU 32 RISC TMP19A31CYFG (U1) 80MHz ROM 32Mbit ROM 1 ROM (U8) 16Mbit Flash ROM 1 (U9) RAM 4Mbit SRAM 1 (U10) I/F RS232C 1chSIO

102

5 102 5 103 q w 104 e r t y 5 u 105 q w e r t y u i 106 o!0 io!1 io q w e r t y 5 u 107 i o 108 q w e q w e r 5 109 q w 110 e r t 5 y 111 q w e r t y u 112 i q w e r 5 113 q w e 114 r t 5 115 q w e 116

ユーザーズマニュアル（SVCEシリーズ）

SV-NET CONTROLLER SVCE SV-NET Controller SVCE SV-NET Controller Ether SV-NET SVCE Ethernet EtherCAT EtherCAT SVCE SVCE SVC SVD SVCC SVCE TMasM TMc TMoS OS C SV-NET SV-NET AC SV-NET Controller Compact

FPGAボード

MS950BD FPGA ボード取扱説明書 LP8K Ver.0 06/07/06 平成 8 年 07 月 06 日 作成 : Megasys i - 改定履歴 - Revision Date Author Comments.00 06.06.06 megasys LP8K バージョン Initial Release.0 06.07.06 megasys 記述誤り訂正 ii - 目次 - はじめに...4.

Microsoft Word - 01Ł\”ƒ.doc

226821,416* 13,226 22 62,640 46,289 13,226 28.6 * 8,030 4,788 408 13,226 2,249 2,868 55 5,173 2,153 716 93 2,962 3,628 1,204 260 5,092 173 10 361 25.5% 40 220 112 50.9% 4,922 804 16.3% 3040 141 54 38.3%

FdData社会地理

[ [ 1(3 ) [ 2(3 ) A C [ [ [ 3(2 ) (1) X Y Z (2) X Y Z 3,000m [ 4(3 ) [ [ [ 5(2 ) ( ) 1 [ [ 6( ) (1) A (2) (1) B [ 7(3 ) (1) A (2) A (3) A 2 [ 8(2 ) [ 9(3 ) 2 [ 10(2 ) A H [ [ 11( ) A H 3 3 [ 12(2 ) [ (

消防力適正配置調査報告

8 5 5 20 11 22 4 25 1.1 1 1.2 1 1.3 2 2.1 6 2.2 6 2.3 8 2.4 8 2.5 9 3.1 10 3.2 10 3.3 13 4.1 15 4.2 17 4.3 19 4.4 21 4.5 23 (1) - 1 - (2) (1) ()1 ( ) 8 1 1 143 116 (2) 1-2 - 26 24 19 24 6 21 24 4 19 24

untitled

記念アルバム

1P.PDF

2

() () 980-8578 Tel: 022-795-6092 Fax: 022-795-6096 email: 1. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 17 46 47 4.1.1

01.PDF

<8EAD8CA48B8640967B95B62E706466>

A B C

Welcome!

Welcome! ()( ) 0857-26-7814e-mail: URL http://www.pref.tottori.jp/kyouiku_gakujutsu/ http://www.optic.or.jp/bioactive-okayama/ http://www.pref.okayama.jp/sangyo/shinsansui/projecthan/bio/kenkyukai/ 5

PowerPoint Presentation

VME Embedded System ユーザーズマニュアル ~ Full VME Embedded ~ Tecstar Page: 1 Agenda 1. VME Embedded System 概要 2. VME Embedded の特徴 3. Embedded Overview 4. VMEファイルとHEXファイルについて 5. Deployment Toolの起動方法について 6. VME

27

untitled

創造2

XCM-025Z Series User's Manual v1.1

Spartan-7 FGGA484 FPGA ボード XCM-025Z シリーズユーザーズマニュアル Ver.1.1 ヒューマンデータ 目次 はじめに... 1 ご注意... 1 改訂記録... 1 1. 共通ピンについて 重要... 2 2. 製品の内容について... 3 3. 開発環境... 3 4. 仕様... 4 5. 製品説明... 5 5.1. 各部名称... 5 5.2. ブロック図...

R1LV0416Dシリーズ　データシート

Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C

中期経営計画 「NEXTAGE‐05」説明会

1

1 5% 4% 11% 8% 13% 12% 10% 6% 17% 6% 8% 4% 6% 6% 2% 17% 17% 12% 14% 16% 6% 37% 11% 17% 35% 2 (N=6,239) 0 200 400 600 800 1,000 1,200 1,400 1,600 1,800 1,585 1,126 950 494 345 296 242 263 191 150 131 116

Spartan-6 FPGA ボード XCM-018Z ユーザーズマニュアル Ver.1.3 ヒューマンデータ 目次 はじめに... 1 ご注意... 1 改訂記録... 1 1. 共通ピンについて 重要... 2 2. 製品の内容について... 2 3. 開発環境について... 3 4. 仕様... 3 5. 製品説明... 4 5.1. 各部名称... 4 5.2. ブロック図... 5 5.3.

日立液晶プロジェクター 取扱説明書 CP-AX3503J/CP-AW3003J 応用編

TR Ver 1.33 TDR-OTH-ANTRelay-133

TR3 2012 4 5 Ver 1.33 TDR-OTH-ANTRelay-133 TDR-OTH-ANTRelay-133 ... 1... 1... 2... 2... 3... 3... 4... 6... 6... 8... 8... 10... 12... 12... 14... 16... 16... 18... 20... 20... 22... 24... 24... 26...

2014-11.key

2014-11 1 2 3 4 5 7 8 9 10 11 12 PC 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 45 46 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68

5-1_a-kanaoka_JPNICSecSemi_Phish_Tech_20050929_3.PDF

「東京こどもネット・ケータイヘルプデスク（こたエール）」平成22年度相談実績の概要

734, 35% 62, 11% 84, 16% 530, 26% 235, 11% PC) 396, 73% 579, 28% ) (21 ) 2 3 4 5 6 7 8 9 10 11 12 13 200 150 100 22 182 200 150 100 22 50 54 PC 49 52 PC 50 41 14 17 1 1 4 16 3 6 14 180 250 200 150 235

6 30 2005 10 1 65 2,682 00 21.9 481 1 2,776 21.0 15 1,740 00 5.8 107 13.6 40 2025 24.2-0 - -1 - -2 - -3 - -4 - -5 - -6 - -7 - -8- -9 - - 10 - -11 - - 12 - - 13-10 11 59 4 59 3 10 17 - 14 - - 15 - - 16

STM32F405VG 搭載 CPU 基板の仕様 V /10/14 STMicroelectronics 社製の Cortex-M4 ARM CPU STM32F405VGT6 を搭載した CPU 基板です 目次 1. 概要 CPU 基板のブロック図 C

STM32F405VG 搭載 CPU 基板の仕様 V006 2017/10/14 STMicroelectronics 社製の Cortex-M4 ARM CPU STM32F405VGT6 を搭載した CPU 基板です 目次 1. 概要... 2 2. CPU 基板のブロック図... 2 3. CPU 基板の部品配置とコネクタ配置図... 3 4. CPU 基板の入出力信号ピン配置... 4 1)

Cyclone II Device Handbook

VI. Cyclone II Cyclone II JTAG 13 Cyclone II 14 Cyclone II IEEE 1149.1 (JTAG) Altera Corporation VI 1 Preliminary Cyclone II, Volume 1 13 14 / 13 2004 11 v1.1 2004 6 v1.0 14 2004 6 v1.0 AS AS 13-8 MAX

ユーザーズマニュアル（SVCCシリーズ）

SV-NET CONTROLLER SVCC SV-NET Controller SVCC SV-NET Controller Compact SV-NET SVCC SVCC SVC SVD SVCC SVCE TMasM TMc TMoS OS C SV-NET SV-NET AC SV-NET Controller Compact SV-NET Controller Ether C OS C

AN 100: ISPを使用するためのガイドライン

ISP AN 100: In-System Programmability Guidelines 1998 8 ver.1.01 Application Note 100 ISP Altera Corporation Page 1 A-AN-100-01.01/J VCCINT VCCINT VCCINT Page 2 Altera Corporation IEEE Std. 1149.1 TCK

PowerPoint Presentation

SSPI Embedded System ユーザーズマニュアル Tecstar Page: 1 Agenda 1. SSPI Embedded System 概要 2. SSPI Embedded の特徴 3. Deployment Toolの起動方法について 4. SSPI Embedded 用意されているファイル 5. ソースファイルについて 6. SSPI Embedded ユーザーフロー 7.

SH7670グループ　Hi-Speed USB 2.0 基板設計ガイドライン　アプリケーションノート

SH7670 Hi-Speed USB 2.0 R01AN0700JJ0100 Rev.1.00 Hi-Speed USB 2.0 LSI SH7670/SH7671/SH7672/SH7673 SH767x USB 1.... 2 2. USB... 3 3.... 5 4.... 7 5. VBUS... 9 6. REFRIN... 10 7. EMI/ESD... 11 8.... 12 R01AN0700JJ0100

新築_PDF用

untitled

0120-888-089 0120-919-498 160-83381-26-1TEL. 03-3349-3111 URL http://www.sjnk.co.jp/ 160-83381-26-1 TEL. 03-3349-3111 URL http://www.sompo-japan.co.jp/ 100-89653-7-3 TEL. 0120-919-498 URL http://www.nipponkoa.co.jp/

表紙a

２

表紙.PDF

2 3 4 2001 2010 33 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 H18 21 22 23 24 25 26 27 28 29 30 31 32 33 300 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 410-8601 055-934-4747 Fax 055-933-1412

untitled

AFASパンフ表.ai

.....w...j...[.X55..

cover_jinzai_21

fukushi-yotsukaido113

untitled

電力技術研究所

untitled

農林金融2015年5月号

4 5 4 4 4 4 2014 5 14 7 2050 1412 15 3 19 1800 1 1 2 2 2 126 2 3 1 2 1 2 3 4 1 1 2 2 1 1 2014 3 2 126 2 2 3 1 40 30 20 10 0 2014 26 287 339 393 399 361 2 2 11 1 3 25 4 4 5 5 19898993 96 3 2000 1 1 1 5

URL :

Cyclone IIIデバイスのI/O機能

7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III

背景

untitled

untitled

186 17 100160250 1 10.1 55 2 18.5 6.9 100 38 17 3.2 17 8.4 45 3.9 53 1.6 22 7.3 100 2.3 31 3.4 47 OR OR 3 1.20.76 63.4 2.16 4 38,937101,118 17 17 17 5 1,765 1,424 854 794 108 839 628 173 389 339 57 6 18613