NJW4118-T1 ±2.0A 出力ターミネーション電源 IC 特長 ターミネーション用シンク ソースレギュレータ ±2A の電流ソースおよび電流シンクに対応電源電圧範囲 2.7 to 5.5V VREF 電圧精度 VDDQ 0.49 to 0.51 VTT 電圧精度 VREF±40mV EN L

Transcription

1 ±2.0A 出力ターミネーション電源 IC 特長 ターミネーション用シンク ソースレギュレータ ±2A の電流ソースおよび電流シンクに対応電源電圧範囲 2.7 to 5.5V VREF 電圧精度 VDDQ 0.49 to 0.51 VTT 電圧精度 VREF±40mV EN Low 時 VTT 出力 : OFF(Discharge) VREF 出力 : ON VREF の外部入力に対応セラミックコンデンサ対応サーマルシャットダウン回路内蔵 Power Good 機能内蔵過電流保護回路内蔵低電圧誤動作防止回路内蔵 VTT ディスチャージ機能内蔵パッケージ EQFN16-JE 概要 NJW4118 は DDR-SDRAM に対応した Nch-MOSFET 内蔵 最大 2A の電流をシンク ソースすることが可能なターミネーションレギュレータです 内部に高速オペアンプを搭載し 負荷の変動に対する優れた過渡応答特性を実現しています VREF は内部生成もしくは外部から入力する 2 通りに対応しており VREF を外部から入力した場合においても VTT を追従させることが可能です 外部入力時には VREF 部の内部回路を完全に停止することができるため低消費電力に貢献します EN 信号が Low 時に VREF は ON VTT は OFF となり ディスチャージ機能により残留電荷を速やかに放電することができます アプリケーション車載アプリケーション産業機器その他 標準アプリケーション 3.3V VBIAS2 VBIAS1 PGOOD PGOOD 1.5V VTT_IN VSENSE VDDQ NJW4118 VTT VTT VREF_IN C VTT C VTT_IN C BIAS VREF VREF EN High:VTT Active Low:VTT OFF EN SGND PGND C VREF - 1 -

2 ブロック図 端子配列 VREF SGND VBIAS1 VBIAS PGOOD 13 8 VREF_IN EN 14 7 N.C. VDDQ 15 6 VSENSE VTT_IN 16 5 PGND Exposed PAD on backside connect to GND N.C. VTT N.C. N.C. TOP VIEW 端子番号 端子名 機能 端子番号 端子名 機能 1 N.C. 未接続 9 VREF リファレンス電圧出力端子 2 N.C. 未接続 10 SGND 接地端子 3 VTT VTT Output 11 VBIAS1 リファレンス回路駆動用電源入力端子 4 N.C. 未接続 12 VBIAS2 ターミネーション回路駆動用電源入力端子 5 PGND 接地端子 13 PGOOD パワーグッド機能の出力端子 6 VSENSE VTT 電圧フィードバック入力端子 (C VTT または負荷の + 端子に接続してください ) 14 EN イネーブル端子 7 N.C. 未接続 15 VDDQ VDDQ の入力端子 8 VREF_IN リファレンス電圧入力端子 16 VTT_IN ターミネーション回路出力段用電源入力端子 - 2 -

3 製品名構成 NJW4118 MJE - T1 (TE1) 品番 パッケージ MJE: EQFN16-JE 仕様 T1: 車載仕様 テーピング仕様 オーダーインフォメーション 製品名 パッケージ 車載仕様 RoHS Halogen- Free めっき組成 マーキング製品重量 (mg) 最低発注数量 (pcs) NJW4118MJE-T1(TE1) EQFN16-JE Sn2Bi 4118T

4 絶対最大定格 項目記号定格単位 VTT_IN 端子電圧 V TT_IN -0.3 to +4 V VBIAS1 端子電圧 V BIAS1-0.3 to +7 V VBIAS2 端子電圧 V BIAS2-0.3 to +7 V VDDQ 端子電圧 -0.3 to +7 V EN 端子電圧 V EN -0.3 to +7 V VREF_IN 端子電圧 _IN -0.3 to +7 V 消費電力 (Ta=25 C) EQFN16-JE P D 720 (1) mw 1800 (2) 接合部温度 Tj -40 to +150 C 動作温度 Topr -40 to +125 C 保存温度 Tstg -50 to +150 C (1): 基板実装時 101.5mm mm 1.6mm(2 層 FR-4) で EIA/JEDEC 規格サイズ 且つ Exposed Pad 使用 (2): 基板実装時 101.5mm mm 1.6mm(4 層 FR-4) で EIA/JEDEC 規格サイズ 且つ Exposed Pad 使用 (4 層基板内箔 :99.5x99.5mm,JEDEC 規格 JESD51-5 に基づき, 基板にサーマルビアホールを適用 ) 推奨動作範囲 (3) VBIAS1 端子電圧 (3) VBIAS2 端子電圧 (4) VTT_IN 端子電圧 (5) VDDQ 端子電圧 項目記号値単位 V BIAS1 2.7 to 5.5 V V BIAS2 2.7 to 5.5 V V TT_IN V 1.14 to 2.55 V EN 端子電圧 V EN 0 to 5.5 V VREF_IN 端子電圧 _IN 0.5 V (3): V BIAS V TT +1.95V の条件でご使用ください (4): VTT_IN の電圧を 1.5V 未満でご使用される場合 VTT の最大出力電流が制限されます (5): DDR メモリの VDDQ と同じ電圧を印加してください - 4 -

5 電気的特性 ( 指定なき場合には V BIAS1 =3.3V, V BIAS2 =3.3V, =1.5V, V TT_IN =1.5V, V EN =3.3V, T a =25 C C BIAS =1µF, C VTT_IN =20µF, C VREF =1µF, C VTT =20µF) 項目記号条件最小標準最大単位 消費電流 V EN =3.3V,I REF =0mA VBIAS1 消費電流 I BIAS1 V EN =3.3V,I REF =0mA µa V EN =3.3V,I TT =0mA VBIAS2 消費電流 I BIAS2_1 V EN =3.3V,I TT =0mA V EN =3.3V,I TT =2.0A ma I BIAS2_2 V EN =3.3V,I TT =2.0A ma V EN =0V,I TT =0mA (I BIAS1 含む ) VBIAS2 静止時消費電流 I BIAS2_STB V EN =0V,I TT =0mA (I BIAS1 含む ) µa I TT =0mA VTT_IN 消費電流 I VTT_IN I TT =0mA µa リファレンス出力部 リファレンス出力電圧 (DDR2) リファレンス出力電圧 (DDR3) リファレンスソース電流 リファレンスシンク電流 VDDQ 入力インピーダンス 2 3 I REF_H I REF_L V BIAS1 =V BIAS2 =5.0V =V TT_IN =1.8V I REF = -1mA to 1mA V BIAS1 =V BIAS2 =5.0V =V TT_IN =1.8V I REF = -1mA to 1mA V BIAS1 =V BIAS2 =3.3V =V TT_IN =1.5V I REF = -1mA to 1mA V BIAS1 =V BIAS2 =3.3V =V TT_IN =1.5V I REF = -1mA to 1mA Z VDDQ kω V V ma ma - 5 -

6 電気的特性 ( 指定なき場合には V BIAS1 =3.3V, V BIAS2 =3.3V, =1.5V, V TT_IN =1.5V, V EN =3.3V, T a =25 C C BIAS =1µF, C VTT_IN =20µF, C VREF =1µF, C VTT =20µF) 項目記号条件最小標準最大単位 ターミネーション駆動部 VTT 出力電圧 (DDR2) VTT 出力電圧 (DDR3) VTT ソース電流制限 VTT シンク電流制限 High Side-MOSFET R DS(ON) Low Side-MOSFET R DS(ON) VREF_IN 入力電流 VSENSE 入力電流 ディスチャージ FET ON 抵抗 V TT2 V TT3 I TTLIM_H I TTLIM_L R ON_H R ON_L I REF_IN I SENSE R DISCH V BIAS1 =V BIAS2 =5.0V =V TT_IN =1.8V I TT = -2.0A to 2.0A V BIAS1 =V BIAS2 =5.0V =V TT_IN =1.8V I TT = -2.0A to 2.0A V BIAS1 =V BIAS2 =3.3V =V TT_IN =1.5V I TT = -2.0A to 2.0A V BIAS1 =V BIAS2 =3.3V =V TT_IN =1.5V I TT = -2.0A to 2.0A - 40m - 40m - 40m - 40m m +40m +40m +40m Source, I TT =2.0A(VTT to GND) Source, I TT =2.0A(VTT to GND) Sink, I TT =2.0A (VTT_IN to VTT) Sink, I TT =2.0A (VTT_IN to VTT) _IN =0.75V I TT =0mA _IN =0.75V I TT =0mA V SENSE =0.75V V SENSE =0.75V _IN =0V, V TT =0.3V V EN =0V V V A A mω mω µa µa Ω - 6 -

7 電気的特性 ( 指定なき場合には V BIAS1 =3.3V, V BIAS2 =3.3V, =1.5V, V TT_IN =1.5V, V EN =3.3V, T a =25 C C BIAS =1µF, C VTT_IN =20µF, C VREF =1µF, C VTT =20µF) 項目記号条件最小標準最大単位 EN 部 High スレッショルド電圧 Low スレッショルド電圧 EN 電流 V THH_EN V THL_EN I EN V EN =L H V EN =L H V EN =H L V EN =H L V EN =1.6V V EN =1.6V V V µa UVLO 部 UVLO1 ON スレッショルド電圧 V UVLO1_ON V BIAS1 =L H V BIAS1 =L H UVLO1 ヒステリシス V UVLO1_HYS V BIAS1 =H L mv UVLO2 ON スレッショルド電圧 V UVLO2_ON V BIAS2 =L H V BIAS2 =L H UVLO2 ヒステリシス V UVLO2_HYS V BIAS2 =H L mv V V Power Good 部 High レベル検出電圧 Low レベル検出電圧 Low レベル検出電圧ヒステリシス幅 V THH_PG V THL_PG Measured at V SENSE pin Measured at V SENSE pin Measured at V SENSE pin Rising Measured at V SENSE pin Rising V HYS_PG V SENSE Falling % % % OFF 時リーク電流 I LEAK V SENSE =_IN PGood=V BIAS2 V SENSE =_IN PGood=V BIAS Power Good ON 抵抗 R ON_PG I PG =4mA Ω A - 7 -

8 熱特性 項目記号値単位 接合部 - 周囲雰囲気間 接合部 - ケース表面間 θja ψjt 173 (6) 68 (7) C /W 20 (6) 10 (7) C /W (6): 基板実装時 101.5mm mm 1.6mm(2 層 FR-4) で EIA/JEDEC 規格サイズ 且つ Exposed Pad 使用 (7): 基板実装時 101.5mm mm 1.6mm(4 層 FR-4) で EIA/JEDEC 規格サイズ 且つ Exposed Pad 使用 (4 層基板内箔 :99.5x99.5mm,JEDEC 規格 JESD51-5 に基づき, 基板にサーマルビアホールを適用 ) 消費電力 - 周囲温度特性例 NJW4118 (EQFN16 Package) Power Dissipation vs. Ambient Temperature (Topr=-40 C to +125 C Tj=to 150 C) Power Dissipation PD(mW) Ambient Temperature ( C) - 8 -

9 特性例 -9-

10 特性例

11 端子説明 Technical Information 端子番号端子名機能 1 N.C. 未接続 2 N.C. 未接続 3 VTT ターミネーション電圧 (VTT) 出力です 4 N.C. 未接続 5 PGND 接地端子 6 VSENSE VTT 電圧フィードバック入力端子です (C VTT または負荷の + 端子に接続してください ) 7 N.C. 未接続 8 VREF_IN VTT のリファレンス電圧を入力します 9 VREF 内蔵リファレンス電圧出力端子です 出力される電圧は VDDQ 端子に入力した電圧の 1/2 となります 10 SGND 接地端子 11 VBIAS1 リファレンス回路用電源を入力します 12 VBIAS2 ターミネーション回路駆動用電源を入力します 13 PGOOD パワーグッド出力端子です プルアップ抵抗を接続して使用します 14 EN イネーブル端子です 15 VDDQ VDDQ 電圧を入力します 16 VTT_IN VTT 出力段用電源を入力します

12 アプリケーション情報 Technical Information VREF の入力方法 NJW4118 は VTT の基準電圧を選択することができます 内蔵された VREF 回路によるもの または 外部で生成されたものを使用できる様に VREF_IN 端子を設けています 内蔵する VREF を使用 外部より VREF を入力 3.3V VBIAS2 3.3V VBIAS2 VBIAS1 PGOOD PGOOD VBIAS1 PGOOD PGOOD 1.5V VTT_IN VSENSE 1.5V VTT_IN VSENSE VDDQ NJW4118 VTT VTT VDDQ NJW4118 VTT VTT C VTT_IN C BIAS VREF_IN VREF C VTT VREF REF (to DDR) C BIAS C VTT_IN VREF_IN VREF C VTT EN High:VTT Active Low:VTT OFF EN SGND PGND C VREF EN High:VTT Active Low:VTT OFF EN SGND PGND 入力コンデンサ C VTT_IN,C BIAS について *1 入力コンデンサ C VTT_IN 及び C BIAS は 電源インピーダンスが高い場合や 各端子又は GND の配線が長い場合の発振を防止する効果があります そのため 推奨値 (C VTT_IN =20μF,C BIAS =1µF) 以上の入力コンデンサ C VTT_IN 及び C BIAS を各端子 *1 - GND 端子間にできるだけ配線が短くなるように接続してください (*1 各端子 :VTT_IN,VDDQ,VBIAS1,VBIAS2) C VTT_IN については VTT 端子の急速な過渡変動に対応するため ESR/ESL の小さなコンデンサを選定ください Murata 社製 10μF セラミックコンデンサ GRM21BR70J106KE76L を 2 個並列に接続して使用することを推奨します 出力コンデンサ C VTT,C VREF について出力コンデンサ C VTT 及び C VREF はレギュレータ内部のループゲインの位相補償を行うために必要であり 容量値と ESR(Equivalent Series Resistance: 等価直列抵抗 ) が回路の安定度に影響を与えます 推奨容量値未満の C VTT 及び C VREF を使用すると内部回路の安定度が低下し 出力ノイズの増加 レギュレータの発振等が起こる可能性がありますので 安定動作のために推奨値 (C VTT =20μF,C VREF =1µF) 以上のコンデンサを VTT 端子 -GND 端子間 端子 -GND 端子間に最短配線で接続して下さい 尚 C VTT 及び C VREF は容量値が大きいほど出力ノイズとリップル成分が減少し 出力負荷変動に対する応答性も向上させることができます C VTT については ループ安定性及び急速な過渡変動に対応するため ESR/ESL の小さなコンデンサを選定ください Murata 社製 10μF セラミックコンデンサ GRM21BR70J106KE76L を 2 個並列に接続して使用することを推奨します また コンデンサ固有の特性変動量 ( 周波数特性 温度特性 DC バイアス特性 ) やバラツキを充分に考慮する必要がありますので ご使用になられる温度 負荷範囲条件での十分な確認をお願いいたします PGND パターンと SGND パターンは分離し パターン配線の抵抗分と大電流による電圧変化が SGND の電圧を変化させないように セットの基準点で 1 点アースすることを推奨します 外付部品のグランド配線のパターンも変動しないように注意してください グランドラインの配線は 低インピーダンスになるように設計してください

13 外形寸法図 フットパターン EQFN16-JE Unit: mm 0.10 M S A 3.0 ± ± M S B R S ± S 0.05 S A B C R ± M S AB

14 包装仕様 EQFN16-JE Unit: mm テーピング寸法 W1 B Feed direction P2 P0 φd0 F E W A P1 φd1 K0 T T2 SYMBOL A B D0 D1 E F P0 P1 P2 T T2 K0 W W1 DIMENSION 3.3± ± ± ± ± ± ± ± ± ± REMARKS BOTTOM DIMENSION BOTTOM DIMENSION THICKNESS 0.1max リール寸法 W1 C E D B A SYMBOL A B C D E W W1 DIMENSION φ180 φ φ 13±0.2 φ 21±0.8 2± ±1.0 W テーピング状態 Insert direction Sealing with covering tape (TE3) Feed direction Empty tape Devices Empty tape Covering tape more than 160mm 1500pcs/reel more than 100mm reel more than 1round more than 400mm 梱包状態 Label Label Put a reel into a box

15 奨実装方法 リフローはんだ法 * リフロー温度プロファイル f 常温 a b c e d g a: 温度上昇勾配 : 1~4 /s b: 予備加熱温度 : 150~180 時間 : 60~120s c: 温度上昇勾配 : 1~4 /s d: 実装領域 A 温度 : 220 時間 : 60s 以内 e: 実装領域 B 温度 : 230 時間 : 40s 以内 f: ピーク温度 : 260 以下 g: 冷却温度勾配 : 1~6 /s 温度測定点 : パッケージ表面

16 改定履歴 日付改訂変更内容 新規リリース

17 注意事項 1. 当社は 製品の品質 信頼性の向上に努めておりますが 半導体製品はある確率で故障が発生することがありますので 当社半導体製品の故障により結果として 人身事故 火災事故 社会的な損害等を生じさせることのないように お客様の責任においてフェールセーフ設計 冗長設計 延焼対策設計 誤動作防止設計等の安全設計を行い 機器の安全性の確保に十分留意されますようお願いします 2. このデータシートの掲載内容の正確さには万全を期しておりますが 掲載内容について何らかの法的な保証を行うものではありません とくに応用回路については 製品の代表的な応用例を説明するためのものです また 工業所有権その他の権利の実施権の許諾を伴うものではなく 第三者の権利を侵害しないことを保証するものでもありません このデータシートに記載されている商標は 各社に帰属します 3. このデータシートに掲載されている製品を 特に高度の信頼性が要求される下記の機器にご使用になる場合は 必ず事前に当社営業窓口までご相談願います 航空宇宙機器 海底機器 発電制御機器 ( 原子力 火力 水力等 ) 生命維持に関する医療装置 防災 / 防犯装置 輸送機器 ( 飛行機 鉄道 船舶等 ) 各種安全装置 4. このデータシートに掲載されている製品の仕様を逸脱した条件でご使用になりますと 製品の劣化 破壊等を招くことがありますので なさらないように願います 仕様を逸脱した条件でご使用になられた結果 人身事故 火災事故 社会的な損害等を生じた場合 当社は一切その責任を負いません 5. ガリウムヒ素 (GaAs) の安全性について対象製品 :GaAs MMIC フォトリフレクタガリウムヒ素 (GaAs) 製品取り扱い上の注意事項この製品は 法令で指定された有害物のガリウムヒ素 (GaAs) を使用しております 危険防止のため 製品を焼いたり 砕いたり 化学処理を行い気体や粉末にしないでください 廃棄する場合は関連法規に従い 一般産業廃棄物や家庭ゴミとは混ぜないでください 6. このデータシートに掲載されている製品の仕様等は 予告なく変更することがあります ご使用にあたっては 納入仕様書の取り交わしが必要です