Application Note
http://www.ddwg.org/ DVI World PC Cable Assembly Video/Graphics Card Display Projector 2
キーワード 高速パルス シグナル ル インテグリティ インピーダンス ス マッチング EMI 対策 伝送距離の制約 相互接続性 3
http://www.ddwg.org/ DVI Revision 1.0 DDWG T.M.D.S. Protocol Specification(Section 3) DVI Test & Measurement Guide Revision 1.0 T.M.D.S. Electrical Specification(Section 4) Physical Interconnect Specification(Section 5) DDWG Electrical Test Working Group T.M.D.S.(Transition Minimized Differential Signaling) 4
Display Type Resolution Reference Data rate Clock UXGA 1600 x1200 165MHz 1.65Gbps dot SXGA 1280 x1024 112MHz 1.12Gbps dot XGA 1024 x 768 65MHz 650Mbps dot SVGA 800 x 600 dot 40MHz 400Mbps VGA 640 x 480 dot 25MHz 250Mbps DVI Test & Measurement Guide Revision 1.0 より抜粋 各値は目安です PC Display T.M.D.S. Link B 8bit + Vsync/Hsync G 8bit + Ctrl0/1 R 8bit + Ctrl2/3 Reference Clock T.M.D.S. Tx(Encoder+MUX) Data 0 Data 1 Data 2 Reference Clock T.M.D.S. Rx(Decoder+DeMUX) B 8bit + Vsync/Hsync G 8bit + Ctrl0/1 R 8bit + Ctrl2/3 Reference Clock Tpixel(1clock, Pixel Time) Tbit (1UI, Bit Time) 1 2 3 4 5 6 7 8 9 10 1,2,3,...,8,9,10 Tpixel = 10 x Tbit 5
Tx Cable Zo D- D+ AVcc R R Rx 6
http://www.ddwg.org/ Test target Transmitter Cable Assembly Receiver Parameter Rise/Fall Time, Intra-skew, Inter-skew, Clock Jitter, Eye Pattern Intra-skew, Inter-skew, Eye Pattern Or NEXT/FEXT, Attenuation, Intra-skew, Delay, Zdiff Check to see(or PERT) Zterm Equipment Oscilloscope Oscilloscope, Video Generator, Pulse Pattern Generator, /Network Analyzer Video Generator, Pulse Pattern Generator, 7
Parameter Intra-skew Inter-skew Rise Time/Fall Time Clock Jitter SPEC 0.15Tbit 0.2Tpixel 75ps 0.4Tbit 0.25Tbit max :TP2 Equipment & Condition 差動の D+ と D- のスキュー 0101 波形の Top/Base 間 50%( 図 7) 差動ライン間のスキュー 0101 波形の Top/Base 間 50%( 図 7) Tr/Tf(20%-80%) 0101 波形 ( 図 8) 4MHz ループ帯域のPLL リカバー クロックで 元のリファレンス ス クロックのジッタを評価 ( 図 9) Eye Pattern Mask Test TP2 Mask Template 電圧 時間方向に波形をノーマライズして評価 ( 図 10) *DVITest&MeasurementGuideRevision1.0 より抜粋 8
Clock E2688A (1 st / 2 nd Order PLL with Loop BW = 3.2 ~ 4.8 MHz, About 20dB/dec) Recovered Clock Total Jitter Scope Trigger Transmitter Transmitter TP2 Cable TP3 Receivers Receiver Network Assembly Network TPA-P (Plug) TPA-R (Receptacle) 9
テスト対象 PC TPA-P DVI-Plug TPA-P Rx+ Rx- Clk 広帯域低容量 FETプローブ ( 必須 ) または差動プローブ 広帯域オシロスコープ Probe or Cable Transmitter Network or Cable Assembly TPA-P/TPA-R 治具 5V or 3.3V with Jumper config Clk Recovery Rx0+ Rx0- Rx1+ Rx1- PLLCLK Receiver Network or Oscilloscope RxC+ TPA 治具は終端と Rx2+ Rx2- RxC- クロック ク リカバリ回路を提供 10
Parameter Intra-skew Inter-skew Clock Jitter SPEC 0.25Tbit 0.4Tpixel 0.3 Tbit max Equipment & Condition 差動の D+ とD- のスキュー 0101 波形のTop/Base 間 50% 差動ライン間のスキュー 0101 波形の Top/Base 間 50% 4MHz ループ帯域のPLL リカバー クロックで 元のリファレンス ス クロックのジッタを評価 Eye Pattern Mask Test TP3 Mask Template 信号源によるストレス アイ テストマスクは 時間方向に波形をノーマライズして評価 Parameter Near End Crosstalk Far End Crosstalk Differential Attenuation SPEC 4% 3% 8dB at 825MHz *DVITest&MeasurementGuideRevision1.0 より抜粋 Equipment & Condition Network Analyzer or Network Analyzer or Network Analyzer Intra-pair Skew Propagation Delay Differential Impedance 151ps 5.05ns/meter 100ohm±20% Network Analyzer or Network Analyzer or Network Analyzer or *DVITest&MeasurementGuideRevision1.0 より抜粋 DVI Equivalent Source 専用ビデオ信号源 多チャンネル パルスジェネレータ等 広帯域オシロスコープ Fixture Tx0 Tx1 Tx2 Clk DVI-Rcpt テスト対象ケーブル 広帯域低容量 FET プローブまたは差動プローブ TPA-R DVI-Rcpt Rx+ Rx- Clk Probe or Cable 11
DUT PCB Device Termination Connector Connector Connector T.M.D.S. Sheild2/4 T.M.D.S. Data2+ T.M.D.S. Data2- T.M.D.S. Data1- T.M.D.S. Data1+ T.M.D.S. Sheild1/3 T.M.D.S. Data3- T.M.D.S. Data3+ 1 9 17 Parameter Impedance Impedance Impedance Crosstalk Delay T.M.D.S. Data4- T.M.D.S. Data4+ Value 100Ω±20Ω 100Ω±10Ω 100Ω±15% 5% 8 16 24 T.M.D.S. Data5+ T.M.D.S. Data5- T.M.D.S. Shield 0/5 T.M.D.S. Data0+ T.M.D.S. Data0-160ps max +5V Power Ground T.M.D.S. Clock- T.M.D.S. Clock+ T.M.D.S. Clock Shield Equipment & Condition Tr(20-80)=75ps Tr(20-80)=75ps Tr(10-90)=330ps Tr(10-90)=330ps TDT Tr(20-80)=75ps *DVIRevision1.0 より抜粋 w1 s e r w2 t h 87 5.98h Zo = ln e + 0.8w + t r 1.41 * s Z diff = 2Zo 1 0.48exp 0. 96 h 12
13 25sec 40MHz SVGA 15sec 65MHz XGA 9sec 112MHz SXGA 6sec 165MHz UXGA Measurement time Clock frequency Display type 40sec 25MHz VGA *DVITest&MeasurementGuideRevision1.0 より抜粋より抜粋
14
http://www.ddwg.org/ 15
www.agilen.co.jp/find/si www.ddwg.org www.hdmi.org 192-8510 9-1 9:00-12:00 13:00-19:00 FAX E-mail Web 24 TEL 0120-421-345 (0426-56-7832) FAX 0120-421-678 (0426-56-7840) Email contact_japan@agilent.com www.agilent.co.jp/find/tm www.agilent.com/find/emailupdates-japan www.agilent.co.jp/find/jpconnectivity December 4, 2003 5989-0358JA 0000-08DEP