IBIS Quality Framework IBIS モデル品質向上のための枠組み
|
|
|
- こうしろう はにうだ
- 6 years ago
- Views:
Transcription
1 Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1
2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2
3 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3
4 1. 活動の背景 - 電子機器の高機能化 電子機器の大容量化 小型化 省電力化にともない設計はますます難しくなってきており シミュレーションの活用が必須になっている 大容量化小型化省電力化 シリアル伝送の採用配線微細化低電圧化 高速化 ノイズマージン減少 設計難易度上昇 シミュレーションの活用 4
5 1. 活動の背景 - 伝送線路シミュレーション (1/2) 高速動作するデジタル電子機器 : I/O Buffer Information Specification nmos: negative channel Metal Oxide Semiconductor VCC(VDD) VCC(VDD) 特性は数値データの羅列で記述される Pullup POWER Clamp Current R_pkg L_pkg IC( 集積回路 ) Pulldown GND Clamp C_comp C_pkg Voltage モデルの等価回路 Pulldown (nmos) の特性 電子機器内の基板 モデルはチップベンダ ( 半導体ベンダ ) からセットメーカに提供される Voltage Driver Receiver シミュレータ モデル 伝送線路シミュレーションモデル モデル オペレータ Time 伝送特性を確認 伝送線路シミュレーションにより IC 間の伝送特性を評価 モデルは伝送線路シミュレーションにおける IC のモデル 5
6 1. 活動の背景 - 伝送線路シミュレーション (2/2) 高速動作するデジタル電子機器 IC( 集積回路 ) モデルの種類 SPICE SPICE: Simulation Program with Integrated Circuit Emphasis : I/O Buffer Information Specification ユーザ入手性精度解析時間 チップベンダ ( 半導体ベンダ ) IC のモデルの種類と特徴 機密保持契約が必要 セットメーカ ~ 電子機器内の基板 モデルは SPICE モデルよりも約 10 倍高速 (1 時間 5 分 ) Voltage Driver Receiver シミュレータ モデル 伝送線路シミュレーションモデル モデル オペレータ Time 伝送特性を確認 シミュレーション結果に影響を不える要素は 1. モデルの品質 2. シミュレータの精度 3. オペレータのスキル 6
7 1. 活動の背景 - モデルの品質を取り巻く現状 モデルを用いてシミュレーションをする セットメーカ シミュレータの精度の問題? モデルの品質の問題? 問題を切り分けるための枠組みが必要 シミュレータの使用方法の問題? シミュレータの使用方法の問題? EDA ベンダ シミュレータを作る モデルの品質の問題? シミュレータの精度の問題? チップベンダ モデルを作る 7
8 1. 活動の背景 - 期待される効果 本活動 セットメーカ 品質が良い モデル の定義が明確になり セットメーカ チップベンダ EDA ベンダ間で議論が可能になる 品質の良い が入手できるようになり 高品質の高速信号伝送設計が可能になる シミュレータの精度に問題がないことを示すことが可能になる の精度に問題がないことを示すことが可能になる EDA ベンダ チップベンダ 品質の良い モデルの入手までの期間数カ月 1~2 週間 8
9 1. 活動の背景 - 全体計画 年度 Quality の枠組みの基礎検討シングルエンド低速 (~ 数 10Mbps) 枠組みの有効性検証 シングルエンド 高速 (~ 数 100Mbps) 差動伝送 Web での情報公開 コンテンツ整備 コンテンツの拡充 ( 高速 差動 ) Web 公開 ( シングルエンド 低速 ) シングルエンド : 1 本の線路の電位を利用して信号を伝送する方式 差動伝送 : 2 本の線路の電位差を利用して信号を伝送する方式 9
10 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 10
11 2. Quality Framework - 全体像 JEITA セットメーカ DRV PKG Circuit PKG RCV 品質の良いモデルの入手 シミュレーション環境の検証 解析担当者のスキル向上 Simulator Voltage Model Test circuit group Model Operator Time Compare Golden DRV PKG Circuit PKG RCV Model Test circuit group Test circuit group EDA ベンダ Golden results 以下のデータをウェブサイトにアップロードする (1) 品質が良いと判定された モデル (2) テスト回路群 (3) シミュレーション結果 (Excel データ ) Download Simulator Upload Golden input Upload Voltage Model Operator Time シミュレータの精度検証 Compare Web (open site) Download Golden チップベンダ Test circuit group Download Golden results と一致する結果が得られる入力データ Golden input DRV PKG Circuit PKG RCV SPICE Model DRV PKG Circuit PKG RCV Model Test circuit group qualified SPICE Model Model Simulator Operator Simulator Operator Voltage agree Voltage 品質の良い モデルの提供 の品質に関するクレームの減少 Time Time 11
12 2. Quality Framework - 品質の良い の定義 SPICE と を用意し テスト回路群 (12 個 ) に対してシミュレーションを実施する 12 個のテスト回路で受動回路の基本構成は網羅できる すべての回路に対して SPICE と の結果が一致すれば モデルの品質は良いと判定する 品質が良いと判定された モデルを Golden と呼び そのときのシミュレーション結果を Golden result と呼ぶ Voltage DRV PKG Circuit PKG RCV シミュレータ SPICE モデル テスト回路群 SPICE モデル オペレータ 一致 Time Voltage DRV PKG Circuit PKG RCV シミュレータ モデル モデル オペレータ Time 12
13 2. Quality Framework - テスト回路 (1/2) Name Termination Transmission line Circuit 1 50ohm 0cm Circuit 2 50ohm 5cm Circuit 3 50ohm 30cm Circuit 4 3pF 0cm Circuit 5 3pF 5cm Circuit 6 3pF 30cm Circuit 7 3pF 30cm + 5cm PKG R_pkg L_pkg C_pkg Input:PULSE Frequency=10MHz Circuit 1 probe Circuit 4 probe DRV PKG DRV PKG R = 50 Ohm C= 3pF Circuit 2 probe Circuit 5 probe DRV PKG Distributed circuit DRV PKG Distributed circuit Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 5cm R = 50 Ohm Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 5cm C= 3pF Circuit 3 probe Circuit 6 probe Circuit 7 probe1 probe2 DRV PKG Distributed circuit DRV PKG Distributed circuit DRV PKG Distributed circuit Distributed circuit Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 30cm R = 50 Ohm Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 30cm C= 3pF Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 30cm Z0 = 60 Ohm Tpd = 6 ns/m C= 3pF Without loss C= 3pF Length: 5cm 13
14 2. Quality Framework - テスト回路 (2/2) Name Termination Transmission line Circuit 8 3pF 30cm + 5cm + 5cm + 5cm Circuit 9 12pF 0cm Circuit ohm + 100ohm 0cm Circuit 11 10nH + 3pF 0cm Circuit 12 3pF 5cm (Lumped circuit) PKG R_pkg L_pkg C_pkg Input:PULSE Frequency=10MHz Circuit 8 probe1 probe2 probe3 probe4 DRV PKG Distributed circuit Distributed circuit Distributed circuit Distributed circuit Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 30cm Z0 = 60 Ohm Tpd = 6 ns/m C= 3pF Without loss C= 3pF Length: 5cm Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 5cm C= 3pF Z0 = 60 Ohm Tpd = 6 ns/m Without loss Length: 5cm C= 3pF Circuit 9 Circuit V Circuit 11 probe R = 100 Ohm probe L = 10nH probe DRV PKG DRV PKG DRV PKG C= 12pF R = 100 Ohm C= 3pF Circuit 12 10steps DRV PKG L = 1.8nH L = 1.8nH C= 0.5pF C= 0.5pF L = 1.8nH C= 0.5pF probe C= 3pF 14
15 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 15
16 3. ウェブサイトのご紹介 - URL URL: ECセンターのトップページからアクセス可能 ECセンター会員に限らず無料公開 クリック
17 3. ウェブサイトのご紹介 - Top Page
18 3. ウェブサイトのご紹介 - Data Download ダウンロードに関する同意書に合意
19 3. ウェブサイトのご紹介 - Data Download 個人情報を入力
20 3. ウェブサイトのご紹介 - Data Download 入力した情報を確認
21 3. ウェブサイトのご紹介 - Data Download ダウンロードするデータを選択
22 3. ウェブサイトのご紹介 - Golden result Golden result の例 回路図 Golden result 自分のシミュレーション結果 自分のシミュレーション結果と Golden result の比較 自分のシミュレーション結果と Golden result の比較 ( 拡大図 ) 自分のシミュレーション結果を貼りつける
23 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 23
24 4.Framework の活用方法 - セットメーカ 入手した モデルに丌具合あり? 1 チップベンダ セットメーカ 2 Web (open site) Golden Golden results Test circuit group Golden input Quality Framework のデータをダウンロード 自社のシミュレーション環境を確認 DRV PKG Circuit PKG RCV Model セットメーカ Test circuit group Simulator Voltage Model Operator Time Compare OK 3 チップベンダ 修正したモデルを送付 qualified モデルについて問い合わせ Quality Framework によりシミュレーション環境について問題がないことを確認済みとコメント セットメーカ 品質の良い モデルの入手 24
25 4.Framework の活用方法 - チップベンダ Quality Framework のデータをダウンロード 自社のシミュレーション環境を確認 1 チップベンダ DRV PKG Circuit PKG RCV Model Test circuit group Simulator Voltage Model Operator Time Compare OK Golden Test circuit group Golden input Web (open site) チップベンダ Voltage 2 DRV PKG Circuit PKG RCV SPICE Model Test circuit group SPICE Model Simulator Operator Time agree Voltage 作成した モデルについて SPICE モデルのシミュレーション結果と比較 DRV PKG Circuit PKG RCV Simulator Model Model Operator Time 3 チップベンダ qualified 品質の良い モデルの提供 セットメーカ 25
26 4.Framework の活用方法 - EDA ベンダ 1 Quality Framework のデータをダウンロード EDA ベンダ DRV PKG Circuit PKG RCV Model Test circuit group シミュレータの精度検証 Simulator Voltage Model Operator Time Compare 既存のシミュレータの精度確認 バージョンアップ 新規開発のシミュレータの精度確認 OK Golden Test circuit group Golden input Web (open site) 2 EDA ベンダ Golden Input の登録を申請 今後の手続きについて連絡 Web (open site) 事務局 3 Golden Input を送付 Web (open site) アップロード EDA ベンダ Golden input 事務局 26
27 まとめ 高速動作するデジタル電子機器の設計において 伝送線路シミュレーションが活用され モデルが使用されている モデル品質向上のためには モデルの品質 シミュレータの精度 オペレータのスキル の問題を切り分けるための枠組みが必要である EDA 標準 WG で上記の問題を切り分けるための枠組み Quality Framework について検討し ウェブサイトを公開した 多くの企業が利用することにより Quality Framework が有効に機能することを期待します 27
28 ご清聴ありがとうございました 28
スライド 1
プリント回路基板の EMC 設計 京都大学大学院工学研究科 松嶋徹 EMC( 電磁的両立性 ): 環境電磁工学 EMC とは? 許容できないような電磁妨害波を, 如何なるものに対しても与えず, かつ, その電磁環境において満足に機能するための, 機器 装置またはシステムの能力 高 Immunity イミュニティ ( 耐性 ) 低 EMI 電磁妨害 EMS 電磁感受性 低 電磁妨害波によって引き起こされる機器
Slide 1
CMOS イメージセンサ向けプローブカードに求められる 信号の高速化と低電源ノイズ要求に対する最近の取り組みについて Minoru Mikami, Electrical Design Engineer Formfactor Inc. SPG Group Agenda 1. Overview 2. CIS(CMOS Image Sensor) Probe Card History 3. MIPI D-PHY
Advanced Design System(ADS)を使用したシグナルインテグリティーのモデリング
Keysight Technologies Advanced Design System(ADS) Application Note 02 Keysight Advanced Design System(ADS) - Application Note IO SIIOHSPICE.................................................... 03 SERDES
JAIRO Cloud 初級ユーザー向け手引書 1. ユーザーアカウント管理 JAIRO Cloud 事務局 協力 : オープンアクセスリポジトリ推進協会 (JPCOAR) JAIRO Cloud 運用作業部会 ver date 修正内容 /11 初版
JAIRO Cloud 初級ユーザー向け手引書 1. ユーザーアカウント管理 JAIRO Cloud 事務局 協力 : オープンアクセスリポジトリ推進協会 (JPCOAR) JAIRO Cloud 運用作業部会 ver date 修正内容 1.0 2018/11 初版 JAIRO Cloud 初級ユーザー向け手引書 1. ユーザーアカウント管理 目次 1. このマニュアルについて... 3 2. 基本の操作...
Microsoft PowerPoint - Renesas_AdvancedPPmL(2010_11_11_rev).ppt [互換モード]
Agilent EEsof 3D EM Application series 高速差動伝送ライン Advaced PPmL の評価 アジレント テクノロジー第 3 営業統括部 EDA アプリケーション エンジニアリング Page 1 アプリケーション概要 高速差動伝送路の特性評価 伝送レートの高速化に伴い 分布定数の考え方による伝送線路特性の評価が重要となると共に 伝送線路の高密度伝送線路の高密度化により
MOSFET HiSIM HiSIM2 1
MOSFET 2007 11 19 HiSIM HiSIM2 1 p/n Junction Shockley - - on-quasi-static - - - Y- HiSIM2 2 Wilson E f E c E g E v Bandgap: E g Fermi Level: E f HiSIM2 3 a Si 1s 2s 2p 3s 3p HiSIM2 4 Fermi-Dirac Distribution
mbed祭りMar2016_プルアップ.key
1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET
ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力 冶具 ケーブル等の影響のない
Keysight Technologies を使用した De-Embedding 2016.4.27 キーサイト テクノロジー計測お客様窓口 ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力
回路シミュレーションに必要な電子部品の SPICE モデル 回路シミュレータでシミュレーションを行うためには 使用する部品に対応した SPICE モデル が必要です SPICE モデルは 回路のシミュレーションを行うために必要な電子部品の振る舞い が記述されており いわば 回路シミュレーション用の部
当社 SPICE モデルを用いたいたシミュレーションシミュレーション例 この資料は 当社 日本ケミコン ( 株 ) がご提供する SPICE モデルのシミュレーション例をご紹介しています この資料は OrCAD Capture 6.( 日本語化 ) に基づいて作成しています 当社 SPICE モデルの取り扱いに関するご注意 当社 SPICE モデルは OrCAD Capture/PSpice 及び
Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Transceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10
端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,
DVI
DVI December 2003 December 2003 ? December 2003 Page 3 Host Data Device Clock December 2003 Page 4 Data Skew Host Data Device Clock Setup Hold Data Skew December 2003 Page 5 Host Data Device Clock Setup
図 2.Cat2 ケーブルの減衰特性 通常伝送線路の減衰特性は 1-1) 式のように 3つのパラメータで近似されます DC 抵抗表皮効果誘電損失 A + f*b + f*c 1-1) ところが仕様書の特性を見ると0~825MHz までは-5dB でフラット 5.1GHz までは直線的な減衰になってい
LTSPICE による HDMI コンプライアンステストシミュレーション シグナル工房 : www.signalkhobho.com 野田敦人 LTSPICE はリニアテクノロジー社のノード制限のないフリーの SPICE 解析ツールです これまで LTSPICE でサポートされている伝送線路モデルは無損失の TLINE か一定損失の LTLINE であるため 広帯域の周波数特性が必要なタイムドメインのアイパターンシミュレーションには使われてきませんでした
観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2
2 1 2 2 224 48 7 11 15 12 2 2 48 21 1 4 IEEE1394 USB1.1 USB2. 1 2 1.5 12 1.5 12 (Low speed) (Full speed) 4 48 (High speed) 5 5 * 29 年には USB3. がリリースされる予定で 5Gbps の SuperSpeed が追加される 224 4824 TP4 TP3 TP2
90 27 1 29 ( ) 27 4 26 ( ) 27 4 29 ( ) 4 27 3 30 ( ) 1 30 4 27 4 8 ( ) 16 ( ) 9 P2 3 301 27 4 14 ( ) 15 ( ) 9 5 27 4 21 ( ) 4 27 4 21 ( ) 8 30 5 27 4 23 ( ) 5 10 11 12 13 4 3 4 14 27 4 23 ( 27 4 25 ( )
HULFT 技術サポートサイト お問い合わせ入力操作説明
HULFT 技術サポートサイトお問い合わせ入力操作説明 HULFT テクニカルサポートセンター 第 8 版 20170612 ( お客様向け ) 目次 技術サポートサイトトップページ P-3 ログイン後の画面 P-5 各コンテンツ P-6 マイページ P-7 お問い合わせ内容入力 ( トップページ ) P-8 お問い合わせ履歴 ( お問い合わせのクローズ ) P-30 お問い合わせ履歴 ( 追加質問入力
DS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
スライド 1
パワーインダクタ および高誘電率系チップ積層セラミックコンデンサの動的モデルについて 1 v1.01 2015/6 24 August 2015 パワーインダクタの動的モデルについて 2 24 August 2015 24 August 2015 動的モデルの必要性 Q. なぜ動的モデルが必要なのか? A. 静的モデルでは リアルタイムに変化するインダクタンスを反映したシミュレーション結果が得られないから
PC配信&エンコーダー設定_LINELIVEマニュアル
LINE LIVE マニュアル (PC 配信 ) Ver. 1.0.0 OUTLINE LINE LIVE で PC からライブ配信する場合 下記のステップが必要になります 配信ソフトウェアのインストール 配信ソフトウェアをインストールします ストリーム Key と URL の確認 PCWeb 版 LINE LIVE にてストリーム Key と URL を確認します 配信ソフトウェアの設定 利用する配信ソフトウェアの設定をします
1. A/D 入力について分解能 12bit の A/D コンバータ入力です A/D 入力電圧とディジタル値との対応は理論上 入力電圧 0V : 0 入力電圧 +3V : 4095 です 実際はオフセットと傾きがあり ぴったりこの数値にはなりません 2. A/D 入力に使用する信号 STM32L_A
STM32L_ADC の説明 V003 2014/03/30 STM32L-Discovery の A/D 入力を行うプログラムです A/D CH0 ~ A/D CH3 の 4 本の入力が可能です 提供する PC のアプリケーション Access_SerialPort を使用して UART( 非同期シリアル通信 ) により A/D 入力の表示を行うことができます 無料の開発ツール Atollic TrueSTUDIO
Microsoft PowerPoint - EMPro_ADS_co_design_draft.ppt [互換モード]
3 次元電磁界シミュレータ (EMPro) と 回路シミュレータ (ADS) との効率的な協調解析事例のご紹介 Page 1 EMPro 2010 3 次元電磁界解析専用プラットフォーム 3 次元形状入力に特化した操作性 Windows & Linux 対応 多くの 3D CAD フォーマットの Import をサポート Fastest, t Highest Capacity 3 次元フルウェーブ電磁界シミュレーション
AI1608AYUSB手順V3
CONTEC A/D 変換ユニット AI-1608AY-USB のインストール手順 2013/03 改訂 1. ドライバのインストール 最初に ドライバをインストールします ドライバは インターネットからダウンロードします 1 以下のサイトから ダウンロードします キーワードに [CONTEC WDM API-AIO] などを指定して探して下さい URL http://www.contec.co.jp/product/device/apiusbp/index.html
HA17458シリーズ データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
FAX配信サービス 利用マニュアル
メール配信サービス 利用マニュアル 08/0/5 NetReal 株式会社 目次. メール配信サービスとは P.3. メール原稿を登録する P.4 3. メールリストを作成する 3-.Excelにて作成する P.8 3-. テキストエディタにて作成する P.0 4. メールリストを登録する P. 5. メール配信を予約する P.6 6. 配信結果を確認する P.0 Ex. 配信プランを契約する P.
JEITA
JEITA EC センター EDA 標準 WG インターコネクト モデルの検証 March 31, 2013 JEITA EC センター EDA 標準 WG JEITA ; Japan Electronics and Information Technology Industries Association 1 1.JEITA ECセンター EDA 標準 WGのロードマップ 2.JEITA ECセンター
U.C. Berkeley SPICE Simulation Program with Integrated Circuit Emphasis 1) SPICE SPICE netli
1 -- 7 7 2008 12 7-1 7-2 c 2011 1/(12) 1 -- 7 -- 7 7--1 2008 12 1960 1970 1972 U.C. Berkeley SPICE Simulation Program with Integrated Circuit Emphasis 1) SPICE SPICE 7--1--1 7 1 7 1 1 netlist SPICE 2)
スライド 1
高速基板のパワー インテグリティ ~ シミュレーションによる取り組み ~ Seminar ID(D2-A-3) presented by: EDA テクニカルサポート コンサルティング明石芳雄 Agenda はじめに Power Integrity (PI) による問題とシミュレーション 電磁界解析の検証 PIによる電源ノイズと信号波形への影響 電磁界解析の高速化と時間領域解析 まとめ ディジタル信号伝送のトレンド
Library for Cadence OrCAD Capture ユーザマニュアル 2018 年 7 月 株式会社村田製作所 Ver.1.0 Copyright Murata Manufacturing Co., Ltd. All rights reserved. 10 July
Library for Cadence OrCAD Capture ユーザマニュアル 2018 年 7 月 株式会社村田製作所 Ver.1.0 10 July 2018 目次 1. 本マニュアルについて 2.( 前準備 ) ライブラリの解凍と保存 3. プロジェクトの作成 4. シミュレーションプロファイルの作成 5.LIBファイルの登録 6.OLBファイルの登録 7. コンデンサのインピーダンス計算例
BD9328EFJ-LB_Application Information : パワーマネジメント
DC/DC Converter Application Information IC Product Name BD9328EFJ-LB Topology Buck (Step-Down) Switching Regulator Type Non-Isolation Input Output 1 4.2V to 18V 1.0V, 2.0A 2 4.2V to 18V 1.2V, 2.0A 3 4.2V
AN15880A
DATA SHEET 品種名 パッケージコード QFH064-P-1414H 発行年月 : 2008 年 12 月 1 目次 概要.. 3 特長.. 3 用途.. 3 外形.. 3 構造...... 3 応用回路例.. 4 ブロック図.... 5 端子.. 6 絶対最大定格.. 8 動作電源電圧範囲.. 8 電気的特性. 9 電気的特性 ( 設計参考値 )... 10 技術資料.. 11 入出力部の回路図および端子機能の
7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します
7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します http://groups.yahoo.com/neo/groups/ltspice/files/%20lib/digital%2074hcxxx (( 注意
基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧
デジアナ混載 IC ミックスド シグナル IC 設計の留意点 2005 年 5 月初版 2010 年 10 月改訂作成 : アナロジスト社森本浩之 まえがきデジタル アナログ混載 IC の回路本来の実力を引き出すためにはアナログ回路とデジタ ル回路の不要な干渉を抑える必要があり ノウハウを要します ですが十分な理解と注意の元で設 計を行えばさほど混載を恐れる必要もありません 用語 IP: Intellectual
目次 ページ 1. 本マニュアルについて 3 2. 動作環境 4 3. ( 前準備 ) ライブラリの解凍と保存 5 4. モデルのインポート 6 5. インポートしたモデルのインピーダンス計算例 8 6. 補足 単シリーズ 単モデルのインポート お問い合わせ先 21 2
SIMetrix/SIMPLIS ライブラリ ユーザーマニュアル 2018 年 8 月 株式会社村田製作所 Ver1.0 1 22 August 2018 目次 ページ 1. 本マニュアルについて 3 2. 動作環境 4 3. ( 前準備 ) ライブラリの解凍と保存 5 4. モデルのインポート 6 5. インポートしたモデルのインピーダンス計算例 8 6. 補足 単シリーズ 単モデルのインポート
2 5 6 9 19 20 23 31 32 35 39 40 41 47 48 51 52 55 1 2 1 2 3 3 4 1 2 3 4 5 5 1 2 3 6 4 5 6 7 7 8 8 1 2 3 9 4 5 6 7 8 10 9 10 11 11 1 2 3 4 12 5 6 7 8 13 1 2 14 3 4 15 1 2 3 4 16 5 17 18 19 1 2 20 1 2 3
<834A8358835E837D83438359837D836A83858341838B2D30312E6169>
01 1 2 3 4 02 03 1 2 3 4 5 6 7 8 9 10 11 12 13 1 2 3 4 5 6 7 8 9 10 11 12 13 04 1 2 1 2 3 3 05 06 01 02 03 04 01 02 03 04 05 SITE Web Site Welcome to my home page. SITE Web Site Welcome to my home page.
回路シミュレーションと技術支援ツール
回路シミュレーションと技術支援ツール 評価 解析センター梅村哲也 江畑克史 2009.May.28 AN-TST09Z001_ja コンピュータシミュレーションの活用 近年の回路設計や機器設計では コンピュータシミュレーションが積極的に導入されています 実際に回路や機器を試作してテストを繰り返すよりも 大幅に時間を短縮してコストを削減できるからです また ハードウェア ソフトウェアともに性能が向上しているため
ChemBioOffice 2010 インストール手順書 ( 個人向け ダウンロードインストール版 ) ChemBioOffice 2010 インストール手順書 ( 個人向け ダウンロードインストール版 ) ChemBioOffice 2010( 以下 ChemOffice) をインストールするには
ChemBioOffice 2010( 以下 ChemOffice) をインストールするには administrator もしくは管理者権限のあるユーザでログオンして作業を行って下さい インストールは 1 人 2 台までです また インストールには インターネットに接続できる環境が必要です 1.MC2 ポータルページ (http://www.mc2.osakac.ac.jp) にある ChemOffice
DS90LV047A
3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
レベルシフト回路の作成
レベルシフト回路の解析 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 96305033 黒岩伸幸 指導教官小林春夫助教授 1 ー発表内容ー 1. 研究の目的 2. レベルシフト回路の原理 3. レベルシフト回路の動作条件 4. レベルシフト回路のダイナミクスの解析 5. まとめ 2 1. 研究の目的 3 研究の目的 信号レベルを変換するレベルシフト回路の設計法を確立する このために 次の事を行う
目次 ログイン ログイン お知らせ画面... 3 チェック結果の表示 / 新規作成 / 更新 / データ出力 チェック結果一覧の表示 新規作成 チェック結果の検索 チェック結果の詳
FUJITSU Intelligent Society Solution 智の WA! アセスメント支援クラウド ユーザーマニュアル 平成 29 年 7 月 31 日 株式会社富士通エフサス Copyright 2014-2017 FUJITSU FSAS INC. 目次 ログイン... 1 1.1. ログイン... 1 1.2. お知らせ画面... 3 チェック結果の表示 / 新規作成 / 更新
等価回路図 絶対最大定格 (T a = 25ºC) 項目記号定格単位 入力電圧 1 V IN 15 V 入力電圧 2 V STB GND-0.3~V IN+0.3 V 出力電圧 V GND-0.3~V IN+0.3 V 出力電流 I 120 ma 許容損失 P D 200 mw 動作温度範囲 T o
小型スタンバイ機能付高精度正電圧レギュレータ 概要 NJU7241 シリーズは, 出力電圧精度 ±2% を実現したスタンバイ機能付の低消費電流正電圧レギュレータ IC で, 高精度基準電圧源, 誤差増幅器, 制御トランジスタ, 出力電圧設定用抵抗及び短絡保護回路等で構成されています 出力電圧は内部で固定されており, 下記バージョンがあります また, 小型パッケージに搭載され, 高出力でありながらリップル除去比が高く,
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223
パソコン接続マニュアル P-01F 日本語
P-01F 1 2 3 4 5 1 2 +m1111 1 2 3 4 5 6 6 1 1 111 2 1 3 1 1 1 2 1 7 3 8 1 2 1 111 3 4 5 9 1 m111 m1111 c 2 3 4 5 10 1 1 111 2 1 3 1 1 1 2 1 3 1 m111 m1111 2 3 1 11 12 1 2 3 1 2 3 13 1 2 3 4 5 14 6 7 8 9
DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
PowerPoint プレゼンテーション
平成 17 年度前期大学院 情報デバイス工学特論 第 6 回 中里和郎 ノイズ 今回の講義内容は William J. Dally and John W. Poulton Digital Systems Engineering Cambridge University Press, 1998 6 (pp. 260-303) の内容に従っている ノイズ VR = VS + VN V S : 望まれる
InfiniiSimによるオシロスコープの観測点移動
Keysight Technologies InfiniiSim によるオシロスコープの観測点移動 シミュレーションを利用した仮想プロービングポイントでの波形表示 Application Note 02 InfiniiSim によるオシロスコープの観測点移動 Application Note はじめに Infiniium シリーズオシロスコープは測定した波形にオプションの InfiniiSim 機能によるシミュレーションを適用することにより回路条件等を変えた場合の波形を表示することができます
管理者マニュアル
グロービス学び放題フレッシャーズ お申し込み方法と開講手続き Ver.2 180926 グロービス学び放題フレッシャーズブランドリニューアルのお知らせ マイナビ グロービスの提供する内定者 / 新人向けサービス グロービス学び放題フレッシャーズ は 2018 年 10 月 モバイルミニMBA から名称変更いたしました 同じ学習内容で さらに価格 受講期間をよりお得にリニューアルしております これまでリニューアル後
Keysight Technologies IBIS-AMIモデルを使用した高速シリアルチャネルのシミュレーション
Keysight Technologies IBIS-AMI Bob Sullivan Michael Rose Jason Boh Application Note IBIS Input/Output Buffer Information Specification 20 IBIS SPICE IBIS SPICE IBIS 5.0 IBIS IBIS IBIS-AMI Algorithmic Modeling
SICE東北支部研究集会資料(2014年)
計測自動制御学会東北支部第 291 回研究集会 (2014 年 10 月 23 日 ) 資料番号 291-12 断熱回路技術を用いた 低消費デジタル PWM 制御回路の設計 Design of low-power digital PWM circuit with adiabatic dynamic CMOS logic 鈴木暖 ( 山形大学 ), 阿部啄也 ( 山形大学 ), 澤田直樹 ( 山形大学
スライド 1
アクティブインダクタを用いた コモンモードノイズ低減フィルタ 北海道大学大学院情報科学研究科准教授池辺将之 研究背景 アナログ回路におけるインダクタ 高インダクタ部品は 外付けでサイズが大きい オンチップ用途では インダクタンスとQ 値が低い 開発目標 アクティブインダクタを用いた 小面積 チューナブルな有用回路の実現 ( 本提案 ) 増幅機能も有するコモンモードノイズ低減フィルタ アクティブインダクタ回路
TDK Equivalent Circuit Model Library
TDK SPICE Netlist Library を Agilent ADS で使用する方法 TDK 株式会社アプリケーションセンター江畑克史 Oct. 01, 2008 AN-NL08B003_ja はじめに TDK では, 各種受動電子部品の SPICE モデル集 TDK SPICE Netlist Library を公開しております. TDK SPICE Netlist Library に含まれるモデルは標準的な
LP3470 Tiny Power On Reset Circuit (jp)
Tiny Power On Reset Circuit Literature Number: JAJS547 IC ( C) CMOS IC 2.63V 2.93V 3.08V 3.65V 4.00V 4.38V 4.63V 6 (V RTH ) 2.4V 5.0V V CC (L ow ) ( ) V CC ( ) IC SOT23-5 1 : 2.63V 2.93V 3.08V 3.65V 4.00V
Maser - User Operation Manual
Maser 3 Cell Innovation User Operation Manual 2013.4.1 1 目次 1. はじめに... 3 1.1. 推奨動作環境... 3 2. データの登録... 4 2.1. プロジェクトの作成... 4 2.2. Projectへのデータのアップロード... 8 2.2.1. HTTPSでのアップロード... 8 2.2.2. SFTPでのアップロード...
Microsoft PowerPoint - ADS2009_SI._Intro_U.ppt
Advanced Design System 2009 デジタルアプリケーション向け EDA ソリューションのご紹介 1 こんなことで お困りではないですか 利用していた IC が製造中止ピンコンパチ代替 IC を利用急に動かなくなった 部品調達コストの関係で DDR メモリから DDR2 メモリへ切り替え高速なメモリバス設計は初めて自信が持てない データ伝送 PHY を PCI Express に決定さて
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for
RTC_STM32F4 の説明 2013/10/20 STM32F4 内蔵 RTC の日付 時刻の設定および読み込みを行うプログラムです UART2( 非同期シリアル通信ポート 2) を使用して RTC の設定および読み込みを行います 無料の開発ツール Atollic TrueSTUDIO for ARM Lite 4.2.0 で作成した STM32F4 Discovery 基板用のプロジェクトです
WebARENA SuiteX V2 EC-CUBE 2.13 インストールマニュアル ( 標準 MySQL+ 非 SSL ) 作成 :2014 年 2 月 Ver.1.1
WebARENA SuiteX V2 EC-CUBE 2.13 インストールマニュアル ( 標準 MySQL+ 非 SSL ) 作成 :2014 年 2 月 Ver.1.1 注意事項 EC-CUBE は株式会社ロックオンの提供するソフトウェアです ここでは株式会社ロックオンから提供されている EC-CUBE バージョン 2.13 のパッケージをご利用される前提で 基本的な設置手順を掲載しております
Microsoft PowerPoint pptx
4.2 小信号パラメータ 1 電圧利得をどのように求めるか 電圧ー電流変換 入力信号の変化 dv BE I I e 1 v be の振幅から i b を求めるのは難しい? 電流増幅 電流ー電圧変換 di B di C h FE 電流と電圧の関係が指数関数になっているのが問題 (-RC), ただし RL がない場合 dv CE 出力信号の変化 2 pn 接合の非線形性への対処 I B 直流バイアスに対する抵抗
新しくシンボルを作成することもできるが ここでは シンボル :opamp2.asy ファイル を回路と同じフォルダにコピーする コピーしたシンボルファイルをダブルクリックで 開く Fig.4 opamp2 のシンボル 変更する前に 内容を確認する メニュー中の Edit の Attributes の
付録 A. OP アンプ内部回路の subckt 化について [ 目的 ] 実験で使用した LM741 の内部回路を subckt 化して使用する [ 手順と結果 ] LTspice には sample として LM741 の内部回路がある この内部回路は LM741.pdf[1] を参照している 参考サイト : [1]http://www.ti.com/lit/ds/symlink/lm741.pdf
目次 1. 新予約システム 3 ページ 2. 事前準備 3 ページ 3. トップページの説明 4 ページ 4. 空き状況の確認 ( ログイン前 ) ページの説明 5 ページ 5. ログイン画面 6 ページ 5-1. パスワードリセット 6 ページ 6. 空き状況の確認画面 ( ログイン後の本予約画面
越谷市斎場新予約システムご利用の手引き 登録業者様向け 平成 29 年 11 月 1 日 ( 水 ) 越谷市斎場予約システム説明会資料 越谷市市民協働部市民課 注意事項 資料中のシステム画面サンプル上に表示されている URL( ホームページアドレス ) は 本稼働前のテスト環境でのアドレスとなっており 実際のアドレスとは異なります 予告なしに 機能の変更及び追加が行われる場合があります ご了承ください
Microsoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
Flex Signal for AirGRID
第 4.2 版 当社に無断で本資料の掲載内容を転載することはご遠慮下さい 2013 Flex Signal はじめに 本書は Flex Signal のセットアップ手順をまとめた資料です 2 改訂履歴 版 日付 改訂内容 1.0 2014 年 10 月 27 日 初版 1.1 2015 年 3 月 25 日 文言修正 2.0 2015 年 9 月 3 日 インストーラー追加のために手順変更 2.1
DAD Viewer Guide - Japanese - Updated 26 October 2009
VIEWER VIEWER ガイド を更新するには トムソン ロイター - カスタマーアドミニストレーション はじめに Viewer は データフィード申告書 (:Datafeed Access Declaration) 内のデータの閲覧と更新 データフィード製品およびサービスの使用に関するデータを入力するためのツールです Viewer では 以下の 3 通りの方法で使用に関するデータを入力することができます
ユーザ デバイス プロファイルの ファイル形式
CHAPTER 34 CSV データファイルの作成にテキストエディタを使用する場合 デバイスフィールドと回線フィールドを CSV データファイル内で識別するファイル形式を使用する必要があります このファイル形式には次のオプションがあります Default User Device Profile: ユーザデバイスプロファイルのデバイスフィールドと回線フィールドの事前決定済みの組み合せを含む Simple
2014 年電子情報通信学会総合大会ネットワークシステム B DNS ラウンドロビンと OpenFlow スイッチを用いた省電力法 Electric Power Reduc8on by DNS round- robin with OpenFlow switches 池田賢斗, 後藤滋樹
ネットワークシステム B- 6-164 DNS ラウンドロビンと OpenFlow スイッチを用いた省電力法 Electric Power Reduc8on by DNS round- robin with OpenFlow switches 池田賢斗, 後藤滋樹 早稲田大学基幹理工学研究科情報理工学専攻 1 研究の背景 n インターネットトラフィックが増大 世界の IP トラフィックは 2012
TDK Equivalent Circuit Model Library
TDK SPICE Netlist Library を OrCAD Capture,PSpice で使用する方法 TDK 株式会社アプリケーションセンター江畑克史 Oct. 01, 2008 AN-NL08B002_ja はじめに TDK では, 各種受動電子部品の SPICE モデル集 TDK SPICE Netlist Library を公開しております. TDK SPICE Netlist Library
Sonnet 13.56MHzRFID , 13.56MHzRFID Sonnet Sonnet Sonnet
Sonnet 13.56MHzRFID 2018 7 28, 13.56MHzRFID Sonnet Sonnet 1 1 1.1............ 1 1.2................ 1 2 1 2.1... 2 2.2...... 2 2.3 Sonnet............. 2 2.4 Sonnet.......... 2 2.5........... 3 3 3 3.1..
NJM2835 低飽和型レギュレータ 概要 NJM2835 はバイポーラプロセスを使用し 高耐圧 ローノイズ 高リップル除去比を実現した出力電流 500mAの低飽和型レギュレータです TO パッケージに搭載し 小型 2.2 Fセラミックコンデンサ対応 ノイズバイパスコンデンサ内蔵をしてい
低飽和型レギュレータ 概要 はバイポーラプロセスを使用し 高耐圧 ローノイズ 高リップル除去比を実現した出力電流 maの低飽和型レギュレータです TO-22- パッケージに搭載し 小型 2.2 Fセラミックコンデンサ対応 ノイズバイパスコンデンサ内蔵をしています また 出力電圧範囲は 2.1V~.V まで幅広くラインアップしており 各種民生機器等さまざまな用途に ご使用いただけます 特長 出力電圧範囲
出力電圧ランク 品名 出力電圧 品名 出力電圧 品名 出力電圧 NJU774*F15 1.5V NJU774*F28 2.8V NJU774*F4 4.V NJU774*F18 1.8V NJU774*F29 2.9V NJU774*F45 4.5V NJU774*F19 1.9V NJU774*F
低飽和型レギュレータ 概要 NJU7741/44 はC-MOS プロセスを使用し 超低消費電流を実現した低飽和型レギュレータです SOT-23-5 の小型パッケージに搭載し 出力電流 1mA 小型.1 Fセラミックコンデンサ対応の為 携帯機器の応用に最適です また NJU7744 には出力シャントスイッチが付いているため 端子の使用時における出力応答の高速化が可能となっております 外形 NJU7741/44F
TC74HC00AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC00AP,TC74HC00AF Quad 2-Input NAND Gate TC74HC00A は シリコンゲート CMOS 技術を用いた高速 CMOS 2 入力 NAND ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 内部回路はバッファ付きの 3 段構成であり 高い雑音余裕度と安定な出力が得られます
i 1 40 ii Grid Dip Meter 3 10kc 1000Mc Grid Dip Meter (RF) Q Grid Dip Meter Grid Dip Meter GDM Grid Dip Meter i ii 1. Grid Dip Meter 1 1.1................... 1 1.2............... 2 1.3............... 5
Microsoft Word - SPARQアプリケーションノートGating_3.docx
SPARQ を使用したフィクスチャの S パラメータ抽出 TECHNICAL BRIEF 伊藤渉 Feb 3, 2014 概要 SMA や K コネクタ等ではない非同軸タイプのコネクタを使用する DUT をオシロスコープで測定するにはコネクタの変換の為にフィクスチャを使用します このフィクスチャの伝送特性を差し引き DUT のみの特性を求めたい場合 フィクスチャの伝送特性を抽出することは通常では困難です
