S55-048-0 S56-048-0 電子シャッタ機能を内蔵した裏面入射型 CCD S55-048-0 S56-048-0は 分光器用に電子シャッタ機能を内蔵した裏面入射型 CCDリニアイメージセンサです レジスティブゲート構造の採用により 高速転送が可能です 分光器などで求められる縦長の画素サイズにおいても 読み残しの少ない読み出しを行うことができます 本製品は 従来品 (S55-048-0, S56-048-0) よりも読み残しが約 桁減少しています なお本製品は 水平シフトレジスタを覆う不感部分における長波長光の透過を従来品よりも低減しました 特長 用途 電子シャッタ内蔵最小蓄積時間 : μs 紫外域から高感度 ( 感度波長範囲 : 00~0 nm) 読み出し速度 : MHz max. 読み残し : 0.% typ. 分光器各種イメージ読み取り 構成 項目 S55-048-0 S56-048-0 画素サイズ (H ) 4 500 μm 4 00 μm 画素数 (H ) 8 有効画素数 (H ) 048 イメージサイズ (H ) 8.67 0.500 mm 8.67.000 mm 水平クロック 相 出力回路 段 MOSFETソースフォロア パッケージ 4ピンセラミックDIP ( 外形寸法図を参照 ) 窓材 * 石英ガラス * 冷却 非冷却 *: 仮付け窓タイプ ( 例 : S55-048N-0) も対応が可能です *: 樹脂封止 レジスティブゲート構造 通常の CCD の場合 画素内に複数の電極があり 異なったクロックパルスを印加することで信号電荷を転送します ( 図 ) レジスティブゲート構造の場合 受光部に単一の高抵抗電極があり その両端に異なる電圧を印加してポテンシャルスロープを形成することで信号電荷を転送します ( 図 ) CCD エリアイメージセンサをラインビニングし 次元のセンサとして使用する場合に比べると 次元型 CCD の受光部においてレジスティブゲート構造を採用することによって 高速転送が可能になり 画素高さが大きい場合でも読み残しの少ない読み出しを行うことができます [ 図 ] 通常の 相 CCD の概念図と電位 [ 図 ] レジスティブゲート構造の概念図と電位 P P P P N - N N - N P N - N N - N KMPDC030JA P + REGL REGH STG TG N P N - N KMPDC03JB
絶対最大定格 (Ta=5 C) 項目 記号 Min. Typ. Max. 単位 動作温度 * 3 * 4 Topr -50 - +60 C 保存温度 Tstg -50 - +70 C 出力トランジスタドレイン電圧 OD -0.5 - +5 リセットドレイン電圧 RD -0.5 - +8 アンプ出力帰還電圧 ret -0.5 - +8 オールリセットドレイン電圧 ARD -0.5 - +8 水平入力ソース電圧 ISH -0.5 - +8 オールリセットゲート電圧 ARG - - +5 ストレージゲート電圧 STG - - +5 水平入力ゲート電圧 IGH, IGH - - +5 サミングゲート電圧 SG - - +5 出力ゲート電圧 OG - - +5 リセットゲート電圧 RG - - +5 トランスファーゲート電圧 TG - - +5 レジスティブゲート電圧 High REGH Low REGL - - +5 水平シフトレジスタクロック電圧 PH, PH - - +5 はんだ付け条件 * 5 Tsol 60 C, 5 秒以内, リード根元より mm 以上離す - *3: パッケージ温度 *4: 高速動作時にはセンサの温度が上昇する可能性があります 必要に応じて放熱対策を行うことを推奨します 詳細は技術資料 ( 電 子シャッタ機能付レジスティブゲート型 CCDリニアイメージセンサ ) を参照してください *5: はんだごてを使用してください 注 ) 絶対最大定格を一瞬でも超えると 製品の品質を損なう恐れがあります 必ず絶対最大定格の範囲内で使用してください 動作条件 (Ta=5 C) 項目 記号 Min. Typ. Max. 単位 出力トランジスタドレイン電圧 OD 5 8 リセットドレイン電圧 RD 3 4 5 オールリセットドレイン電圧 ARD 3 4 5 オールリセットゲート電圧 High* 6 ARGH 7 8 9 Low* 7 ARGL 0.5 出力ゲート電圧 OG.5 3.5 4.5 ストレージゲート電圧 STG.5 3.5 4.5 基板電圧 SS - 0 - レジスティブゲートHigh 電圧 High REGHH 0.5.5 Low REGHL -.5-9.5-8.5 レジスティブゲートLow 電圧 High REGLH - REGHH - 8.0 - Low REGLL -.5-9.5 - 出力アンプ帰還電圧 * 8 ret - テストポイント 水平入力ソース ISH - RD - 水平入力ゲート IGH, IGH -.5-9.5 - 水平シフトレジスタクロック電圧 High PHH, PHH 5 6 8 Low PHL, PHL -6-5 -4 サミングゲート電圧 High SGH 5 6 8 Low SGL -6-5 -4 リセットゲート電圧 High RGH 7 8 9 Low RGL -6-5 -4 トランスファーゲート電圧 High TGH 9.5.5.5 Low TGL -6-5 -4 外部負荷抵抗 RL.0..4 kω *6: オールリセットオン *7: オールリセットオフ *8: 出力アンプ帰還電圧は基板電圧に対して正電圧となりますが 電流はセンサから流れ出す方向に流れます
電気的特性 [Ta=5 C, fc=5 MHz, 動作条件 : Typ. 値 (P.), タイミングチャート (P.6, 7)] 項目 記号 Min. Typ. Max. 単位 出力信号周波数 fc - 5 MHz ラインレート LR - 4 khz 水平シフトレジスタ容量 CPH, CPH - 00 - pf オールリセットゲート容量 CARG - 0 - pf レジスティブゲート容量 S55-048-0-00 - CREG S56-048-0-000 - pf サミングゲート容量 CSG - - pf リセットゲート容量 CRG - - pf トランスファーゲート容量 CTG - 0 - pf 電荷転送効率 * 9 CTE 0.99995 0.99999 - - DC 出力レベル out 9 出力インピーダンス Zo - 300 - Ω 出力アンプ帰還電流 Iret - 0.4 - ma 消費電力 S55-048-0 PAMP* - 75 - PREG* 50 0 60 S56-048-0 PAMP* - 75 - PREG* 30 60 90 mw レジスティブゲート抵抗 * S55-048-0 0.4 0.7.4 RREG S56-048-0 0.7.. kω *9: 飽和出力の半分のときに測定したCCDシフトレジスタ 画素当たりの転送効率 *: オンチップアンプと負荷抵抗を合わせた消費電力 *: REGでの消費電力 *: REGH - REGL 間の抵抗値 電気的および光学的特性 [Ta=5 C, fc=5 MHz, 動作条件 : Typ. 値 (P.), タイミングチャート (P.6, 7)] 項目 記号 S55-048-0 S56-048-0 Min. Typ. Max. Min. Typ. Max. 単位 飽和出力電圧 sat - Fw Sv - - Fw Sv - 飽和電荷量 * 3 Fw 50 00-50 00 - ke - 直線性誤差 * 4 LR - ±3 ± - ±3 ± % CCD 変換効率 Sv 9 9 μ/e - 暗電流 * 5 Non-MPP 動作 - 0 300-00 600 DS MPP 動作 - 40-5 60 ke - /pixel/s 暗出力不均一性 Non-MPP 動作 - - 300 - - 300 DSNU MPP 動作 - - - - - - % 読み出しノイズ Nr - 30 45-30 45 e - rms ダイナミックレンジ * 6 DR - 6670 - - 6670 - - 不良画素 * 7 - - - 0 - - 0 - 感度波長範囲 λ 00 ~ 0 00 ~ 0 nm 最大感度波長 λp - 600 - - 600 - nm 感度不均一性 * 8 * 9 PRNU - ±3 ± - ±3 ± % イメージラグ * 8 * 0 全画素の平均値 - 0. - 0. L 全画素の最大値 - 3-3 % *3: 動作電圧 Typ. 値 *4: 信号量 = ke - ~50 ke - 飽和電荷量の半分のときに直線性誤差が 0% となるように定義 *5: 暗電流は 5~7 C の冷却で / になります *6: ダイナミックレンジ = 飽和電荷量 / 読み出しノイズ *7: DSNU PRNU の Max. を超えた画素 *8: LED 光 ( ピーク波長 : 660 nm) を用いて飽和出力の半分のときに測定 *9: 感度不均一性 = 固定パターンノイズ (peak to peak) 信号 0 [%] *0: 飽和出力の半分となるようにワンショットのパルス光を照射した場合に読み残される信号量の割合 測定時の蓄積時間は S55-048-0 では 5 μs S56-048-0 では 0 μs です 詳細は技術資料 ( 電子シャッタ機能付レジスティブゲート型 CCD リニアイメージセンサ ) を参照してください 3
分光感度特性 ( 窓なし時 )* 0 (Typ. Ta=5 C) 0.5 (Typ. Ta=5 C) 80 0.4 (%) 60 40 (A/W) 0.3 0. 0 0. 0 00 400 600 800 00 (nm) 00 KMPDB036JA 0 00 400 600 800 00 00 (nm) KMPDB0440JA *: 石英ガラスの透過率特性により分光感度は低下します 窓材の分光透過特性 0 (Typ. Ta=5 C) 80 (%) 60 40 0 0 00 300 400 500 600 700 800 900 00 0 (nm) KMPDB0303JB 4
デバイス構造 ( 外形寸法図において上面からみた CCD チップ概念図 ) Thinning 9 8 7 6 D63 D64 CCD D77 D78 D79 D80 3 Thinning 4 DD D65 D66 D67 D68 D69 D70 S S S3 S4 S045 S046 S047 S048 D7 D7 D73 D74 D75 D76 0 7 8 D63 D64 CCD D77 D78 D79 D80 4 3 5 5 3 4 6 9 ) Si ( ) Si KMPDC0543JB 5
タイミングチャート ARG REGH, REGL TG (REGH=+, REGL=-7.0 ) Tpwv Tovr Tpwh, Tpws Tpwar ( : ) Non-MPP 動作 Tinteg ( : ) PH PH SG Tpwr RG 3..7 8 9 30... N* OS D D D79 D80 D3..D70, S...S048, D7..D78 * N KMPDC05 KMPDC054JB 項目 記号 Min. Typ. Max. 単位 ARG パルス幅 Tpwar - - μs 上昇 / 下降時間 Tprar, Tpfar 00 - - ns TG パルス幅 Tpwv - - μs 上昇 / 下降時間 Tprv, Tpfv 0 - - ns PH, PH* 上昇 / 下降時間 Tprh, Tpfh - - ns パルス幅 Tpwh 50 0 - ns デューティ比 - 40 50 60 % パルス幅 Tpws 50 0 - ns SG 上昇 / 下降時間 Tprs, Tpfs - - ns デューティ比 - 40 50 60 % RG パルス幅 Tpwr 5 5 - ns 上昇 / 下降時間 Tprr, Tpfr 5 - - ns TG - PH オーバーラップ時間 Tovr - μs 蓄積時間 S55-048-0 5 - Tinteg S56-048-0 0 - μs *: 最大パルス振幅の50% のところに対称クロックパルスをオーバーラップさせてください 6
MPP 動作 ARG REGH, REGL Tpwv Tovr Tpwar ( : ) (REGH=+, REGL=-7.0 ) Tinteg ( : ) Tpwreg (REGH, REGL=-9.5 ) Tregtr TG Tpwh, Tpws PH PH SG Tpwr RG 3..7 8 9 30... N* OS D D D79 D80 D3..D70, S...S048, D7..D78 * N KMPDC054JB 項目 記号 Min. Typ. Max. 単位 ARG パルス幅 Tpwar * 3 - - μs 上昇 / 下降時間 Tprar, Tpfar 00 - - ns パルス幅 Tpwreg - Tinteg - Tregtr - μs 上昇 / 下降時間 Tprreg, Tpfreg 0 - - ns REGH, REGL S55-048-0 5 - 転送時間 Tregtr μs S56-048-0 0 - TG パルス幅 Tpwv - - μs 上昇 / 下降時間 Tprv, Tpfv 0 - - ns PH, PH* 4 上昇 / 下降時間 Tprh, Tpfh - - ns パルス幅 Tpwh 50 0 - ns デューティ比 - 40 50 60 % パルス幅 Tpws 50 0 - ns SG 上昇 / 下降時間 Tprs, Tpfs - - ns デューティ比 - 40 50 60 % RG パルス幅 Tpwr 5 5 - ns 上昇 / 下降時間 Tprr, Tpfr 5 - - ns TG - PH オーバーラップ時間 Tovr - μs 蓄積時間 S55-048-0 5 - Tinteg S56-048-0 0 - μs *3: TpwarのMin. 値は 通常の読み出し期間です *4: 最大パルス振幅の50% のところに対称クロックパルスをオーバーラップさせてください 7
外形寸法図 ( 単位 : mm) 8.67 3.3 ± 0.35, Alloy 4 4 3 A.03 ± 0.3.4 ± 0.5 7.94 ± 0.3 0.6 ± 0.05* +0.05 0.5-0.03 38. ± 0.4.7 ± 0.5.47 ± 0.8 S55-048-0: A=0.500 S56-048-0: A=.000 3.0 ± 0.5 0.46 ± 0.05.7 ± 0..54 ± 0.3.83 ± 0.7 * (.5) : 3.8 g typ. KMPDA030JB ピン接続 ピンNo. 記号 機能 備考 ( 標準動作 ) OS 出力トランジスタソース RL=. kω OD 出力トランジスタドレイン +5 3 OG 出力ゲート +3.5 4 SG サミングゲート PHと同タイミング 5 ret アンプ出力返還 + 6 RD リセットドレイン +4 7 REGL レジスティブゲート (Low) -7 (Non-MPP 動作 ) 8 REGH レジスティブゲート (High) + (Non-MPP 動作 ) 9 PH CCD 水平レジスタクロック- +6 /-5 PH CCD 水平レジスタクロック- +6 /-5 IGH テストポイント ( 水平入力ゲート-) -9.5 IGH テストポイント ( 水平入力ゲート-) -9.5 3 ARG オールリセットゲート +8 /+ 4 ARD オールリセットドレイン +4 5 ISH テストポイント ( 水平入力ソース ) RDに接続 6-7 SS 基板 GND 8 RD リセットドレイン +4 9-0* 5 STG ストレージゲート +3.5 * 5 STG ストレージゲート +3.5-3 TG トランスファーゲート +.5 /-5 4 RG リセットゲート +8 /-5 *5: 0ピンと ピンは パッケージ内で短絡されています 8
OS 出力波形例 (fc=5 MHz, RL=. kω, OD=+5 ) 高速信号処理回路例 (S55/S56-048-0 とアナログフロントエンド IC を使用 ) FPGA +5 +3.3 4 3 0 9 8 7 6 5 4 3 RG TG NC STG STG NC RD SS NC ISH ARD ARG OS OD OG SG ret RD REGL REGH PH PH IGH IGH 3 4 5 6 7 8 9. k +OD µf 330 0. µf 5 6 7 8 9 0 3 4 5 6 7 8 SDATA SCLK SLOAD ADD ASS CAPB CAPT INB CML ING OFFSET INR ASS ADD AD986KRS D0 (LSB) D D D3 D4 D5 D6 D7 (MSB) DR SS DR DD OEB ADCCLK CDSCLK CDSCLK 4 3 9 8 7 6 5 4 3 330 330 330 330 FPGA S55/S56-048-0 KMPDC056JA 9
関連情報 www.hamamatsu.com/sp/ssd/doc_ja.html 注意事項 製品に関する注意事項とお願い イメージセンサ / 使用上の注意 技術情報 電子シャッタ機能付レジスティブゲート型 CCDリニアイメージセンサ / 技術資料 CCD リニアイメージセンサ用駆動回路 C65-0 ( 別売 ) C65-0 は S55-048-0 S56-048-0 用の駆動回路です CCD リニアイメージセンサと組み合わせて分光器などに使用できます 特長 6ビットA/D 変換器内蔵 PCとのインターフェース : USB.0 DC+5 駆動 www.hamamatsu.com Cat. No. KMPD55J04 May 07 DN