MD56V62160E
|
|
|
- いとは やまがた
- 7 years ago
- Views:
Transcription
1 4-Bank 1,048,576-Word 16-Bit SYNCHRONOUS DYNAMIC RAM FJDD56V62160E-07 発行日 : 2013 年 11 月 18 日 概要 は シリコンゲート CMOS プロセス技術により開発された 4 バンク 1,048,576 ワード 16 ビットのシンクロナスダイナミック RAM で 3.3V 電源で動作し 入出力は LVTTL コンパチブルになっています 特長 シリコンゲート 4 層ポリシリコン CMOS 1 トランジスタメモリセル 4 バンク 1,048,576 ワード 16 ビット構成 3.3V±0.3V 単一電源 入力 :LVTTL コンパチブル 出力 :LVTTL コンパチブル リフレッシュ :4096 回 /64ms プログラム可能なデータ転送モード Latency(2 3) バースト長 ( フルページ ) データスクランブル ( シーケンシャル インターリーブ ) CBR オートリフレッシュ セルフリフレッシュ可能 パッケージ 54 ピン 400 mil プラスチック TSOP(II) (P-TSOP(2) UK6) ( 製品名 :-xxta) xx は スピードランクを表す ファミリ構成 ファミリ 最大動作周波数 アクセスタイム ( 最大 ) t AC2 t AC MHz 6ns 6ns 1/33
2 端子接続 ( 上面図 ) 54 ピンプラスチック TSOP (II) (K タイプ ) V CC V CC Q V SS Q V CC Q V SS Q V CC A A0 23 A1 24 A2 25 A3 26 V CC V SS V SS Q V CC Q V SS Q V CC Q V SS 40 NC 39 UM NC 35 A11 34 A9 33 A8 32 A7 31 A6 30 A5 29 A4 28 V SS ピン名称機能ピン名称機能 システムクロック データ入出力マスク チップセレクト i データ入出力 クロックイネーブル V CC 電源 (3.3V) A0~A11 アドレス入力 V SS グランド (0V), A12 バンク選択アドレス入力 V CC Q 出力用電源 (3.3V) ロウアドレスストローブ V SS Q 出力用グランド (0V) カラムアドレスストローブ NC 無接続 ライトイネーブル 注記 : 全ての V CC, V CC Q ピンには同一の電源電圧を印加して下さい また全ての V SS, V SS Q ピンにも同一の電源電圧を印加して下さい 2/33
3 端子機能 ESS, A12 (BA0, BA1) H エッジで全ての入力を取り込みます UM を除く全ての入力を活性 又は非活性とし デバイスを選択 非選択とします システムクロックをマスクし 次の の動作を非活性とします コマンドを入力する 1 前に必ず活性化してください ROW & COL マルチプレクス入力 ROW アドレス COL アドレス :RA0~11 :CA0~7 アクティブ プリチャージ リード ライト時に 4 バンクのうち 1 つのバンクを選択します 組み合わせにより 機能が異なります 詳細はファンクショントゥルーステーブルを参照して下さい UM i 信号の H エッジで UM を H としたとき 2 後のリードデータをマスクします 信号の H エッジで UM を H としたとき同一 のライトデータをマスクします UM は上位バイトを は下位バイトを制御します データ入出力はマルチプレクスです 3/33
4 電気的特性 絶対最大定格項目 記号 定格値 単位 端子電圧 V IN, V OUT 0.5~ V CC V 電源電圧 V CC, V CC Q 0.5~ 4.6 V 保存温度 T stg 55~ 150 C 許容損失 P D * 1000 mw 出力短絡電流 I OS 50 ma 動作温度 T opr 0~70 C *:Ta = 25 C 推奨動作条件 (Voltages Referenced to V SS = 0 V) 項目 記号 Min. Typ. Max. 単位 電源電圧 V CC, V CC Q V H 入力電圧 V IH 2.0 V CC +0.3 V L 入力電圧 V IL V 端子容量 (V BIAS = 1.4V, Ta = 25 C, f = 1 MHz) 項目記号 Min. Max. 単位 入力容量 () C pf 入力容量 (, A0~,,,,, ) C IN pf 出力容量 (1~16) C OUT pf 4/33
5 直流特性 項目 記号 条件 -10 バンク 他 Min. Max. 単位 注記 H 出力電圧 V OH I OH = 2.0mA 2.4 V L 出力電圧 V OL I OL = 2.0mA 0.4 V 入力漏洩電流 I LI A 出力漏洩電流 I LO A 電源電流 ( 動作時 ) I CC1 I CC1D 1 バンクアクティブ 両バンクアクティブ V IH V IH t CC = Min. t RC = Min. No Burst t CC = Min. t RC = Min. t RRD = Min. 70 ma 1, ma 1, 2 No Burst 電源電流 ( 待機時 ) I CC2 両バンクプリチャージ V IH t CC = Min. 30 ma 3 電源電流 ( クロックサスペンド時 ) I CC3S 両バンクアクティブ V IL t CC = Min. 3 ma 2 電源電流 ( アクティブスタンバイ時 ) 電源電流 ( バースト時 ) I CC3 I CC4 1 バンクアクティブ V IH t CC = Min. 30 ma 3 両バンクアクティブ V IH t CC = Min. 90 ma 1, 2 電源電流 ( オートリフレッシュ時 ) I CC5 1 バンクアクティブ V IH t CC = Min. t RC = Min. 115 ma 2 電源電流 ( セルフリフレッシュ時 ) 電源電流 ( パワーダウン時 ) I CC6 I CC7 両バンクプリチャージ V IL t CC = Min. 2 ma 両バンクプリチャージ V IL t CC = Min. 2 ma 注記 : 1. 電源電流の最大値は出力解放状態です 2. アドレス データの変化は 1 サイクル中 1 回以下 3. アドレス データの変化は 2 サイクル中 1 回以下 5/33
6 モードセットアドレスキー ライトモード レイテンシィ バーストタイプ バースト長 A9 WM A6 A5 A4 CL A3 BT A2 A1 A0 BT = 0 BT = 1 0 Burst Reserved 0 Sequential Single bit Reserved 1 Interleave Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved フルページ Reserved 注記 : モードセットを行う場合 A7 A8 A11 A12 を L レベルにして下さい 電源投入法 1 1. 入力を NOP 状態にして電源を投入し システムクロックを入力してください 2. V CC が規定の電圧に到達してから 入力を NOP 状態にしたまま 200 s 以上のポーズをとってください 3. プリチャージオールバンクコマンドを加えてください 4. 8 回以上の CBR オートリフレッシュコマンドを加えてください 5. モードレジスタセットコマンドを入力してください 電源投入法 2 1. 入力を NOP 状態にして電源を投入し システムクロックを入力してください 2. V CC が規定の電圧に到達してから 入力を NOP 状態にしたまま 200 s 以上のポーズをとってください 3. プリチャージオールバンクコマンドを入力してください 4. モードレジスタセットコマンドを入力してください 5. 8 回以上の CBR オートリフレッシュコマンドを入力してください 6/33
7 交流特性 (1/2) 注記 1, 2 項目 記号 -10 単位 注記 Min. Max. クロックサイクル時間 クロックからのアクセス時間 CL = 3 t CC3 10 ns CL = 2 t CC2 10 ns CL = 3 t AC3 6 ns 3, 4 CL = 2 t AC2 6 ns 3, 4 クロック H パルス時間 t CH 3 ns 4 クロック L パルス時間 t CL 3 ns 4 入力セットアップ時間 t SI 3 ns 入力ホールド時間 t HI 1 ns クロックからの出力ローインピーダンス時間 クロックからの出力ハイインピーダンス時間 t OLZ 1 ns t OHZ 6 ns クロックからの出力ホールド時間 t OH 3 ns 3 サイクル時間 t RC 70 ns プリチャージ時間 t RP 20 ns アクティブ時間 t ns 遅延時間 t RCD 20 ns ライトリカバリィ時間 t WR 10 ns バンクアクティブ遅延時間 t RRD 20 ns リフレッシュ時間 t REF 64 ms パワーダウン解除時間 t PDE t SI +1 ns 遅延時間 (Min.) l CCD 1 サイクル からのクロックディセーブル時間 UM からのデータ出力ハイインピーダンス時間 UM からのデータ入力マスク時間 l 1 サイクル l DOZ 2 サイクル l DOD 0 サイクル 7/33
8 交流特性 (2/2) 注記 1, 2 項目 記号 -10 単位 注記 Min. Max. ライトコマンドからのデータ入力時間 プリチャージコマンドからのデータ出力ハイインピーダンス時間 モードレジスタセットコマンドからのアクティブコマンド入力時間 (Min.) l DWD 0 サイクル l ROH CL サイクル l MRD 2 サイクル 出力からのライトコマンド入力時間 l OWD 2 サイクル 注記 : 1. 交流特性の値は t T = 1ns で規定しています 2. 入力電圧は V IH =2.4V V IL =0.4V です タイミング規定の入力基準レベルは 1.4V です 3. 出力負荷 Output Z=50 50pF (External Load) 4. アクセスタイムは 1.4V で測定しています 5. t T が 1ns 以上になった場合 入力信号のタイミングを規定する基準レベルは V IH と V IL です 8/33
9 タイミングチャート リードライトサイクル ( 同一バンク )@ Latency 2, Burst Length t RC t RP t RCD Ca0 Rb Cb0 A12, Rb t OH Qa0 Qa1 Qa2 Qa3 Db0 Db1 Db2 Db3 t AC t OH t WR Precharge Command Write Command Precharge Command 9/33
10 シングルビットリードライトリードサイクル ( 同一ページ )@ Latency 2, Burst Length 4 t CH t CC t CL High t HI t SI t SI t HI I CCD t SI t SI t SI Ca Cb Cc A12, t HI BS BS BS BS BS t HI t AC t HI t OHZ Qa Db Qc t OLZ t SI t OH l OWD t HI t SI Write Command Precharge Command 10/33
11 * 注記 : 1. が Low から High へ遷移するときに を High とした場合 UM を除く全ての入力を無効とします 2. アクティブ リードおよびライト時 A12 および によってバンクを選択します A12 アクティブ リード ライト 0 0 バンク A 0 1 バンク B 1 0 バンク C 1 1 バンク D 3. リードおよびライトコマンド入力時 入力によりオートプリチャージ動作を選択 非選択します A12 動作 バースト動作終了後 バンク A はアイドル状態を保ちます バースト動作終了後 バンク A はオートプリチャージします バースト動作終了後 バンク B はアイドル状態を保ちます バースト動作終了後 バンク B はオートプリチャージします バースト動作終了後 バンク C はアイドル状態を保ちます バースト動作終了後 バンク C はオートプリチャージします バースト動作終了後 バンク D はアイドル状態を保ちます バースト動作終了後 バンク D はオートプリチャージします 4. プリチャージコマンド入力時 A12 および 入力によりプリチャージを行うバンクを選択します A12 動作 バンク A をプリチャージします バンク B をプリチャージします バンク C をプリチャージします バンク D をプリチャージします 1 X X すべてのバンクをプリチャージします 5. 入力データとライトコマンドは同一 でラッチします ( ライトレイテンシ 0) 6. UM 入力後 (1 t OHZ ) で出力を Hi-Z にします 11/33
12 ページリードライトサイクル ( 同一ページ )@ Latency 2, Burst Length High Bank A Active I CCD Ca0 Cb0 Cc0 Cd0 A12, Qa0 Qa1 Qb0 Qb1 Dc0 Dc1 Dd0 l OWD t WR 注記 2 注記 1 Write Command Precharge Command Write Command * 注記 : 1. バーストリード終了時にライト動作する場合 ライトコマンド入力の 3 前から 3Cycle の間 UM を入力して下さい 2. バーストライト終了時にロウプリチャージを行う場合 最終ライトデータ入力から t WR 時間待って下さい プリチャージ入力サイクルの入力データはライトしません 12/33
13 バーストリード & シングルライトサイクル ( 同一ページ )@ Latency 2, Burst Length t RCD Ca0 Cb0 Cc0 A12, BS BS BS BS t OH Note 1 Qa0 Qa1 Qa2 Qa3 Db0 Qc0 Qc1 Qc2 Qc3 t AC t OH Write Command Precharge Command * 注記 : 1. モードレジスターセットサイクル中に A9 を High にした場合 バースト長の設定にかかわらず ライト時のバースト長は 1 ビットに設定されます 13/33
14 Burst Length High t RRD Rb Ca Cb A12, Rb Latency=2 Qa0 Qa1 Qa2 Qa3 Db0 Db1 Db2 Db3 Latency=3 A-Bank Precharge Start Qa0 Qa1 Qa2 Qa3 Db0 Db1 Db2 Db3 A-Bank Precharge Start t WR (B-Bank) A Bank Read with Auto Precharge B Bank Write with Auto Precharge B Bank Precharge Start Point 14/33
15 Latency = 2, Burst Length = High t RC t RRD RAa CAa RBb CBb RAc CAc A12, RAa RBb RAc QAa0 QAa1 QAa2 QAa3 QBb1 QBb2 QBb3 QBb4 QAc0 QAc1 QAc2 QAc3 (B-Bank) Precharge Command (B-Bank) Precharge Command (B-Bank) 15/33
16 Latency = 2, Burst Length = High RAa CAa RBb CBb RAc CAc A12, RAa RBb RAc DAa0 DAa1 DAa2 DAa3 DBb0 DBb1 DBb2 DBb3 DAc0 DAc1 Write Command (B-Bank) Write Command (B-Bank) Precharge Command Write Command Precharge Command (B-Bank) Precharge Command 16/33
17 Latency = 2, Burst Length = High 注記 1 RAa CAa RBb CBb CAc CBd CAe A12, RAa RBb QAa0 QAa1 QAa2 QAa3 QBb0 QBb1 QBb2 QBb3 QAc0 QAc1 QBd0 QBd1 QAe0 QAe1 I ROH (B-Bank) (B-Bank) (B-Bank) Precharge Command * 注記 : 1. を同一サイクルで High とした時 入力は無視されます 17/33
18 Latency = 2, Burst Length High RAa CAa RBb CBb CAc CBd A12, RAa RBb DAa0 DAa1 DAa2 DAa3 DBb0 DBb1 DBb2 DBb3 DAc0 DAc1 DBd0 Write Command (B-Bank) Write Command (B-Bank) Write Command Write Command (B-Bank) Precharge Command (Both Bank) 18/33
19 Latency = 2, Burst Length = High RAa CAa RBb CBb RAc CAc A12, RAa RBb RAc QAa0 QAa1 QAa2 QAa3 QBb0 QBb1 QBb2 QBb3 QAc0 QAc1 QAc2 QAc3 (B-Bank) Precharge Command Write Command (B-Bank) 19/33
20 Latency = 2, Burst Length = High CAa0 CBb0 CAc0 A12, QAa0 QAa1 QAa2 QAa3 DBb0 DBb1 DBb2 DBb3 QAc0 QAc1 QAc2 QAc3 Write Command (B-Bank) 20/33
21 クロックサスペンド Latency = 2, Burst Length = 注記 1 注記 1 Ca Cb Cc A12, Qa0 Qa1 Qa2 Qb0 Qb1 Dc0 Dc2 注記 2 t OHZ t OHZ 注記 3 CLOCK Suspension Read M Read M Write Write M M Write CLOCK Suspension Command * 注記 : 1. クロックサスペンドを入力した場合 次の を無視します 2. UM を入力した場合 2 後のリードデータをマスクします 3. UM を入力した場合 同一 のライトデータをマスクします 4. を High とすることにより 1~8 の入出力データをマスクします 5. UM を High とすることにより 9~16 の入出力データをマスクします 21/33
22 リードトゥライトサイクル ( 同一バンク )@ Latency = 2, Burst Length = 注記 1 t RCD Ca0 Cb0 A12, Da0 Db0 Db1 Db2 Db3 t WR Precharge Command Write Command * 注記 : 1. Latency = 3 の場合 リードサイクルはライトコマンドによってインタラプト可能です コマンドの最小間隔は [ バースト長 +1] サイクルです ライトコマンドの入力により 3 クロック以上前から UM をハイレベルにしておく必要があります 22/33
23 リードインターラプト ( プリチャージコマンド )@Burst Length High Ca A12, Latency=2 注記 1 Qa0 Qa1 Qa2 Qa3 Qa4 Qa5 l ROH Latency=3 注記 1 Qa0 Qa1 Qa2 Qa3 Qa4 Qa5 l ROH Precharge Command * 注記 : 1. バーストリード終了前にロウプリチャージを入力した場合 プリチャージコマンド入力後 l ROH (= Latency) 以降のリードデータを出力しません 23/33
24 Length = High Ca Cb A12 Latency=2 Qa0 Qa1 Qa2 Qa3 Qa4 Qb0 Qb1 Qb2 Qb3 Qb4 Latency=3 Qa0 Qa1 Qa2 Qa3 Qa4 Qb0 Qb1 Qb2 Qb3 Qb4 Burst Stop Command Write Command Burst Stop Command 24/33
25 Latency = 2, Burst Length = t SI 注記 1 t REF (min.) t PDE 注記 2 t SI t SI Ca A12, Qa0 Qa1 Qa2 Power-down Entry Power-down Exit Row Active Clock Suspension Entry Clock Suspension Exit Precharge Command * 注記 : 1. 両バンクがプリチャージ状態時に を Low とした場合 パワーダウンモードに入り Low としている間パワーダウンモードを保持します 2. パワーダウンモードを解除する時 のセットアップ時間を t PDE 以上とった場合 同一 の入力を取り込みます 25/33
26 セルフリフレッシュサイクル t RC t SI A12, BS Hi-Z Self Refresh Entry Self Refresh Exit 26/33
27 モードレジスタサイクル オートリフレッシュサイクル High High l MRD t RC Key Hi - Z Hi - Z MRS New Command Auto Refresh Auto Refresh 27/33
28 ファンクショントゥルーステーブル (Table 1) (1/2) 1 状態 アイドル ロウアクティブ リード ライト リード & オートプリチャージ ライト & オートプリチャージ BA 動作 H X X X X X NOP L H H H X X NOP L H H L BA X ILLEGAL 2 L H L X BA CA ILLEGAL 2 L L H H BA RA ロウアクティブ L L H L BA NOP 4 L L L H X X オートリフレッシュ / セルフリフレッシュ 5 L L L L L OP Code モードレジスタライト H X X X X X NOP L H H X X X NOP L H L H BA CA, リード L H L L BA CA, ライト L L H H BA RA ILLEGAL 2 L L H L BA プリチャージ L L L X X X ILLEGAL H X X X X X NOP( バースト終了後ロウアクティブ状態を保つ ) L H H H X X NOP( バースト終了後ロウアクティブ状態を保つ ) L H H L X X バーストを中断し ロウアクティブ状態を保つ L H L H BA CA, バーストを中断し 新しいバーストリードを開始 3 L H L L BA CA, バーストを中断し 新しいバーストライトを開始 3 L L H H BA RA ILLEGAL 2 L L H L BA バーストを中断し ロウプリチャージを行う L L L X X X ILLEGAL H X X X X X NOP( バースト終了後ロウアクティブ状態を保つ ) L H H H X X NOP( バースト終了後ロウアクティブ状態を保つ ) L H H L X X バーストを中断し ロウアクティブ状態を保つ L H L H BA CA, バーストを中断し 新しいバーストリードを開始 3 L H L L BA CA, バーストを中断し 新しいバーストライトを開始 3 L L H H BA RA ILLEGAL 2 L L H L BA バーストを中断し ロウプリチャージを行う 3 L L L X X X ILLEGAL H X X X X X NOP( バースト終了後ロウプリチャージを行う ) L H H H X X NOP( バースト終了後ロウプリチャージを行う ) L H H L BA X ILLEGAL 2 L H L H BA CA, ILLEGAL 2 L H L L X X ILLEGAL L L H X BA RA, ILLEGAL 2 L L L X X X ILLEGAL H X X X X X NOP( バースト終了後ロウプリチャージを行う ) L H H H X X NOP( バースト終了後ロウプリチャージを行う ) L H H L BA X ILLEGAL 2 L H L H BA CA, ILLEGAL 2 28/33
29 ファンクショントゥルーステーブル (Table 1) (2/2) 状態 1 BA 動作 ライト & L H L L X X ILLEGAL オート L L H X BA RA, ILLEGAL 2 プリチャージ L L L X X X ILLEGAL プリチャージ H X X X X X NOP --> t RP 後アイドル状態 L H H H X X NOP --> t RP 後アイドル状態 L H H L BA X ILLEGAL 2 L H L X BA CA ILLEGAL 2 L L H H BA RA ILLEGAL 2 L L H L BA NOP 4 L L L X X X ILLEGAL ライト H X X X X X NOP リカバリ L H H H X X NOP L H H L BA X ILLEGAL 2 L H L X BA CA ILLEGAL 2 L L H H BA RA ILLEGAL 2 L L H L BA ILLEGAL 2 L L L X X X ILLEGAL ロウ H X X X X X NOP --> t RCD 後ロウアクティブ状態 アクティブ L H H H X X NOP --> t RCD 後ロウアクティブ状態 L H H L BA X ILLEGAL 2 L H L X BA CA ILLEGAL 2 L L H H BA RA ILLEGAL 2 L L H L BA ILLEGAL 2 L L L X X X ILLEGAL リフレッシュ H X X X X X NOP --> t RC 後アイドル状態 L H H X X X NOP --> t RC 後アイドル状態 L H L X X X ILLEGAL L L H X X X ILLEGAL L L L X X X ILLEGAL モード H X X X X X NOP レジスタ L H H H X X NOP アクセス L H H L X X ILLEGAL L H L X X X ILLEGAL L L X X X X ILLEGAL 略語 RA = ロウアドレス BA = バンクアドレス NOP = ノーオペレーションコマンド CA = カラムアドレス AP = オートプリチャージ * 注記 : 1. 全ての入力は 1cycle 前に を High とした時にイネーブルとなります 2. 規定の状態において禁止です しかし バンクの選択状況により可能な場合もあります 3. バスの混乱を避けるために t CCD t WR を満足させて下さい 4. プリチャージ中又はアイドル状態にあるバンクに対しては無効となりますが BA 又は により アクティブ状態のバンクをプリチャージします 5. 4 バンクのうちいずれか または全てのバンクがアイドル状態でないとき禁止します 29/33
30 ファンクショントゥルーステーブル () (Table 2) 状態 (n) n-1 n 動作 セルフリフレッシュ 6 パワーダウン 6 両バンクアイドル 7 (ABI) その他 H X X X X X X INVALID L H H X X X X セルフリフレッシュ解除 --> ABI L H L H H H X セルフリフレッシュ解除 --> ABI L H L H H L X ILLEGAL L H L H L X X ILLEGAL L H L L X X X ILLEGAL L L X X X X X NOP( セルフリフレッシュ継続 ) H X X X X X X INVALID L H H X X X X パワーダウン解除 --> ABI L H L H H H X パワーダウン解除 --> ABI L H L H H L X ILLEGAL L H L H L X X ILLEGAL L H L L X X X ILLEGAL 7 L L X X X X X NOP( パワーダウン継続 ) H H X X X X X Refer to Table 1 H L H X X X X パワーダウン開始 H L L H H H X パワーダウン開始 H L L H H L X ILLEGAL H L L H L X X ILLEGAL H L L L H L X ILLEGAL H L L L L H X セルフリフレッシュ開始 H L L L L L X ILLEGAL L L X X X X X NOP H H X X X X X Refer to Operations in Table 1 H L X X X X X 次のサイクルのクロックをサスペンド L H X X X X X 次のサイクルのクロックをイネーブル L L X X X X X クロックサスペンド継続 * 注記 : 6. の L から H への遷移に対して t PDE を満足した場合 は非同期状態となり 同一 cycle 内でのコマンド入力が可能です 7. パワーダウン及びセルフリフレッシュコマンドは 全てのバンクがアイドル状態の場合のみ 入力することができます 30/33
31 パッケージ寸法図 ( 単位 :mm) 表面実装型パッケージ実装上の注意 表面実装型パッケージは リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです したがって リフロー実装の実施を検討される際には その製品名 パッケージ名 ピン数 パッケージコード及び希望されている実装条件 ( リフロー方法 温度 回数 ) 保管条件などをローム営業窓口まで必ずお問い合わせ下さい 31/33
32 改版履歴 ドキュメント No. 発行日 改版前 ページ 改版後 変更内容 FJDD56V62160E 初版発行 FJDD56V62160E trc t 規格見直し FJDD56V62160E , 7, 8, 15, 24, 25 1, 7, 8, 15, 24, 25 Latency = 1 削除 FJDD56V62160E-03b 最終ページ問合せ先等更新 FJDD56V62160E 社名変更 FJDD56V62160E , 34 1, 34 社名 ロゴ等変更 FJDD56V62160E ( ページ数 34) 3 30 ( ページ数 32) 回路構成図削除表面実装型パッケージ注意誤記修正パッケージ外形図削除 FJDD56V62160E パッケージコード変更 記載パッケージ外形図追加 32/33
33 ご注意 本資料の一部または全部をラピスセミコンダクタの許可なく 転載 複写することを堅くお断りします 本資料の記載内容は改良などのため予告なく変更することがあります 本資料に記載されております応用回路例やその定数などの情報につきましては 本製品の標準的な動作や使い方を説明するものです したがいまして 量産設計をされる場合には 外部諸条件を考慮していただきますようお願いいたします 本資料に記載されております情報は 正確を期すため慎重に作成したものですが 万が一 当該情報の誤り 誤植に起因する損害がお客様に生じた場合においても ラピスセミコンダクタはその責任を負うものではありません 本資料に記載されております技術情報は 製品の代表的動作および応用回路例などを示したものであり ラピスセミコンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも その実施または利用を許諾するものではありません 上記技術情報の使用に起因して紛争が発生した場合 ラピスセミコンダクタはその責任を負うものではありません 本資料に掲載されております製品は 一般的な電子機器 (AV 機器 OA 機器 通信機器 家電製品 アミューズメント機器など ) への使用を意図しています 本資料に掲載されております製品は 耐放射線設計 はなされておりません ラピスセミコンダクタは常に品質 信頼性の向上に取り組んでおりますが 種々の要因で故障することもあり得ます ラピスセミコンダクタ製品が故障した際 その影響により人身事故 火災損害等が起こらないようご使用機器でのディレーティング 冗長設計 延焼防止 フェイルセーフ等の安全確保をお願いします 定格を超えたご使用や使用上の注意書が守られていない場合 いかなる責任もラピスセミコンダクタは負うものではありません 極めて高度な信頼性が要求され その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのある機器 装置 システム ( 医療機器 輸送機器 航空宇宙機 原子力制御 燃料制御 各種安全装置など ) へのご使用を意図して設計 製造されたものではありません 上記特定用途に使用された場合 いかなる責任もラピスセミコンダクタは負うものではありません 上記特定用途への使用を検討される際は 事前にローム営業窓口までご相談願います 本資料に記載されております製品および技術のうち 外国為替及び外国貿易法 に該当する製品または技術を輸出する場合 または国外に提供する場合には 同法に基づく許可が必要です Copyright LAPIS Semiconductor Co., Ltd 神奈川県横浜市港北区新横浜 /33
MSM56V16160F
1 電子デバイス MSM56V16160F 2-Bank 524,288-Word 16-Bit SYNCHRONOUS DYNAMIC RAM 2001 2 2001 1 MSM56V16160F CMOS 2 524,288 16 RAM 3.3V LVTTL 4 CMOS 1 2 524,288 16 3.3V 0.3V LVTTL LVTTL 4096 /64ms Latency 1 2 3
Microsoft Word - FJDD56V62160MTA-05.doc
4-nk 1,048,576-Word 16-Bit SYNCHRONOUS DYNAMIC RAM FJDD56V62160MTA-05 発行日 : 2012 年 7 月 20 日 概要 は シリコンゲート CMOS プロセス技術により開発された 4 バンク 1,048,576 ワード 16 ビットのシンクロナスダイナミック RAM で 3.3V 電源で動作し 入出力は VTT コンパチブルになっています
Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます
Microsoft Word - TC4013BP_BF_J_P9_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4013BP,TC4013BF TC4013BP/TC4013BF Dual D-Type Flip Flop は 2 回路の独立な D タイプ フリップフロップです DATA 入力に加えられた入力レベルはクロックパルスの立ち上がりで Q および Q 出力に伝送されます SET 入力を H RESET 入力を L にすると Q 出力は H Q
Microsoft Word - TC4017BP_BF_J_P10_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4017BP,TC4017BF TC4017BP/TC4017BF Decade Counter/Divider は ステージの D タイプ フリップフロップより成る 進ジョンソンカウンタで 出力を 進数に変換するためのデコーダを内蔵しています CLOCK あるいは CLOCK INHIBIT 入力に印加されたカウントパルスの数により Q0~Q9
Microsoft Word - TC4538BP_BF_J_2002_040917_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC438BP,TC438BF TC438BP/TC438BF Dual Precision Retriggerable/Resettable Monostable Multivibrator は リトリガ動作 リセット動作の可能な単安定マルチバイブレータでトリガは A B 2 つの入力により立ち上がり および立ち下がりのどちらでも行うこともできます
Microsoft Word - TC74HC107AP_AF_J_P9_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC17AP,TC74HC17AF Dual J-K Flip-Flop with Clear TC74HC17A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って クロックの立ち下がりで出力が変化します
Microsoft Word - TC74HCT245AP_AF_J_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Transceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
TC74HC00AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC00AP,TC74HC00AF Quad 2-Input NAND Gate TC74HC00A は シリコンゲート CMOS 技術を用いた高速 CMOS 2 入力 NAND ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 内部回路はバッファ付きの 3 段構成であり 高い雑音余裕度と安定な出力が得られます
TC74HC4017AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4017AP,TC74HC4017AF Decade Counter/Divider TC74HC4017A は シリコンゲート CMOS 技術を用いた高速 10 進ジョンソンカウンタです CMOS の特長である低い消費電力で 等価な LSTTL に匹敵する高速動作を実現できます CK あるいは CE 入力に印加されたカウントパルスの数により
TC74HC14AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC14AP,TC74HC14AF Hex Schmitt Inverter TC74HC14A は シリコンゲート CMOS 技術を用いた高速 CMOS シュミットトリガインバータです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます ピン接続 機能は TC74HCU04 と同じですが すべての入力は約
GENERAL DESCRIPTION
1/3, 1/4 デューティ 16 出力 LCD ドライバ 発行日 : 2010 年 10 月 1 日 概要 は 1/3 1/4 デューティ切り替え機能付のダイナミック表示用 LCD ドライバで 1/4 デューティ選択時は最大 64 セグメントまで 1/3 デューティ選択時は最大 48 セグメントまでの LCD を直接駆動できます 特長 ロジック電源電圧 : 2.7~3.6V, 4.5~5.5V ドライバ電源電圧
Microsoft Word - TC74HC245_640AP_AF_P8_060201_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC245AP,TC74HC245AF,TC74HC640AP,TC74HC640AF Octal Bus Traceiver TC74HC245AP/AF 3-State, Non-Inverting TC74HC640AP/AF 3-State, Inverting TC74HC245AP/640AP TC74HC245A/640A
TC7WT126FU
東芝 CMOS デジタル集積回路シリコンモノリシック Dual Bus Buffer は シリコンゲート CMOS 技術を用いた高速 CMOS 2 回路入り 3- ステートバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レベルですので TTL レベルのバスに直結可能です 3- ステートコントロール入力 G を L とすることにより出力
TC74HC109AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC19AP,TC74HC19AF Dual J-K Flip-Flop with Preset and Clear TC74HC19A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って
TC74HC112AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC112AP,TC74HC112AF Dual J-K Flip Flop with Preset and Clear TC74HC112A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電流で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って
The DatasheetArchive - Datasheet Search Engine
東芝 CMOS デジタル集積回路シリコンモノリシック TC4069UBP,TC4069UBF,TC4069UBFT TC4069UBP/TC4069UBF/TC4069UBFT Hex Inverter は 6 回路のインバータです 内部回路はシンプルな 1 段ゲート構成のため 本来のインバータの他に CR 発振回路 / 水晶発振回路 / リニアアンプ等の応用に適しています 1 段ゲート構成のため
TC4093BP/BF
東芝 CMOS デジタル集積回路シリコンモノリシック TC4093BP, TC4093BF TC4093BP/TC4093BF Quad 2-Input NAND Schmitt Triggers は 全入力端子にシュミットトリガ機能をもった 4 回路の 2 入力 NAND ゲートです すなわち 入力波形の立ち上がり時と立ち下がり時に回路しきい値電圧が異なる ( P N ) のため 通常の NAND
HD74HCT564, HD74HCT574
ご注意 安全設計に関するお願い 1. 弊社は品質 信頼性の向上に努めておりますが 半導体製品は故障が発生したり 誤動作する場合があります 弊社の半導体製品の故障又は誤動作によって結果として 人身事故 火災事故 社会的損害などを生じさせないような安全性を考慮した冗長設計 延焼対策設計 誤動作防止設計などの安全設計に十分ご留意ください 本資料ご利用に際しての留意事項 1. 本資料は お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり
Microsoft Word - TA79L05_06_08_09_10_12_15_18_20_24F_J_P11_070219_.doc
東芝バイポーラ形リニア集積回路シリコンモノリシック TA79L05F,TA79L06F,TA79L08F,TA79L09F,TA79L10F, TA79L12F,TA79L15F,TA79L18F,TA79L20F,TA79L24F 5, 6, 8, 9, 10, 12, 15, 18, 20, 24 三端子負出力固定定電圧電源 特長 TTL C 2 MOS の電源に最適です 外付け部品は不要です
TC74HCT245AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT245AP,TC74HCT245AF Octal Bus Traceiver TC74HCT245A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 回路入り双方向性バスバッファです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 入力は TTL レべルですので TTL レベルのバスに直結可能です
TC7SZU04AFS_J_
CMOS デジタル集積回路 シリコンモノリシック TC7SZU04AFS TC7SZU04AFS 1. 機能 Inverter (Unbuffer) 2. 特長 (1) AEC-Q100 (Rev. H) ( 注 1) (2) 動作温度が広い : T opr = -40125 ( 注 2) (3) 高出力電流 : ±32 ma ( ) ( CC = ) (4) 動作電圧範囲 : CC = (5) 入力端子に,
R1RP0416DIシリーズデータシート
Wide Temperature Version 4M High Speed SRAM (256-kword 16-bit) データシート RJJ03C0097-0201 Rev.2.01 概要 R1RP0416DI シリーズは 256k ワード 16 ビット構成の 4M ビット高速スタティック RAM です CMOS(6 トランジスタメモリセル ) プロセス技術を採用し, 高密度, 高性能, 低消費電力を実現しました
uPC1093 DS
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
TLP521-1,TLP521-2,TLP521-4 東芝フォトカプラ赤外 LED + フォトトランジスタ TLP521-1,TLP521-2,TLP521-4 電子計算機の I / O インタフェース システム機器や計測器のノイズカット 各種コントローラ 複写機 自動販売機 電位が異なる回路間の信
東芝フォトカプラ赤外 LED + フォトトランジスタ 電子計算機の I / O インタフェース システム機器や計測器のノイズカット 各種コントローラ 複写機 自動販売機 電位が異なる回路間の信号伝達 単位 : mm TLP521 シリーズは GaAs 赤外 LED とシリコンフォトトランジスタを組 み合わせた高密度実装タイプのフォトカプラです TLP521 1 DIP 4 ピン 1 回路 TLP521
TC7SHU04FU_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 Inverter (Unbuffer) 2. 特長 (1) AEC-Q100 (Rev. H) ( 注 1) (2) 動作温度が広い : T opr = -40125 ( 注 2) (3) 高速動作 : t pd = 3.5 ns ( 標準 ) ( CC = 5.0, C L = ) (4) 低消費電流 : = ( ) (T a = 25
MSM51V18165F
1 電子デバイス MSM51V1165F 1,04,576-Word 16-Bit DYNAMIC RAM : EDO 機能付き高速ページモード 2000 10 MSM51V1165F CMOS 1,04,576 16 4 2 CMOS 42 SOJ 50/44 TSOP 1,04,576 16 3.3V 0.3V LVTTL LVTTL 1024 /16ms EDO!"# $"# $"# 42 400mil
TC74HC245,640AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC245AP,TC74HC245AF,TC74HC640AP,TC74HC640AF Octal Bus Traceiver TC74HC245AP/AF 3-State, Non-Inverting TC74HC640AP/AF 3-State, Inverting TC74HC245AP/640AP TC74HC245A/640A
uPC258,4558 DS
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
TC7SET125FU_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 Bus Buffer 2. 特長 (1) AEC-Q100 (Rev. H) ( 注 1) (2) 動作温度が広い : T opr = -40125 ( 注 2) (3) 高速動作 : t pd = 3.7 ( 標準 ) ( CC = 5.0, C = pf) (4) 低消費電流 : = ( ) (T a = 25 ) (5) TT レベル入力
TC7SET08FU_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 2-Input AND Gate 2. 特長 (1) AEC-Q100 (Rev. ) ( 注 1) (2) 動作温度が広い : T opr = -40125 ( 注 2) (3) 高速動作 : t pd = 4.2 ns ( 標準 ) ( CC = 5.0, C = 15 ) (4) 低消費電流 : = ( ) (T a = 25 )
HD74LS74A データシート
ual -typ Positiv dg-triggrd Flip-Flops (with Prst and Clar) データシート は, ダイレクトクリア, ダイレクトプリセットおよびコンプリメンタリ出力, によって構成されており, 入力データは, クロックパルスの立ち上がりエッジで出力に伝達されます 特長 発注型名 R04S002JJ0300 (Prvious: RJJ030560-0200)
Microsoft PowerPoint - TLP184,185_TLP290,291 比較表 ppt
TLP180/181 vs. TLP184/185 TLP280/281/284/285 vs. TLP290/291 比較表 フォトカプラ新 PKG SO6 内部構造 受光 IC( 出力 ) 2011 年 12 月東芝ディスクリートテクノロジー株式会社ディスクリート営業技術推進部 発光タ イオート ( 入力 ) Copyright 2011, Toshiba Corporation. 1 TLP180/181
MSM514400E/EL
1 1,08,576-Word x -BiYNAMIC RAM : 2001 1 CMOS 1,08,576 2 CMOS 26/20 SOJ 26/20 TSOP L!"1,08,576!"5V 10%!" : TTL!" : TTL!" : 1,02 16ms 1,02 128ms L-!"!"CAS RAS RAS!"!" : 26/20 300mil SOJ (SOJ26/20-P-300-1.27)
Microsoft Word - 80c08d3be78df73e f4a4e8a8940ab000fdaa2e doc
東芝バイポーラ形リニア集積回路シリコンモノリシック DC モータ用シーケンシャルデュアルブリッジドライバ ( 正 逆 切り替えドライバ ) は 正 逆転切り替え用として最適なブリッジドライバで正転 逆転 ストップ ブレーキの 4 モードがコントロールできます 出力電流は 1.0A (AVE.) および 2.0A (PEAK) 取り出せます 特に VTR のフロントローディング テープローディング用として最適な回路構成であり出力側と制御側の二系統電源端子を有しており
MR45V100A
1M(131,072-Word 8-Bit) FeRAM (Ferroelectric Random Access Memory) SPI 2017 7 19 CMOS 128K 8 FeRAM: Ferroelectric Random Access Memory SRAM EEPROM 1 10 12 131,072 8 SPI 1.8V ~ 3.6V 3.3 V typ 34MHz(READ
MSM51V18165F
OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS
ブロック図 真理値表 入力出力 OUTn (t = n) CLOCK LATCH ENABLE SERIAL-IN OUT 0 OUT 7 OUT 15 SERIAL OUT H L D n D n D n 7 D n 15 D n 15 L L D n No Change D n 15 ( 注 )
東芝 Bi CMOS 集積回路シリコンモノリシック TB62706BN,TB62706BF TB62706BN/BF 16 ビット定電流 LED ドライバ TB62706BN TB62706BF は 16 ビットの電流値を可変可能な定電流回路と これをオン オフ制御する 16 ビットシフトレジスタ ラッチおよびゲート回路から構成された定電流 LED ドライバです ( アノードコモン ) Bi CMOS
Microsoft PowerPoint - m54583fp_j.ppt
M8FP 8-UNIT ma DARLINGTON TRANSISTOR ARRAY 概要 M8FP は PNP トランジスタと NPN トランジスタで構成された 8 回路のコレクタ電流シンク形のダーリントントランジスタアレイであり 微小入力電流で大電流駆動のできる半導体集積回路です ピン接続図 ( 上面図 ) NC IN IN NC 9 O 8 O IN O 特長 高耐圧 (BCEO ) 大電流駆動
TC4017BP/BF
東芝 CMOS デジタル集積回路シリコンモノリシック TC4017BP,TC4017BF TC4017BP/TC4017BF Decade Counter/Divider は ステージの D タイプ フリップフロップより成る 進ジョンソンカウンタで 出力を 進数に変換するためのデコーダを内蔵しています CLOCK あるいは CLOCK INHIBIT 入力に印加されたカウントパルスの数により Q0~Q9
S-89210/89220シリーズ コンパレータ
S-89210/89220 シリーズ www.ablic.com www.ablicinc.com ミニアナログシリーズ CMOS コンパレータ ABLIC Inc., 2002-2010 ミニアナログシリーズは汎用アナログ回路を小型パッケージに搭載した IC です S-89210/89220 シリーズは CMOS 型コンパレータで 低電圧駆動 低消費電流の特長を持つため 電池駆動の小型携帯機器への応用に最適です
RD2.0S～RD150S DS
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
TC74HC4511AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4511AP,TC74HC4511AF BCD-to-7 Segment Latch/Decoder/Driver TC74HC4511A は シリコンゲート CMOS 技術を用いた高速 CMOS ラッチ付き 7 セグメント デコーダ ドライバです 標準 CMOS の 4511B と同一ピン接続 同一ファンクションですが 高速ラッチ
TN-46-13
はじめに テクニカルノート 高速 DDR SDRAM の互換性 はじめに このテクニカルノートでは DDR SDRAM デバイスの速度タイミングの違いを考察し Micron の高速グレード部品と低速グレード部品との互換性について説明します Micron DDR デバイスのタイミングは 異なる速度グレードの部品との互換性を最大限維持するように最適化されています そのため Micron のデータシートに記載されているタイミング特性は
The DatasheetArchive - Datasheet Search Engine
東芝 CMOS デジタル集積回路シリコンモノリシック TC7W139F,TC7W139FU 2-to-4 Line Decoder TC7W139 は シリコンゲート CMOS 技術を用いた高速 CMOS 4 出力デコーダです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます A B 2 本のバイナリアドレス入力により選択された出力のみ L レベルとなります 非選択の出力はすべて
TC7SZ125FU_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 Bus Buffer with 3-State Output 2. 特長 (1) 動作温度が広い : T opr = -40125 ( 注 1) (2) 高出力電流 : ±24 ma ( ) ( CC = 3 ) (3) 超高速動作 : t pd = 2.6 ( 標準 ) ( CC = 5, C L = pf) (4) 動作電圧範囲 :
2STB240AA(AM-2S-H-006)_01
項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (A1 A2) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0.0 0.3 S+0.3 0.3 CC+0.3 10 0. 20 + 4 +12 (1)S=12 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗
R1RW0408D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
TC74VHC595F/FT/FK
東芝 CMOS デジタル集積回路シリコンモノリシック TC74VHC595F/FT/FK TC74VHC595F,TC74VHC595FT,TC74VHC595FK 8-Bit Shift Register/Latch (3-state) TC74VHC595 は シリコンゲート CMOS 技術を用いた超高速 CMOS 8 ビットシフトレジスタ / ラッチです CMOS の特長である低い消費電力で
ブロック図 真理値表 STEP CLOCK LATCH ENABLE SERIAL IN OUT 0 OUT5 OUT 7 SERIAL OUT 1 UP H L D n D n D n 5 D n 7 D n 7 2 UP L L D n+1 No change D n 6 3 UP H L D
東芝 Bi CMOS 集積回路シリコンモノリシック TB62705CP/CF/CFN TB62705CP,TB62705CF,TB62705CFN 8 ビット定電流 LED ドライバ TB62705CP / CF / CFN は 8 ビットの電流値を可変可能な定電流回路と これをオン オフ制御する 8 ビットシフトレジスタ ラッチおよびゲート回路から構成された定電流 LED ドライバです ( アノードコモン
HD74LV2GT34A
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
Microsoft Word - f203f5da7f8dcb79bcf8f7b2efb0390d406bccf30303b doc
東芝バイポーラ形リニア集積回路シリコンモノリシック TA,,5,3,33,5F/S TAF, TAF, TA5F, TA3F, TA33F, TA5F, TAS, TAS, TA5S, TA3S, TA33S, TA5S.,,.5, 3, 3.3, 5 A 三端子正出力ロードロップアウトレギュレータ TA**F/S シリーズは 出力段に -PNP トランジスタを使用した出力電流 A ( 最大 ) の固定正出力ロードロップアウトレギュレータです
CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-
CCD リニアイメージセンサ用駆動回路 C11165-02 CCD リニアイメージセンサ (S11155/S11156-2048-02) 用 C11165-02は 当社製 CCDリニアイメージセンサ S11155/S11156-2048-02 用に開発された駆動回路です S11155/S11156-2048-02と組み合わせることにより分光器に使用できます C11165-02 は CCD 駆動回路
R1RW0416DI シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
S1F77330 シリーズ USB 用バススイッチ IC 2 to 1 Bus Switch 概要 S1F77330 シリーズは USB アプリケーションに適したバススイッチ IC です CMOS プロセスを採用しているため 低消費電力を特徴としています パッケージは小型の WCSP を採用している
USB 用バススイッチ IC 2 to 1 Bus Switch 概要 は USB アプリケーションに適したバススイッチ IC です CMOS プロセスを採用しているため 低消費電力を特徴としています パッケージは小型の WCSP を採用しているため 高密度実装への対応が可能です 本 IC の入力にレベルシフト回路内蔵のため 外付けレベルシフト回路は不要です 特長 入力電圧範囲 :3.0V~3.6V
CMOS リニアイメージセンサ用駆動回路 C10808 シリーズ 蓄積時間の可変機能付き 高精度駆動回路 C10808 シリーズは 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です セン
蓄積時間の可変機能付き 高精度駆動回路 は 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です センサの駆動に必要な各種タイミング信号を供給し センサからのアナログビデオ信号 を低ノイズで信号処理します 2 種類の外部制御信号 ( スタート クロック ) と 2 種類の電源 (±15 )
TC74LCX245F/FT/FK
東芝 CMOS デジタル集積回路シリコンモノリシック TC74LCX245F/FT/FK TC74LCX245F,TC74LCX245FT,TC74LCX245FK Low Voltage Octal Bus Transceiver with 5 V Tolerant Inputs and Outputs TC74LCX245 は 低電圧 (3.3 V) 駆動の CMOS 8 ビット双方向バランストランシーバです
TC74HC7266AP/AF 東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC7266AP,TC74HC7266AF Quad Exclusive NOR Gate TC74HC7266A は シリコンゲート CMOS 技術を用いた高速 CMOS エクスクルーシブ NOR ゲート
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC7266AP,TC74HC7266AF Quad Exclusive NOR Gate TC74HC7266A は シリコンゲート CMOS 技術を用いた高速 CMOS エクスクルーシブ NOR ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 出力には 波形整形用バッファが付加されており
TC74HC4017AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC4017AP, TC74HC4017AF Decade Counter/Divider TC74HC4017A は シリコンゲート CMOS 技術を用いた高速 10 進ジョンソンカウンタです CMOS の特長である低い消費電力で 等価な LSTTL に匹敵する高速動作を実現できます CK あるいは CE 入力に印加されたカウントパルスの数により
74LCX04FT_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 Low-oltage Hex Inverter with 5- Tolerant Inputs and Outputs 2. 概要 は 低電圧 ( ) 駆動のCMOSインバータです CMOSの特長である低消費電力で システムにおける高速動作が可能です すべての入力端子および出力端子 ( 電源オフ時だけ ) には5.5 の信号入力が許容されるため
DF2B29FU_J_
ESD 保護用ダイオード シリコンエピタキシャルプレーナ形 1. 用途 ESD 保護用 注意 : 本製品は ESD 保護用ダイオードであり, ESD 保護用以外の用途 ( 定電圧ダイオード用途を含むがこれに限らない ) には使用はできません 2. 特長 (1) AEC-Q101 適合 ( 注 1) 注 1: 詳細については弊社営業窓口へお問合せ下さい 3. 外観と回路構成図 1: Pin 1 2:
Microsoft Word - AK8133_MS0930_J_05.doc
AK8133 Multi Clock Generator for Audio AK8133 は 高性能オーディオ用 PLL クロックジェネレータ IC です 27MHz 水晶振動子または外部からの 27MHz 入力から複数のオーディオ用クロックを同時に生成します 出力周波数は端子設定により選択できますので各種オーディオシステムに適用することができます AK8133 は出力周波数近傍のスプリアスを大幅に軽減していますので水晶発振器を用いた場合と同等の
R1RP0416D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
HD74LV2G74A
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NE エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
DF10G5M4N_J_
ESD 保護用ダイオード シリコンエピタキシャルプレーナ形 1. 用途 ESD 保護用 注意 : 本製品は ESD 保護用ダイオードであり, ESD 保護用以外の用途 ( 定電圧ダイオード用途を含むがこれに限らない ) には使用はできません 2. 外観と内部回路構成図 1 : I/O 1 2 : I/O 2 3 : GND 4 : I/O 3 5 : I/O 4 6 : NC 7 : NC 8 :
2STB240PP(AM-2S-G-005)_02
項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (1 8) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0 7.0 0.3 S+0.3 0.3 CC+0.3 0.7 +75 45 +5 (1)S= 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗
S1F77330 シリーズテクニカルマニュアル Rev.2.1
シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し
TC74HC373AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC373AP, TC74HC373AF TC74HC373AP/AF Octal D-Type Latch with 3-State Output TC74HC373A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 ビットラッチです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作が可能です この IC
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
2SC1213, 2SC1213A データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
DF2B6.8FS_J_
ESD 保護用ダイオード シリコンエピタキシャルプレーナ形 1. 用途 ESD 保護用 注意 : 本製品は ESD 保護用ダイオードであり, ESD 保護用以外の用途 ( 定電圧ダイオード用途を含むがこれに限らない ) には使用はできません 2. 外観と回路構成図 1: カソード 2: アノード fsc 3. 絶対最大定格 ( 注 ) ( 特に指定のない限り, T a = 25) 項目 記号 定格
2SD667. 2SD667A データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
2SC458, 2SC2308 データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 年 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com) 年
HA17458シリーズ データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
ML7105
FJXL7105_WSN_HardManual-01 ML7105 評価キット用ワイヤレス センサ ノード (WSN7105GD-01) ハードウェアマニュアル 発行日 2013 年 5 月 31 日 ML7105 評価キット用ワイヤレス センサ ノード ハードウェアマニュアル ご注意 本資料の一部または全部をラピスセミコンダクタの許可なく 転載 複写することを堅くお断りします 本資料の記載内容は改良などのため予告なく変更することがあります
TTC004B_J_
バイポーラトランジスタ シリコン NPN エピタキシャル形 1. 用途 オーディオアンプドライブ段増幅用 2. 特長 (1) 高耐圧です : V CEO = 160 V ( 最小 ) (2) TTA004Bとコンプリメンタリになります (3) コレクタ出力容量が小さい : C ob = 12 pf ( 標準 ) (4) トランジション周波数が高い : f T = 100 MHz ( 標準 ) 3.
( ) PIN A0~A14 NAME TC59LM814CFT TC59LM806CFT BA0, BA1 0~7 ( 8) 0~15 ( 16) CS FN PD, ( 8) U/L ( 16) V DD V SS V D V SSQ V REF NC 1, NC VD VD 5 N
MOS CMOS 256M FCRAM1 4,194,304 4 16 8,388,608 4 8 TC59LM814/06CFT CMOS 268,435,456 (FCRAM TM ) 2 TC59LM814CFT 4,194,304 4 16 TC59LM806CFT 8,388,608 4 8 400M / FCRAM TM DDR SDRAM TC59LM814/06CFT t CK t
uPA2000 Series DS
お客様各位 カタログ等資料中の旧社名の扱いについて 21 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1LV0416Dシリーズ データシート
Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C
TTD1409B_J_
バイポーラトランジスタ シリコン NPN 三重拡散形 1. 用途 高電圧スイッチング用 2. 特長 (1) 直流電流増幅率が高い : h FE = 600 ( 最小 ) (V CE = 2 V, I C = 2 A) (2) ベースエミッタ間に抵抗が内蔵されております 3. 外観と内部回路構成図 1. ベース 2. コレクタ 3. エミッタ TO-220SIS 4. 絶対最大定格 ( 注 ) ( 特に指定のない限り,
TC74HC107AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC17AP,TC74HC17AF Dual J-K Flip-Flop with Clear TC74HC17A は シリコンゲート CMOS 技術を用いた高速 CMOS JK フリップフロップです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます J および K 入力に与えられた論理レベルに従って クロックの立ち下がりで出力が変化します
2SC460, 2SC461 データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 年 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com) 年
74LCX125FT_J_
CMOS デジタル集積回路 シリコンモノリシック 1. 機能 Low-oltage Quad Bus Buffer with 5- Tolerant Inputs and Outputs 2. 概要 は 低電圧 ( ) 駆動のスリーステートバッファです CMOSの特長である低消費電力で システムにおける高速動作が可能です すべての入力端子および出力端子 ( 出力オフ時だけ ) には5.5 の信号入力が許容されるため
elm73xxxxxxa_jp.indd
概要 ELM73xxxxxxAは 遅延機能付きの CMOS 電圧検出器 ICであり 遅延時間は外付けコンデンサで調整可能です また 非常に低い消費電流 (Tpy.26nA) で動作します ELM73xxxBxxAシリーズはマニュアルリセット機能付きタイプで いつでも手動でリセットすることができます 出力スタイルは N-chオープンドレイン出力と CMOS 出力の 2つがあります 電源電圧 ddは検出電圧以下に低下したとき
フロントエンド IC 付光センサ S CR S CR 各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています
各種光量の検出に適した小型 APD Si APD とプリアンプを一体化した小型光デバイスです 外乱光の影響を低減するための DC フィードバック回路を内蔵していま す また 優れたノイズ特性 周波数特性を実現しています なお 本製品の評価キットを用意しています 詳細については 当社 営業までお問い合わせください 特長 高速応答 増倍率 2 段階切替機能 (Low ゲイン : シングル出力, High
HD74AC86, HD74ACT86
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
TTB1067B_J_
バイポーラトランジスタシリコン PNP エピタキシャル形 ( ダーリントン接続 ) 1. 用途 マイクロモータドライブ用 ハンマードライブ用 スイッチング用 電力増幅用 2. 特長 (1) 直流電流増幅率が高い : h FE = 2000 ( 最小 ) (V CE = -2 V, I C = -1 A) (2) コレクタエミッタ間飽和電圧が低い :V CE(sat) = -1.5 V ( 最大 )
2SC5200N_J_
バイポーラトランジスタ シリコン NPN 三重拡散形 1. 用途 電力増幅用 2. 特長 (1) 高耐圧です : V CEO = 230 V ( 最小 ) (2) 2SA1943Nとコンプリメンタリになります (3) 100Wハイファイオーディオアンプ出力段に最適です 3. 外観と内部回路構成図 1. ベース 2. コレクタ ( 放熱板 ) 3. エミッタ TO-3P(N) 4. 絶対最大定格 (
TTD1415B_J_
バイポーラトランジスタ シリコン NPN 三重拡散形 1. 用途 大電力スイッチング用 ハンマードライブ用 2. 特長 (1) 直流電流増幅率が高い : h FE = 2000 ( 最小 ) (V CE = 3 V, I C = 3 A) (2) コレクタエミッタ間飽和電圧が低い : V CE(sat) = 1.5 V ( 最大 ) (I C = 3 A, I B = 6 ma) (3) TTB1020Bとコンプリメンタリ
The DatasheetArchive - Datasheet Search Engine
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HCT373AP,TC74HCT373AF Octal D-Type Latch with 3-State Output TC74HCT373A は シリコンゲート CMOS 技術を用いた高速 CMOS 8 ビットラッチです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作が可能です 入力は TTL レベルですので TTL
光変調型フォト IC S , S6809, S6846, S6986, S7136/-10, S10053 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LE
外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LED 駆動回路 および信号処理回路などが集積化されています 外部に赤外 LEDを接続することによって 外乱光の影響の少ない光同期検出型のフォトリフレクタやフォトインタラプタが簡単に構成できます 独自の回路設計により 外乱光許容照度が10000
2SK2313
東芝電界効果トランジスタシリコン N チャネル MOS 形 (L 2 π MOSⅤ) リレー駆動 DC DC コンバータ用 モータドライブ用 単位 : mm 4V 駆動です オン抵抗が低い : R DS (ON) = 8mΩ ( 標準 ) 順方向伝達アドミタンスが高い : Y fs = 60S ( 標準 ) 漏れ電流が低い : I DSS = 100μA ( 最大 ) (V DS = 60V) 取り扱いが簡単な
NJM78L00 3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さ
3 端子正定電圧電源 概要高利得誤差増幅器, 温度補償回路, 定電圧ダイオードなどにより構成され, さらに内部に電流制限回路, 熱暴走に対する保護回路を有する, 高性能安定化電源用素子で, ツェナーダイオード / 抵抗の組合せ回路に比べ出力インピーダンスが改良され, 無効電流が小さくなり, さらに雑音特性も改良されています 外形 UA EA (5V,9V,12V のみ ) 特徴 過電流保護回路内蔵
TA78L05,06,07,08,09,10,12,15,18,20,24F
東芝バイポーラ形リニア集積回路シリコンモノリシック TA78L05F,TA78L06F,TA78L07F,TA78L08F,TA78L09F,TA78L10F, TA78L12F,TA78L15F,TA78L18F,TA78L20F,TA78L24F 5, 6, 7, 8, 9, 10, 12, 15, 18, 20, 24 3 端子正出力固定定電圧電源 特長 TTL, CMOS の電源に最適です
NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること
チャージポンプ内蔵 圧電用スイッチングドライバ 概要 はチャージポンプ回路を内蔵し 最大で3 入力から 18ppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更することができます また シャットダウン機能を備えており 入力信号を検出し無信号入力時には内部回路を停止することでバッテリーの長寿命化に貢献します
TC74VHC74F/FT/FK
東芝 CMOS デジタル集積回路シリコンモノリシック TC74VHC74F,TC74VHC74FT,TC74VHC74FK Dual D-Type Flip Flop with Preset and Clear TC74VHC74 は シリコンゲート CMOS 技術を用いた超高速 CMOS D タイプフリップフロップです CMOS の特長である低い消費電力で 高速ショットキ TTL に匹敵する高速動作を実現できます
電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -
CCD イメージセンサ S11850-1106, S11511 シリーズ用 は 当社製 CCDイメージセンサ S11850-1106, S11511 シリーズ用に開発された駆動回路です USB 2.0インターフェースを用いて とPCを接続することにより PCからの制御でセンサのアナログビデオ信号をデジタル出力に変換し PCに取り込むことができます は センサを駆動するセンサ基板 センサ基板の駆動と
等価回路図 絶対最大定格 (T a = 25ºC) 項目記号定格単位 入力電圧 1 V IN 15 V 入力電圧 2 V STB GND-0.3~V IN+0.3 V 出力電圧 V GND-0.3~V IN+0.3 V 出力電流 I 120 ma 許容損失 P D 200 mw 動作温度範囲 T o
小型スタンバイ機能付高精度正電圧レギュレータ 概要 NJU7241 シリーズは, 出力電圧精度 ±2% を実現したスタンバイ機能付の低消費電流正電圧レギュレータ IC で, 高精度基準電圧源, 誤差増幅器, 制御トランジスタ, 出力電圧設定用抵抗及び短絡保護回路等で構成されています 出力電圧は内部で固定されており, 下記バージョンがあります また, 小型パッケージに搭載され, 高出力でありながらリップル除去比が高く,